KR20070071061A - 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 전자빔 집속 효율을 높이고 휘도 저하를 억제할 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스는 기판과, 기판 위에 제공되는 전자 방출부들과, 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 복수의 구동 전극들과, 전자빔 통과를 위한 개구부를 형성하며 구동 전극들 상부에 위치하는 절연층 및 절연층 위에서 각 개구부의 둘레를 따라 위치하여 개구부를 중심으로 회전하는 자기장을 형성하는 복수의 자성막들로 이루어진 집속부를 포함한다.

기판, 전자방출부, 구동전극, 절연층, 개구부, 자기장, 자성막, 집속부

Description

전자 방출 디바이스와 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 전자 방출 디바이스의 부분 확대 평면도이다.

도 4는 집속부의 전자빔 집속 원리를 설명하기 위해 도시한 개략도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자빔 집속 효율을 높이고 휘도 저하를 억제할 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

상기 전자 방출 표시 디바이스에 있어서 전자빔 경로를 특정 방향으로 유도하여 표시 특성을 향상시키려는 노력이 있어왔다. 예를 들어 전자 방출부에서 방출된 전자들이 제2 기판을 향해 퍼지며 진행하는 경우에는 이 전자들이 대응하는 단위 화소의 형광층 뿐만 아니라 이웃한 다른 단위 화소의 타색 형광층에 함께 도달하여 타색 발광을 유발한다.

따라서 전자빔 제어를 위한 수단의 하나로 집속 전극이 제안되었다. 종래의 집속 전극은 전자 방출 디바이스의 최상부에 위치하며 전자빔 통과를 위한 개구부를 구비하고, 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받아 개구부를 통과하는 전자들에 척력을 부여함으로써 이 전자들을 전자빔 다발의 중심부로 집속시킨다.

그런데 종래와 같이 전기장을 이용하여 전자빔을 집속시키는 방식에서는 집속 전극에 의한 전기장이 표시 디바이스 내부의 다른 전극들에서 발생하는 전기장과 상호 영향을 미친다.

예를 들어 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에서는 캐소드 전극과 게이트 전극의 전압 차에 의해 전자 방출부 주위에 전계를 형성하여 전자 방출을 유도하고, 집속 전계를 이용해 전자들을 집속시키는데, 이 과정에서 전자 방출을 유도하는 게이트 전계가 집속 전계에 의해 약화될 수 있다.

그리고 전자 방출부에서 방출된 전자들 중 일부는 집속 전극에 인가된 음의 전압에 의해 반발되어 캐소드 전극을 향해 역진행하게 된다. 그 결과 집속 전극에 의해 제2 기판을 향한 전자 투과도가 저하된다.

이와 같이 종래의 전자 방출 표시 디바이스는 전자 방출량과 전자 투과도가 낮아 화면 휘도가 저하되고, 이를 개선하기 위해 구동 전압을 높여야 하는 문제가 발생한다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자빔 집속 효율을 높이는 동시에 휘도 저하를 억제할 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판과, 기판 위에 제공되는 전자 방출부들과, 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 복수의 구동 전극들과, 전자빔 통과를 위한 개구부를 형성하며 구동 전극들 상부에 위치하는 절연층 및 절연층 위에서 각 개구부의 둘레를 따라 위치하여 개구부를 중심으로 회전하는 자기장을 형성하는 복수의 자성막들로 이루어진 집속부를 포함하는 전자 방출 디바이스를 제공한다.

상기 각각의 자성막들은 N극과 S극을 구비하며, 이웃한 자성막에 대해 서로 반대극이 마주하도록 배치될 수 있다.

그리고 상기 개구부를 중심으로 시계 방향으로 회전하는 가상의 원을 그릴 때, 상기 자성막들은 시계 방향에 따른 처음 끝단에 N극을 위치시킬 수 있다.

또한, 상기 자성막들은 개구부의 상측과 하측에 각각 한 쌍으로 구비될 수 있으며, 이 경우 개구부를 중심으로 상하 좌우가 대칭이 되도록 배치될 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 제공되는 전자 방출부들과, 제1 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 복수의 구동 전극들과, 전자빔 통과를 위한 개구부를 형성하며 구동 전극들 상부에 위치하는 절연층과, 절연층 위에서 각 개구부의 둘레를 따라 위치하여 개구부를 중심으로 회전하는 자기장을 형성하는 복수의 자성막들로 이루어진 집속부와, 제2 기판의 일면에 형성되는 형광층들 및 형광층들의 일면에 형성되는 애노드 전극을 포함하는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 디바이스의 부분 확대 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 Torr의 진공도로 배기되어 제1 기판(2)과 제2 기판(4) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(4)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(2)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(4) 및 제2 기판(4)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(2) 위에는 제1 전극인 캐소드 전극들(6)이 제1 기판(2)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 제2 전극인 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된 다.

상기 캐소드 전극들(6)과 게이트 전극들(10)의 교차 영역이 하나의 단위 화소(sub-pixel)를 구성하며, 캐소드 전극들(6) 위로 각 단위 화소마다 전자 방출부들(12)이 형성된다. 그리고 제1 절연층(8)과 게이트 전극들(10)에는 전자빔 통과를 위한 개구부(81,101)가 형성되어 제1 기판(2) 위에 전자 방출부(12)가 노출되도록 한다.

전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(12)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소(DLC), 훌러렌(C₆₀) 및 실리콘 나노와이어 중 적어도 하나의 물질을 포함할 수 있다. 다른 한편으로 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

도면에서는 원형의 전자 방출부들(12)이 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였으나, 전자 방출부(12)의 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

또한, 상기에서는 게이트 전극들(10)이 제1 절연층(8)을 사이에 두고 캐소드 전극들(6) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 구조도 가능하다. 이 경우 전자 방출부는 제1 절연층 위에서 캐소드 전극의 측면에 형성될 수 있다.

그리고 게이트 전극들(10)과 제1 절연층(8) 위로 전자빔 통과를 위한 개구부(141)를 갖는 제2 절연층(14)이 형성되고, 제2 절연층(14) 위로 자기장을 이용하여 전자들을 집속시키는 집속부(16)가 위치한다. 제2 절연층(14)의 개구부(141)는 각 전자 방출부(12)마다 하나씩 형성되거나 단위 화소마다 하나씩 형성될 수 있으며, 도면에서는 두 번째 경우를 도시하였다.

본 실시예에서 집속부(16)는 제2 절연층 개구부(141) 주변에 서로 이격되어 위치하는 복수개의 자성막(16a)을 포함한다. 각 자성막(16a)은 일측이 N극을 형성하고, 다른 일측이 S극을 형성하며, 제2 절연층 개구부(141) 둘레를 따라 이웃한 자성막(16a)에 대해 서로 다른 극이 마주하도록 배치된다.

보다 구체적으로, 상기 자성막(16a)은 도 3을 기준으로 제2 절연층 개구부(141)의 상측과 하측에 각각 한 쌍씩 구비되며, 제2 절연층 개구부(141)를 중심으로 상하 좌우가 대칭이 되도록 배치된다. 이때 제2 절연층 개구부(141) 둘레를 따라 이웃한 자성막들(16a)을 연결하는 가상의 원(50;도 3 참고)을 그리면, 자성막들(16a)은 원의 시계 방향에 따른 처음 끝단에 N극이 위치하도록 배치된다.

전술한 구성에서 집속부(16)는 제2 절연층 개구부(141)를 중심으로 회전하는 자기장을 생성하며, 로렌츠 법칙에 따라 제2 절연층 개구부(141)를 통과하는 전자들에 힘을 가하여 이 전자들을 전자빔 다발의 중심부로 집속시킨다.

상기 자성막들(16a)은 자기장을 형성하여 전자빔을 효율적으로 집속할 수 있을 정도의 크기와 두께를 가지며, 제2 절연층 개구부(141)에 배치되는 자성막들(16a)의 배열 형태나 자성막(16a)의 개수는 전술한 예에 한정되지 않고 다양하게 변형 가능하다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18), 일례로 적색과 녹색 및 청색의 형광층들(18R,18G,18B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(18) 사이로 화면의 콘트라스트 향상을 위한 흑색층(20)이 형성된다. 형광층(18)은 제1 기판(2)에 설정되는 단위 화소에 한가지 색의 형광층(18R,18G,18B)이 대응하도록 배치된다.

그리고 형광층(18)과 흑색층(20) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(18)을 고전위 상태로 유지시키며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 ITO와 같은 투명 도전막으로 이루어질 수 있으며, 이 경우 애노드 전극은 제2 기판(4)을 향한 형광층(18)과 흑색층(20)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.

그리고 제1 기판(2)과 제2 기판(4) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(24;도 2 참고)이 배치된다. 스페이서들(24)은 형광층(18)을 침범하지 않도록 흑색층(20)에 대응하여 위치한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(6), 게 이트 전극들(10) 및 애노드 전극(22)에 소정의 전압을 공급하여 구한다.

일례로 캐소드 전극들(6)과 게이트 전극들(10) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 애노드 전극(22)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(6)과 게이트 전극(10)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 제2 절연층(14)의 개구부(141)를 통과하면서 집속부(16)에서 생성된 자기장에 의해 힘을 받아 전자빔 다발의 중심부로 집속되고, 애노드 전극(22)에 인가된 고전압에 이끌려 대응하는 단위 화소의 형광층(18)에 충돌함으로써 이를 발광시킨다.

도 4는 집속부의 전자빔 집속 원리를 설명하기 위해 도시한 개략도로서, 하나의 단위 화소에 위치하는 집속부(16)를 도시하였다.

도 4에서 A 화살표는 집속부(16)에 의해 형성된 자기력선의 방향을 나타낸 것으로서, 자기력선은 한 자성막(16a)의 N극에서 방출되어 시계 방향을 따라 이웃한 자성막(16a)의 S극을 향하고, 결과적으로 집속부(16)는 제2 절연층 개구부(141)를 중심으로 시계 방향으로 회전하는 자기력선을 형성한다.

B 화살표는 도면의 z축 방향에 따른 전자빔 진행 방향을 나타내고, C 화살표는 전류의 흐름 방향을 나타낸 것으로 상기 전자빔 진행 방향의 역방향이 된다.

따라서 전자 방출부(12)에서 방출된 전자들은 애노드 전압에 의해 제2 기판 (4)을 향해 가속되고, 제2 절연층 개구부(141)를 통과하는 순간 집속부(16)에 의해 형성된 자기장의 영향을 받는다. 즉, 제2 절연층 개구부(141)를 통과하는 전자들은 로렌츠 법칙에 의해 D 화살표 방향으로 힘을 받아 전자빔 다발의 중심을 향해 집속된다.

이때, 자기장에 의한 전자들의 편향력은 전자들을 전자빔 다발의 중심부로 효율적으로 집속시킬 수 있는 정도의 크기이며, 애노드 전극(22)이 전자들을 끌어당기는 작용에는 영향을 주지 않는다.

자기장에 의한 집속은 기존의 전기장에 의한 집속과 비교하였을 때, 캐소드 전극(6)과 게이트 전극(10)의 작용으로 형성된 게이트 전계와 상호 영향을 주지 않기 때문에 전자 방출부(12)의 에미션 특성에 영향을 미치지 않아 전자 방출부(12)의 에미션 효율을 높이는 효과가 있다.

또한, 본 발명에 의한 전자 방출 디바이스는 종래 집속 전극을 통과하는 전자들 중 일부가 집속 전극에 인가된 음의 전압의 영향으로 인해 캐소드 전극을 향해 역 진행했던 현상을 억제하고, 그 결과 제2 기판(4)에 대한 집속부(16)의 전자 투과도를 높일 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 자기장을 이용하여 전자빔을 집속시킴에 따라 제2 기판을 향한 전자 투과도를 높여 화면 휘도를 향상시키며, 집속부에 의한 자기장이 다른 전극들에서 발생하는 전기장과 상호 영향을 미치지 않아 전자 방출부의 에미션 특성을 저하시키지 않는다.

Claims (8)

1. 기판과;

   상기 기판 위에 제공되는 전자 방출부들과;

   상기 기판에 제공되어 상기 전자 방출부들의 전자 방출을 제어하는 복수의 구동 전극들과;

   전자빔 통과를 위한 개구부를 형성하며 상기 구동 전극들 상부에 위치하는 절연층; 및

   상기 절연층 위에서 상기 각 개구부의 둘레를 따라 위치하여 개구부를 중심으로 회전하는 자기장을 형성하는 복수의 자성막들로 이루어진 집속부

   를 포함하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 각각의 자성막들이 N극과 S극을 구비하며, 이웃한 자성막에 대해 서로 반대극이 마주하도록 배치되는 전자 방출 디바이스.
3. 제2항에 있어서,

   상기 개구부를 중심으로 시계 방향으로 회전하는 가상의 원을 그릴 때, 상기 자성막들이 시계 방향에 따른 처음 끝단에 N극을 위치시키는 전자 방출 디바이스.
4. 제3항에 있어서,

   상기 자성막들이 상기 개구부의 상측과 하측에 각각 한 쌍으로 구비되는 전자 방출 디바이스.
5. 제4항에 있어서,

   상기 자성막들이 상기 개구부를 중심으로 상하 좌우가 대칭이 되도록 배치되는 전자 방출 디바이스.
6. 제1항에 있어서,

   상기 구동 전극들이 서로 절연 상태를 유지하며 서로 교차하는 방향을 따라 형성되는 캐소드 전극들 및 게이트 전극들을 포함하고,

   상기 전자 방출부들이 상기 캐소드 전극들과 게이트 전극들의 교차 영역마다 캐소드 전극 위에 형성되는 전자 방출 디바이스.
7. 제6항에 있어서,

   상기 절연층이 상기 캐소드 전극들과 게이트 전극들의 교차 영역마다 하나의 개구부를 형성하는 전자 방출 디바이스.
8. 제1항 내지 제7항 중 어느 한 항에 기재된 전자 방출 디바이스와,

   상기 기판에 대향 배치되는 타측 기판과;

   상기 타측 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 일면에 형성되는 애노드 전극

   을 포함하는 전자 방출 표시 디바이스.

Images