KR20070070989A - Memory device of output driver - Google Patents

Memory device of output driver Download PDF

Info

Publication number
KR20070070989A
KR20070070989A KR1020050134084A KR20050134084A KR20070070989A KR 20070070989 A KR20070070989 A KR 20070070989A KR 1020050134084 A KR1020050134084 A KR 1020050134084A KR 20050134084 A KR20050134084 A KR 20050134084A KR 20070070989 A KR20070070989 A KR 20070070989A
Authority
KR
South Korea
Prior art keywords
driver
response
data signal
pull
data output
Prior art date
Application number
KR1020050134084A
Other languages
Korean (ko)
Inventor
김홍배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134084A priority Critical patent/KR20070070989A/en
Publication of KR20070070989A publication Critical patent/KR20070070989A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

An output driver of a memory device is provided to improve operation reliability of the memory device at high operation frequency by reducing a ringing noise of a package inductance. A main output driver(100) pulls up/down a data output pad in response to an output data signal. An auxiliary pull-up driver(222) supplementally pulls up the data output pad. An auxiliary pull-down driver(224) supplementally pulls down the data output pad. A first auxiliary pull-up driver controller(240) enables the auxiliary pull-up driver in a transition period of the data signal in response to the voltage level of the data output pad. A first auxiliary pull-down driver controller(250) enables the auxiliary pull-down driver in the transition period of the data signal in response to the voltage level of the data output pad. A second auxiliary pull-up driver controller(270) disables the auxiliary pull-up driver after the transition of the data signal in response to the voltage level of the data output pad. A second auxiliary pull-down driver controller(280) disables the auxiliary pull-down driver after the transition of the data signal in response to the voltage level of the data output pad.

Description

메모리 장치의 출력 드라이버{MEMORY DEVICE OF OUTPUT DRIVER}Output driver for memory device {MEMORY DEVICE OF OUTPUT DRIVER}

도 1은 종래 기술에 따른 반도체 메모리 소자의 출력 드라이버를 도시한 회로도.1 is a circuit diagram showing an output driver of a semiconductor memory device according to the prior art.

도 2는 본 발명에 따른 반도체 메모리 소자의 출력 드라이버를 도시한 블록 다이어그램.2 is a block diagram showing an output driver of a semiconductor memory device according to the present invention;

도 3은 본 발명에 따른 반도체 메모리 소자의 출력 드라이버를 도시한 회로도.3 is a circuit diagram showing an output driver of a semiconductor memory device according to the present invention.

도 4는 본 발명에 따른 반도체 메모리 소자의 출력 드라이버가 동작하는 파형을 도시한 타이밍 다이어그램.4 is a timing diagram showing waveforms in which an output driver of a semiconductor memory device according to the present invention operates.

* 도면의 주요부분에 대한 부호의 설명.* Explanation of symbols for the main parts of the drawings.

100 : 메인 출력 구동부 200 : 보조 출력 구동부100: main output driver 200: auxiliary output driver

220 : 보조 풀업/풀다운 드라이버 220: auxiliary pull up / pull down driver

240 : 제1 보조 풀업 드라이버 제어부240: first auxiliary pull-up driver control unit

250 : 제1 보조 풀다운 드라이버 제어부250: first auxiliary pull-down driver control unit

270 : 제2 보조 풀업 드라이버 제어부 270: second auxiliary pull-up driver control unit

280 : 제2 보조 풀다운 드라이버 제어부280: second auxiliary pull-down driver control unit

본 발명은 반도체 소자에 있어서 데이터 출력 드라이버(data output driver)에 관한 것으로서, 특히 고주파(high frequence)에서 더욱 심화되는 패키지 인덕턴스(package inductance)로 인한 입/출력 드라이버의 링잉 잡음(ringing noise)을 저감할 수 있는 데이터 출력 패드의 설계에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data output driver in a semiconductor device, and in particular, reduces ringing noise of an input / output driver due to package inductance, which is further intensified at high frequencies. A data output pad can be designed.

반도체 메모리장치의 고속화 및 저전력화, 고집적화가 진행되어 감에 따라 여러가지 회로 상에서의 잡음(noise)들이 나타나게 되었다. 특히 고집적 메모리장치에서는 출력구동부(output driver)가 일반적으로 외부회로와 대응하기 위하여 큰 전류를 흘리게 되는데 큰 스윙 폭을 가지는 전류는 여러 가지 잡음(noise)을 유기시켜 결국 메모리칩내의 다른 회로들에 악영향을 미치게 된다. 좀 더 구체적으로 언급하면, 반도체 메모리장치의 액세스타임 중 데이터 출력드라이버(data output driver)의 동작은 반대상태의 데이터를 출력해야 하는 경우에 출력 패드에서 전위가 천이(transition)할 때마다 순간적으로 흐르는 큰 스윙 폭을 가지는 전류에 의해 생기는 링잉 잡음(ringing noise) 때문에 전체 메모리칩 동작에 악영향을 초래하게 된다.As the speed, the low power, and the high integration of semiconductor memory devices have progressed, noises on various circuits have appeared. Especially in high-density memory devices, the output driver usually flows a large current to cope with an external circuit. Current with a large swing width induces various noises, which in turn adversely affects other circuits in the memory chip. Get mad. More specifically, during the access time of the semiconductor memory device, the operation of the data output driver flows instantaneously whenever the potential transitions in the output pad when the data of the opposite state needs to be output. Ringing noise caused by currents with large swing widths adversely affects the overall memory chip operation.

도 1은 종래 기술에 따른 반도체 메모리 소자의 출력 드라이버를 도시한 회로도이다.1 is a circuit diagram illustrating an output driver of a semiconductor memory device according to the prior art.

도 1에 도시된 바와 같이 종래기술에서의 출력 드라이버는 출력 데이터 신호 에 응답하여 출력 패드(DQ PAD)를 풀업 구동하기 위한 제1PMOS 트랜지스터(P1), 및 출력 데이터 신호에 응답하여 출력 패드(DQ PAD)를 풀다운 구동하기 위한 제1NMOS 트랜지스터(N1)를 구비한다. 그런데 도 1과 같은 종래의 출력 드라이버 구조에서는 출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업/풀다운 구동할 때 패키지 캐패시턴스(package capacitance), 패키지 인덕턴스(package inductance)로 인한 입/출력 드라이버의 링잉 잡음(ringing noise)에 대비할 수 있는 설계는 되어있지 않다. 때문에 향후 고주파(high frequence) 영역에서 출력 패드에 인가되는 외부 신호로 인한 링잉 잡음(ringing noise)문제는 심화 될 것이다.As shown in FIG. 1, an output driver according to the related art includes a first PMOS transistor P1 for pull-up driving an output pad DQ PAD in response to an output data signal, and an output pad DQ PAD in response to an output data signal. ) Is provided with a first NMOS transistor N1. However, in the conventional output driver structure as shown in FIG. 1, the ringing noise of the input / output driver due to package capacitance and package inductance when the data output pad is pulled up or pulled down in response to the output data signal ( There is no design to protect against ringing noise. As a result, ringing noise caused by an external signal applied to an output pad in a high frequency region will be intensified.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로서, 링잉 잡음(ringing noise)을 줄일 수 있는 반도체 메모리 소자의 출력 드라이버를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an output driver of a semiconductor memory device capable of reducing ringing noise.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업/풀다운 구동하기 위한 메인 출력 구동부와, 상기 데이터 출력 패드의 전압 레벨과 상기 출력 데이터 신호에 응답하여 상기 데이터 출력 패드를 풀업/풀다운 구동하기 위한 보조 출력 구동부를 구비한다.According to an aspect of the present invention for achieving the above technical problem, a main output driver for pull-up / pull-down driving the data output pad in response to the output data signal, the voltage level of the data output pad and the output data signal In response, an auxiliary output driver for driving the data output pad up / down.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업/풀다운 구동하기 위한 메인 출력 구동부; 상기 데이터 출력 패드를 보조적으로 풀업 구동하기 위한 보조 풀업 드라이버; 상기 데이터 출력 패드를 보조적으로 풀다운 구동하기 위한 보조 풀다운 드라이버; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 보조 풀업 드라이버를 인에이블시키기 위한 제1 보조 풀업 드라이버 제어부; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 보조 풀다운 드라이버를 인에이블시키기 위한 제1 보조 풀다운 드라이버 제어부; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 상기 보조 풀업 드라이버를 디스에이블시키기 위한 제2 보조 풀업 드라이버 제어부; 및 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 상기 보조 풀다운 드라이버를 디스에이블시키기 위한 제2 보조 풀다운 드라이버 제어부를 구비한다.According to another aspect of the present invention for achieving the above technical problem, the main output driver for driving the data output pad pull-up / pull-down in response to the output data signal; An auxiliary pull-up driver for auxiliary pull-up driving the data output pads; An auxiliary pull-down driver for auxiliary pull-down driving of the data output pads; A first auxiliary pull-up driver controller for enabling the auxiliary pull-up driver in a transition period of the data signal in response to a voltage level of the data output pad; A first auxiliary pull-down driver controller for enabling the auxiliary pull-down driver in the transition period of the data signal in response to a voltage level of the data output pad; A second auxiliary pull-up driver controller for disabling the auxiliary pull-up driver after the transition of the data signal is completed in response to the voltage level of the data output pad; And a second auxiliary pull-down driver controller for disabling the auxiliary pull-down driver after the transition of the data signal is completed in response to the voltage level of the data output pad.

상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업 구동하기 위한 제1PMOS 트랜지스터; 상기 출력 데이터 신호에 응답하여 상기 데이터 출력 패드를 풀다운 구동하기 위한 제1NMOS 트랜지스터; 상기 데이터 출력 패드를 보조적으로 풀업 구동하기 위한 제2PMOS 트랜지스터; 상기 데이터 출력 패드를 보조적으로 풀업 구동하기 위한 제2NMOS 트랜지스터; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 제2PMOS 트랜지스터를 인에이블시키기 위한 제 3PMOS 트랜지스터; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 제2NMOS 트랜지스터를 인에이블시키기 위한 제3NMOS 트랜지스터; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 제2PMOS 트랜지스터를 디스에이블시키기 위한 제4NMOS 트랜지스터; 및 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 제2NMOS 트랜지스터를 디스에이블시키기 위한 제4PMOS 트랜지스터를 구비한다.According to another aspect of the present invention for achieving the above technical problem, a first PMOS transistor for driving the data output pad in response to the output data signal; A first NMOS transistor for pulling down the data output pad in response to the output data signal; A second PMOS transistor for auxiliary pull-up driving of the data output pads; A second NMOS transistor for auxiliary pull-up driving of the data output pads; A third PMOS transistor for enabling the second PMOS transistor in a transition period of the data signal in response to a voltage level of the data output pad; A third NMOS transistor for enabling the second NMOS transistor in a transition period of the data signal in response to a voltage level of the data output pad; A fourth NMOS transistor for disabling the second PMOS transistor after the transition of the data signal is completed in response to the voltage level of the data output pad; And a fourth PMOS transistor for disabling the second NMOS transistor after the transition of the data signal is completed in response to the voltage level of the data output pad.

이와 같이, 본 발명에서는 데이터 신호의 천이가 시작될 때 출력 드라이버(output driver)와 출력 패드 사이에 저항을 줄여 데이터 신호의 천이 속도를 증가시키고, 데이터 신호의 천이가 완료된 후에 출력 드라이버(output driver)와 출력 패드 사이에 링잉 잡음(ringing noise)을 감소시킨다.As described above, in the present invention, when the transition of the data signal starts, the resistance between the output driver and the output pad is reduced to increase the transition speed of the data signal, and after the transition of the data signal is completed, Reduces ringing noise between output pads.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced so that those skilled in the art can more easily implement the present invention.

도 2는 본 발명에 따른 반도체 메모리 소자의 출력 드라이버를 도시한 블록 다이어그램이다.2 is a block diagram illustrating an output driver of a semiconductor memory device according to the present invention.

도 2를 참조하면, 출력 데이터 신호에 응답하여 데이터 출력 패드(DQ PAD)를 풀업/풀다운 구동하기 위한 메인 출력 구동부(100)와, 상기 데이터 출력 패드(DQ PAD)의 전압 레벨과 상기 출력 데이터 신호에 응답하여 상기 데이터 출력 패드(DQ PAD)를 풀업/풀다운 구동하기 위한 보조 출력 구동부(200)를 구비한다.Referring to FIG. 2, a main output driver 100 for driving pull-up / pull-down of a data output pad DQ PAD in response to an output data signal, a voltage level of the data output pad DQ PAD, and the output data signal. In response, the auxiliary output driver 200 is configured to pull up / pull down the data output pad DQ PAD.

도 3은 본 발명에 따른 반도체 메모리 소자의 출력 드라이버를 도시한 회로 도이다.3 is a circuit diagram illustrating an output driver of a semiconductor memory device according to the present invention.

도 3을 참조하여 각 장치의 기능을 중심으로 설명하면, 출력 데이터 신호에 응답하여 데이터 출력 패드(DQ PAD)를 풀업/풀다운 구동하기 위한 메인 출력 구동부(100)와, 상기 데이터 출력 패드(DQ PAD)를 보조적으로 풀업 구동하기 위한 보조 풀업 드라이버(222)와, 상기 데이터 출력 패드(DQ PAD)를 보조적으로 풀다운 구동하기 위한 보조 풀다운 드라이버(224)와, 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 보조 풀업 드라이버(222)를 인에이블(enable)시키기 위한 제1 보조 풀업 드라이버 제어부(240)와, 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 보조 풀다운 드라이버(224)를 인에이블(enable)시키기 위한 제1 보조 풀다운 드라이버 제어부(250)와, 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 상기 보조 풀업 드라이버(222)를 디스에이블(disable)시키기 위한 제2 보조 풀업 드라이버 제어부(270), 및 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 상기 보조 풀다운 드라이버(224)를 디스에이블(disable)시키기 위한 제2 보조 풀다운 드라이버 제어부(280)를 구비한다.Referring to FIG. 3, the function of each device will be described in detail. A main output driver 100 for driving pull-up / pull-down of the data output pad DQ PAD in response to an output data signal, and the data output pad DQ PAD A second pull-up driver 222 for auxiliary pull-up driving, a second pull-down driver 224 for auxiliary pull-down driving the data output pad DQ PAD, and a voltage level of the data output pad DQ PAD. In response to the first auxiliary pull-up driver control unit 240 for enabling the auxiliary pull-up driver 222 in the transition period of the data signal and in response to the voltage level of the data output pad (DQ PAD) A first auxiliary pull-down driver controller 250 for enabling the auxiliary pull-down driver 224 in the transition period of the data signal, and the data output pad A second auxiliary pull-up driver controller 270 for disabling the auxiliary pull-up driver 222 after the transition of the data signal is completed in response to the voltage level of the DQ PAD, and the data output pad DQ. And a second auxiliary pull-down driver controller 280 for disabling the auxiliary pull-down driver 224 after the transition of the data signal is completed in response to the voltage level of PAD.

한편, 도 3을 참조하여 구성된 MOS 트랜지스터 소자를 중심으로 하여 설명하면, 메인 출력 구동부(100)는 출력 데이터 신호에 응답하여 데이터 출력 패드(DQ PAD)를 풀업 구동하기 위한 제1PMOS 트랜지스터(P1)와, 상기 출력 데이터 신호에 응답하여 상기 데이터 출력 패드(DQ PAD)를 풀다운 구동하기 위한 제1NMOS 트랜지 스터(N1)로 이루어지며, 보조 출력 구동부(200)는 상기 데이터 출력 패드(DQ PAD)를 보조적으로 풀업 구동하기 위한 제2PMOS 트랜지스터(P2)와, 상기 데이터 출력 패드(DQ PAD)를 보조적으로 풀업 구동하기 위한 제2NMOS 트랜지스터(N2)와, 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 제2PMOS 트랜지스터(P2)를 인에이블(enable)시키기 위한 제3PMOS 트랜지스터(P3)와, 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 제2NMOS 트랜지스터(N2)를 인에이블(enable)시키기 위한 제3NMOS 트랜지스터(N3)와 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 제2PMOS 트랜지스터(P2)를 디스에이블(disable)시키기 위한 제4NMOS 트랜지스터(N4), 및 상기 데이터 출력 패드(DQ PAD)의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 제2NMOS 트랜지스터(N2)를 디스에이블(disable)시키기 위한 제4PMOS 트랜지스터(P4)로 이루어진다.Meanwhile, referring to the MOS transistor device constructed with reference to FIG. 3, the main output driver 100 may include a first PMOS transistor P1 for pull-up driving the data output pad DQ PAD in response to an output data signal. And a first NMOS transistor N1 for pull-down driving the data output pad DQ PAD in response to the output data signal, and the auxiliary output driver 200 assists the data output pad DQ PAD. In response to voltage levels of the second PMOS transistor P2 for pull-up driving, the second NMOS transistor N2 for auxiliary pull-up driving of the data output pad DQ PAD, and the data output pad DQ PAD. In response to the voltage level of the third PMOS transistor P3 and the data output pad DQ PAD for enabling the second PMOS transistor P2 in the transition period of the data signal. Transition of the data signal in response to a voltage level of the third NMOS transistor N3 and the data output pad DQ PAD for enabling the second NMOS transistor N2 in the transition period of the data signal. The fourth NMOS transistor N4 for disabling the second PMOS transistor P2 after completion, and the second NMOS transistor after the transition of the data signal is completed in response to the voltage level of the data output pad DQ PAD. And a fourth PMOS transistor P4 for disabling N2.

도 4는 본 발명에 따른 반도체 메모리 소자의 출력 드라이버가 동작하는 파형을 도시한 타이밍 다이어그램이다.4 is a timing diagram showing waveforms in which an output driver of a semiconductor memory device according to the present invention operates.

도 4를 참조하여 본 발명의 동작에 대해 설명한 초기상태에서는, 출력 패드의 전압 레벨(V(PAD))은 전원전압(VDDQ)이고, 데이터 신호(Vin)는 접지전압이다. 또한 출력 패드의 전압 레벨(V(PAD))에 의해 제3NMOS 트랜지스터는 인에이블(enable) 되어있고, 제4PMOS는 디스에이블(disable) 되어있다. 그리고 데이터 신호는 접지전압에서 전원전압(VDDQ)로 천이한다.In the initial state described with reference to FIG. 4, the voltage level V (PAD) of the output pad is the power supply voltage VDDQ, and the data signal Vin is the ground voltage. In addition, the third NMOS transistor is enabled by the voltage level V (PAD) of the output pad, and the fourth PMOS is disabled. The data signal transitions from the ground voltage to the power supply voltage VDDQ.

천이 시작구간에서는, 인에이블(enable) 되어있는 제3NMOS 트랜지스터를 통하여 제2NMOS 트랜지스터의 게이트(gate)의 전압을 증가시키기 시작한다.In the transition start section, the voltage of the gate of the second NMOS transistor starts to increase through the enabled third NMOS transistor.

그리고 데이터 신호(Vin)가 NMOS 트랜지스터의 문턱전압(Vtn)보다 커지는 순간에서는 제1NMOS 트랜지스터와 제2NMOS 트랜지스터가 모두 인에이블(enable) 되며, 인에이블(enable) 저항은 최소, 컨덕턴스(conductance)는 최대가 된다. 즉, 데이터 신호(Vin)의 천이 속도가 향상된다는 것을 의미한다.When the data signal Vin becomes greater than the threshold voltage Vtn of the NMOS transistor, both the first NMOS transistor and the second NMOS transistor are enabled, the enable resistance is minimum, and the conductance is maximum. Becomes That is, the transition speed of the data signal Vin is improved.

출력 패드의 전압 레벨(V(PAD))의 감소구간에서는, 출력 패드의 전압 레벨(V(PAD))과 데이터 신호(Vin)의 차이가 NMOS 트랜지스터의 문턱전압(Vtn)보다 작아지기 시작하면 제3NMOS 트랜지스터는 디스에이블(Disable) 된다.In the reduction period of the voltage level V (PAD) of the output pad, when the difference between the voltage level V (PAD) of the output pad and the data signal Vin starts to be smaller than the threshold voltage Vtn of the NMOS transistor, The 3NMOS transistor is disabled.

그리고 전원전압(VDDQ)과 PMOS 트랜지스터의 문턱전압(Vtp)의 차이가 출력 패드의 전압 레벨(V(PAD))이 되면, 제4PMOS 트랜지스터가 인에이블(enable) 된다. 즉, 제2NMOS 트랜지스터의 게이트(gate) 단에 축척 되어있던 전하들을 제4PMOS 트랜지스터를 통하여 방전(discharge) 시킨다.When the difference between the power supply voltage VDDQ and the threshold voltage Vtp of the PMOS transistor becomes the voltage level V (PAD) of the output pad, the fourth PMOS transistor is enabled. That is, charges accumulated at the gate terminal of the second NMOS transistor are discharged through the fourth PMOS transistor.

제2NMOS 트랜지스터의 인에이블(enable) 상태에 대한 저항 성분이 점점 증가하고 제4PMOS 트랜지스터가 제2NMOS 트랜지스터 게이트(gate) 단의 모든 전하를 방전시키면 제2NMOS 트랜지스터는 디스에이블(disable)된다. -> 출력 패드의 저항이 천이시작 시점보다 증가하게 됨으로써 링잉 잡음(ringing noise)은 감소하게 된다.When the resistance component to the enable state of the second NMOS transistor is gradually increased and the fourth PMOS transistor discharges all the charges at the gate terminal of the second NMOS transistor, the second NMOS transistor is disabled. As the resistance of the output pad increases beyond the start of the transition, the ringing noise is reduced.

도 4에서 설명한 동작은 데이터 신호(Vin)가 접지전압에서 전원전압으로 천이하는 상황을 가정하여 설명한 것이다. 하지만, 데이터 신호(Vin)가 전원전압에서 접지전압으로 천이하는 경우도 본 발명의 회로에서는 구현하고 있으므로 도 4에서 설명한 동작과 유사한 방법으로 링잉 잡음(ringing noise)를 감소시킬 수 있다.The operation described with reference to FIG. 4 is based on the assumption that the data signal Vin transitions from the ground voltage to the power supply voltage. However, even when the data signal Vin transitions from the power supply voltage to the ground voltage, the circuit of the present invention implements the ringing noise in a manner similar to the operation described with reference to FIG. 4.

이상의 설명에서 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.In the above description, the present invention is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.

예컨대, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.For example, the logic gate and the transistor illustrated in the above-described embodiment should be implemented in different positions and types depending on the polarity of the input signal.

본 발명의 기술을 적용함으로써, 종래의 출력 패드 설계에는 고려되어 있지 않은 패키지 인덕턴스(package inductance)의 링잉 잡음(ringing noise)을 감소시킴으로 향후 고주파(high frequency)에서 동작하는 메모리 장치에 효과적으로 대응할 수 있을것으로 예상된다. By applying the technique of the present invention, the ringing noise of package inductance which is not considered in the conventional output pad design can be reduced, thereby effectively coping with future memory devices operating at high frequency. It is expected.

Claims (3)

출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업/풀다운 구동하기 위한 메인 출력 구동부와,A main output driver for pull-up / pull-down of the data output pad in response to the output data signal; 상기 데이터 출력 패드의 전압 레벨과 상기 출력 데이터 신호에 응답하여 상기 데이터 출력 패드를 풀업/풀다운 구동하기 위한 보조 출력 구동부An auxiliary output driver for driving the data output pad in a pull-up / pull-down manner in response to a voltage level of the data output pad and the output data signal; 를 구비하는 반도체 메모리 소자의 출력 드라이버.An output driver of a semiconductor memory device having a. 출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업/풀다운 구동하기 위한 메인 출력 구동부;A main output driver configured to pull up / pull down the data output pad in response to the output data signal; 상기 데이터 출력 패드를 보조적으로 풀업 구동하기 위한 보조 풀업 드라이버;An auxiliary pull-up driver for auxiliary pull-up driving the data output pads; 상기 데이터 출력 패드를 보조적으로 풀다운 구동하기 위한 보조 풀다운 드라이버;An auxiliary pull-down driver for auxiliary pull-down driving of the data output pads; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 보조 풀업 드라이버를 인에이블시키기 위한 제1 보조 풀업 드라이버 제어부;A first auxiliary pull-up driver controller for enabling the auxiliary pull-up driver in a transition period of the data signal in response to a voltage level of the data output pad; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 보조 풀다운 드라이버를 인에이블시키기 위한 제1 보조 풀다운 드라이 버 제어부;A first auxiliary pull-down driver controller for enabling the auxiliary pull-down driver in a transition period of the data signal in response to a voltage level of the data output pad; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 상기 보조 풀업 드라이버를 디스에이블시키기 위한 제2 보조 풀업 드라이버 제어부; 및A second auxiliary pull-up driver controller for disabling the auxiliary pull-up driver after the transition of the data signal is completed in response to the voltage level of the data output pad; And 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 상기 보조 풀다운 드라이버를 디스에이블시키기 위한 제2 보조 풀다운 드라이버 제어부를 구비하는 것을 특징으로 하는 반도체 소자의 출력 드라이버.And a second auxiliary pull-down driver control unit for disabling the auxiliary pull-down driver after the transition of the data signal is completed in response to the voltage level of the data output pad. 출력 데이터 신호에 응답하여 데이터 출력 패드를 풀업 구동하기 위한 제1PMOS 트랜지스터;A first PMOS transistor for pulling up the data output pad in response to the output data signal; 상기 출력 데이터 신호에 응답하여 상기 데이터 출력 패드를 풀다운 구동하기 위한 제1NMOS 트랜지스터;A first NMOS transistor for pulling down the data output pad in response to the output data signal; 상기 데이터 출력 패드를 보조적으로 풀업 구동하기 위한 제2PMOS 트랜지스터;A second PMOS transistor for auxiliary pull-up driving of the data output pads; 상기 데이터 출력 패드를 보조적으로 풀업 구동하기 위한 제2NMOS 트랜지스터;A second NMOS transistor for auxiliary pull-up driving of the data output pads; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구간에서 상기 제2PMOS 트랜지스터를 인에이블시키기 위한 제3PMOS 트랜지스터;A third PMOS transistor for enabling the second PMOS transistor in a transition period of the data signal in response to a voltage level of the data output pad; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이 구 간에서 상기 제2NMOS 트랜지스터를 인에이블시키기 위한 제3NMOS 트랜지스터;A third NMOS transistor for enabling the second NMOS transistor in a transition period of the data signal in response to a voltage level of the data output pad; 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 제2PMOS 트랜지스터를 디스에이블시키기 위한 제4NMOS 트랜지스터; 및A fourth NMOS transistor for disabling the second PMOS transistor after the transition of the data signal is completed in response to the voltage level of the data output pad; And 상기 데이터 출력 패드의 전압 레벨에 응답하여 상기 데이터 신호의 천이가 완료된 이후 제2NMOS 트랜지스터를 디스에이블시키기 위한 제4PMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자의 출력 드라이버.And a fourth PMOS transistor for disabling the second NMOS transistor after the transition of the data signal is completed in response to the voltage level of the data output pad.
KR1020050134084A 2005-12-29 2005-12-29 Memory device of output driver KR20070070989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134084A KR20070070989A (en) 2005-12-29 2005-12-29 Memory device of output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134084A KR20070070989A (en) 2005-12-29 2005-12-29 Memory device of output driver

Publications (1)

Publication Number Publication Date
KR20070070989A true KR20070070989A (en) 2007-07-04

Family

ID=38506196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134084A KR20070070989A (en) 2005-12-29 2005-12-29 Memory device of output driver

Country Status (1)

Country Link
KR (1) KR20070070989A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942972B1 (en) * 2008-06-04 2010-02-17 주식회사 하이닉스반도체 Output driver
KR100945814B1 (en) * 2008-08-11 2010-03-08 주식회사 하이닉스반도체 Data Output Circuit
US9331697B2 (en) 2013-07-05 2016-05-03 SK Hynix Inc. Output apparatus and output system including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942972B1 (en) * 2008-06-04 2010-02-17 주식회사 하이닉스반도체 Output driver
US7884647B2 (en) 2008-06-04 2011-02-08 Hynix Semiconductor Inc. Output driver
KR100945814B1 (en) * 2008-08-11 2010-03-08 주식회사 하이닉스반도체 Data Output Circuit
US8045399B2 (en) 2008-08-11 2011-10-25 Hynix Semiconductor Inc. Data output circuit in a semiconductor memory apparatus
US9331697B2 (en) 2013-07-05 2016-05-03 SK Hynix Inc. Output apparatus and output system including the same

Similar Documents

Publication Publication Date Title
US7425849B2 (en) Low noise output buffer capable of operating at high speeds
KR100574488B1 (en) Level Shifter
JP3953492B2 (en) Output buffer circuit
US20060158224A1 (en) Output driver with feedback slew rate control
KR100813535B1 (en) Apparatus for attenuating power noise of semiconductor integrated circuit
JP4978094B2 (en) Output buffer circuit
JP2007266929A (en) Open drain output circuit
JP5160320B2 (en) Switching drive circuit
TWI394363B (en) Output driving circuit capable of reducing emi effect
US7659748B2 (en) Electronic device and integrated circuit
KR20070070989A (en) Memory device of output driver
US5939932A (en) High-output voltage generating circuit for channel breakdown prevention
KR100780951B1 (en) Level shifter circuit
US6693842B2 (en) Semiconductor device having a plurality of output signals
JP2008022133A (en) Output drive circuit and digital camera provided with the same
JP3745144B2 (en) Output buffer circuit
KR100253414B1 (en) Clock driving circuit of charge pump
US6166582A (en) Method and apparatus of an output buffer for controlling the ground bounce of a semiconductor device
KR100410556B1 (en) Driving method of I/O driver for reducing noise
JP4129349B2 (en) Output circuit and semiconductor integrated circuit
KR100673697B1 (en) Output driver
KR960013857B1 (en) Data output buffer
JP3639050B2 (en) Input circuit and semiconductor device
KR100500946B1 (en) Tristate buffer with improved characteristic of EMI
KR100284297B1 (en) Output buffer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination