KR20070069818A - 반도체 소자의 리페어식각 방법 - Google Patents
반도체 소자의 리페어식각 방법 Download PDFInfo
- Publication number
- KR20070069818A KR20070069818A KR1020050132313A KR20050132313A KR20070069818A KR 20070069818 A KR20070069818 A KR 20070069818A KR 1020050132313 A KR1020050132313 A KR 1020050132313A KR 20050132313 A KR20050132313 A KR 20050132313A KR 20070069818 A KR20070069818 A KR 20070069818A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor device
- pad layer
- fuse line
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 퓨즈라인 상부에 잔류하는 산화막 두께의 균일성을 개선시켜 리페어 수율을 증가시킬 수 있는 반도체 소자의 리페어 식각방법을 제공하기 위한 것으로, 본 발명은 하부층에 퓨즈라인을 형성하는 단계, 상기 퓨즈라인을 포함한 하부층 상에 패드층을 포함하는 절연막을 형성하는 단계, 상기 절연막 상에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 식각마스크로 상기 패드층과 퓨즈라인이 모두 드러나도록 식각하는 단계, 상기 패드층과 퓨즈라인을 포함한 전면에 균일한 두께의 산화막을 형성하는 단계, 상기 패드층의 산화막을 선택적으로 제거하여 패드층을 오픈시키는 단계를 포함하고, 상기한 본 발명은 퓨즈라인 상부에 리페어를 위한 산화막 두께를 균일하게 조절하여 리페어 공정 시 수율을 향상시키고, 그에 따른 반도체 소자의 동작 특성 및 신뢰성을 향상시키는 효과가 있다.
퓨즈라인, 리페어, 스텝커버리지, 금속배선
Description
도 1은 종래 기술에 따른 반도체 소자의 리페어식각 방법을 설명하기 위한 단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 리페어식각방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 퓨즈라인
33 : 제1층간절연막 34 : 패드
35 : 제2층간절연막 36 : 감광막패턴
37 : 산화막 38 : 감광막패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 리페어식각 방법에 관한 것이다.
도 1은 종래 기술에 따른 반도체 소자의 리페어식각 방법을 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 하부층(11) 상에 퓨즈라인(12)을 형성하고, 퓨즈라인(12)을 매립하면서 하부층(11) 상에 제1층간절연막(13)을 형성한다. 이어서, 제1층간절연막(13) 상에 패드층(14)을 형성하고, 상기 패드층(14)을 포함한 제1층간절연막(13) 상에 제2층간절연막(15)을 형성한다. 여기서, 제1층간절연막(13) 및 제2층간절연막(15)은 여러 종류의 절연막이 적층된 구조이다.
이어서, 리페어를 위해 퓨즈라인(12) 상부에 소정 두께의 절연막만 남기기 위한 식각공정을 실시한다. 그러나, 상기한 바와 같이 제1 및 제2층간절연막(13, 15)이 여러 종류의 절연막의 적층구조로 형성되고, 퓨즈라인(12) 형성 후 실시되는 후속 공정들에 대한 변수가 있어서 상기 퓨즈라인(12) 상부에 일정 두께의 절연막을 남기기 어렵고, 일정 두께의 절연막을 남기기 위한 제어가 어려운 문제가 있다.
또한, 동일 웨이퍼 내, 웨이퍼 간 및 로트(LOT)간 퓨즈라인(12) 상에 형성되는 절연막의 두께 차이 때문에 레이저를 이용한 리페어 공정 시 레이저 빔(beam)이 디포커스(defocus)되어 공정 수율 및 소자의 신뢰성을 저하시키는 문제점이 있다.
본 발명은 퓨즈라인 상부에 잔류하는 산화막 두께의 균일성을 개선시켜 리페 어 수율을 증가시킬 수 있는 반도체 소자의 리페어 식각방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 리페어식각 방법은 하부층에 퓨즈라인을 형성하는 단계, 상기 퓨즈라인을 포함한 하부층 상에 패드층을 포함하는 절연막을 형성하는 단계, 상기 절연막 상에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 식각마스크로 상기 패드층과 퓨즈라인이 모두 드러나도록 식각하는 단계, 상기 패드층과 퓨즈라인을 포함한 전면에 균일한 두께의 산화막을 형성하는 단계, 상기 패드층의 산화막을 선택적으로 제거하여 패드층을 오픈시키는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 리페어식각 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(31) 상부에 퓨즈라인(32)을 형성한다. 여기서, 퓨즈라인은 반도체 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위한 것이다.
이어서, 퓨즈라인(32)을 포함한 반도체 기판(31) 상부에 제1층간절연막(33) 을 형성한다. 여기서, 제1층간절연막(33)은 금속배선을 포함하고, 여러 물질층이 적층된 구조로 형성될 수 있다.
이어서, 제1층간절연막(33) 상에 패드층(34)을 형성한다. 여기서, 패드층(34)은 금속배선 마지막에 보호층의 역할을 위해 형성하는 것이다.
이어서, 패드층(34)을 포함한 제1층간절연막(33) 상에 제2층간절연막(35)을 형성한다. 여기서, 제2층간절연막(35)도 제1층간절연막(33)과 같이 여러 물질층이 적층된 구조로 형성될 수 있다.
이어서, 제2층간절연막(35) 상에 감광막패턴(36)을 형성한다. 이를 위해, 제2층간절연막(35) 상에 감광막을 형성하고 노광 및 현상으로 퓨즈라인(32) 상부와 패드층(34) 상부를 동시에 오픈하는 감광막패턴(36)을 형성한다.
도 2b에 도시된 바와 같이, 감광막패턴(36)을 식각마스크로 패드층(34) 상부와 퓨즈라인(32) 상부의 제2층간절연막(35)과 제1층간절연막(33)을 동시에 식각한다. 여기서, 퓨즈라인(32)이 완전히 드러나도록 과도식각을 충분히 해주기 때문에 퓨즈라인(32)보다 상부에 형성된 패드층(34) 부분은 완전히 오픈된다.
도 2c에 도시된 바와 같이, 감광막패턴(36)을 제거한다. 여기서, 감광막 패턴(36)은 산소플라즈마로 제거한다.
이어서, 패드층(34)과 퓨즈라인(32)을 포함하는 전면에 균일한 두께의 산화막(37)을 형성한다. 여기서, 산화막(37)은 제2층간절연막(35)의 상부, 패드층(34) 및 퓨즈라인(32)의 상부와 제1 및 제2층간절연막(33, 35)의 측벽에 같은 두께로 형성되는 물질로 형성하되, 스텝커버리지가 좋은 LP-TEOS로 형성한다.
도 2d에 도시된 바와 같이, 패드층(34) 상부를 오픈시키는 감광막패턴(38)을 형성한다. 이를 위해, 산화막(37) 상에 감광막을 형성하고 노광 및 현상으로 패드층(34)의 상부가 오픈되도록, 즉 패드층(34) 부위에 형성된 산화막(37)을 식각할 수 있도록 패터닝한다.
도 2e에 도시된 바와 같이, 감광막패턴(38)을 식각마스크로 패드층(34) 부위에 형성된 산화막(37)을 식각하여 패드층(34)을 오픈시킨다. 여기서, 산화막(37)은 Ar, O2, CO 및 CHF3 의 가스가 혼합된 플라즈마로 식각한다.
이어서, 감광막패턴(38)을 제거한다. 여기서, 감광막패턴(38)은 산소플라즈마로 제거한다.
상기한 본 발명은, 퓨즈라인을 완전히 드러나도록 식각한 후 별도의 단일 산화막 형성공정을 통해서 퓨즈라인에 균일한 산화막을 형성하기 때문에, 산화막의 두께 균일도와 로트(LOT)간의 두께 균일도를 개선하는 장점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 리페어식각 방법은 퓨즈라인 상부에 리페어를 위한 산화막 두께를 균일하게 조절하여 리페어 공정 시 수율을 향상시키고, 그에 따른 반도체 소자의 동작 특성 및 신뢰성을 향상시키는 효과가 있다.
Claims (6)
- 하부층에 퓨즈라인을 형성하는 단계;상기 퓨즈라인을 포함한 하부층 상에 패드층을 포함하는 절연막을 형성하는 단계;상기 절연막 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각마스크로 상기 패드층과 퓨즈라인이 모두 드러나도록 식각하는 단계;상기 패드층과 퓨즈라인을 포함한 전면에 균일한 두께의 산화막을 형성하는 단계; 및상기 패드층의 산화막을 선택적으로 제거하여 패드층을 오픈시키는 단계를 포함하는 반도체 소자의 리페어식각 방법.
- 제1항에 있어서,상기 산화막은 절연막의 상부, 측벽 및 아래 바닥부가 모두 같은 두께로 형성되는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 리페어식각 방법.
- 제2항에 있어서,상기 산화막은 LP-TEOS로 형성하는 것을 특징으로 하는 반도체 소자의 리페어식각 방법.
- 제1항에 있어서,상기 패드층의 산화막을 선택적으로 제거하는 단계는,상기 산화막 상에 감광막을 형성하는 단계;상기 감광막을 노광 및 현상으로 패터닝하는 단계;상기 감광막을 식각마스크로 상기 패드층의 산화막을 식각하는 단계; 및상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 리페어식각 방법.
- 제4항에 있어서,상기 감광막을 제거하는 단계는,산소 플라즈마로 실시하는 것을 특징으로 하는 반도체 소자의 리페어식각 방법.
- 제4항에 있어서,상기 산화막을 식각하는 단계는,Ar, O2, CO 및 CHF3가 혼합된 플라즈마로 실시하는 것을 특징으로 하는 반도체 소자의 리페어식각 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132313A KR20070069818A (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 리페어식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132313A KR20070069818A (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 리페어식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070069818A true KR20070069818A (ko) | 2007-07-03 |
Family
ID=38505390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132313A KR20070069818A (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 리페어식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070069818A (ko) |
-
2005
- 2005-12-28 KR KR1020050132313A patent/KR20070069818A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834396B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100917820B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20130023747A (ko) | 반도체장치 제조 방법 | |
| KR20070069818A (ko) | 반도체 소자의 리페어식각 방법 | |
| KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
| KR100524969B1 (ko) | 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
| TWI818787B (zh) | 圖案化底層結構的方法 | |
| KR100989481B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100505417B1 (ko) | 반도체소자의 제조방법 | |
| KR100342098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100607348B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100527583B1 (ko) | 반도체소자의 제조방법 | |
| KR20070069918A (ko) | 반도체 소자의 리페어식각 방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100734695B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100571388B1 (ko) | 열경화성 포토레지스트막을 이용한 반도체 소자의 컨택플러그 형성 방법 | |
| KR100702801B1 (ko) | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR19990057899A (ko) | 반도체 소자 제조 방법 | |
| KR20100008913A (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR20080060349A (ko) | 반도체 소자의 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |