KR20070069751A - Stack packaging method - Google Patents

Stack packaging method Download PDF

Info

Publication number
KR20070069751A
KR20070069751A KR1020050132206A KR20050132206A KR20070069751A KR 20070069751 A KR20070069751 A KR 20070069751A KR 1020050132206 A KR1020050132206 A KR 1020050132206A KR 20050132206 A KR20050132206 A KR 20050132206A KR 20070069751 A KR20070069751 A KR 20070069751A
Authority
KR
South Korea
Prior art keywords
substrate
bonding
bonding pad
chip
stack package
Prior art date
Application number
KR1020050132206A
Other languages
Korean (ko)
Inventor
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050132206A priority Critical patent/KR20070069751A/en
Publication of KR20070069751A publication Critical patent/KR20070069751A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

A stack packaging method is provided to adjust easily a gap between substrates by connecting electrically the substrates with each other by using a connection unit. A plurality of chips are mounted on a plurality of substrates(110) including a plurality of bonding pad(112). The substrates are stacked on a lower substrate(120) having a second bonding pad(122). A metal trace including a third bonding pad(136) is formed on a film to form an interconnection(130). The stacked substrates are electrically connected to each other by bonding a third bonding pad on the first bonding pad and the second bonding pad.

Description

스택 패키징 방법{Stack Packaging Method}Stack Packaging Method

도 1은 종래의 스택 패키지의 종단면도,1 is a longitudinal cross-sectional view of a conventional stack package,

도 2는 종래의 다른 스택 패키지의 종단면도,Figure 2 is a longitudinal cross-sectional view of another conventional stack package,

도 3은 본 발명의 일실시예에 따른 스택 패키지의 종단면도,3 is a longitudinal sectional view of a stack package according to an embodiment of the present invention;

도 4a와 도 4b는 도 3의 스택 패키지를 제작하기 위한 칩 마운트 과정을 설명하기 위한 도면,4A and 4B are diagrams for describing a chip mounting process for manufacturing the stack package of FIG. 3;

도 4c는 도 3의 스택 패키지를 제작하기 위한 기판 적층 과정을 설명하기 위한 도면,4c is a view for explaining a substrate stacking process for manufacturing the stack package of FIG.

도 5a와 도 5b는 도 3의 스택 패키지를 제작하기 위한 인터커넥션 형성 과정을 설명하기 위한 도면,5A and 5B are views for explaining an interconnection forming process for manufacturing the stack package of FIG.

도 6은 본 발명의 다른 실시예에 따른 스택 패키지의 종단면도,6 is a longitudinal cross-sectional view of a stack package according to another embodiment of the present invention;

도 7은 본 발명의 또 다른 실시예에 따른 스택 패키지의 종단면도이다.7 is a longitudinal cross-sectional view of a stack package according to another embodiment of the present invention.

본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는 칩이 마운트된 기 판 상호간을 메탈 트레이스와 본딩 패드가 형성된 연결 수단을 이용하여 전기적으로 연결하는 스택 패키지에 관한 것이다.The present invention relates to a stack package, and more particularly, to a stack package that electrically connects a chip-mounted substrate to each other by using a metal trace and a bonding pad formed with a bonding pad.

일반적으로 스택 패키지란 칩 또는 칩이 마운트된 기판을 적층하여 전기적으로 연결하고 외부의 충격으로부터 보호되도록 밀봉하는 것을 말한다. 모바일 제품 등 소형화된 전자 제품은 용량이 크고 집적도는 높지만 크기가 작은 반도체 메모리를 요구하고 있으므로 반도체 메모리를 소형화하면서 용량을 키우기 위해 칩을 적층하여 패키징하는 스택 패키지가 많이 개발되고 있다.In general, a stack package refers to stacking a chip or a board on which a chip is mounted to electrically connect and seal to protect from external impact. As miniaturized electronic products such as mobile products require large-capacity, high-density, but small-size semiconductor memories, many stack packages have been developed for stacking and packaging chips in order to increase capacity while miniaturizing semiconductor memories.

도 1은 종래의 스택 패키지의 종단면도이고, 도 2는 종래의 다른 스택 패키지의 종단면도이다. 도 1과 도 2를 참조하면, 종래의 스택 패키지는 칩이 마운트된 기판 상호간을 메탈 핀(Metal Pin) 또는 솔더(Solder)로 연결(Interconnection)하는 구조를 가진다.1 is a longitudinal cross-sectional view of a conventional stack package, and FIG. 2 is a longitudinal cross-sectional view of another conventional stack package. Referring to FIGS. 1 and 2, a conventional stack package has a structure in which chips are mounted on boards with metal pins or solders.

그러나, 종래의 스택 패키지는 기판 상호 간을 솔더로 연결하는 경우 기판 상호 간의 높이(Height) 조절이 용이하지 않을 뿐만 아니라, 연결 층(Interconnection Layer) 간의 피치(Pitch)에 제약이 있기 때문에 많은 입출력(I/O) 단자가 필요한 디바이스에 적용하기 어려운 문제점이 있다. 또한 기판 상호 간을 메탈 핀으로 연결하는 경우 배선을 사용할 수 없어 기판 간의 연결이 자유롭지 못한 문제점이 있다.However, the conventional stack package is not only easy to adjust the height (Height) between the boards when soldering the boards to each other, but also because the pitch (Pitch) between the interconnection layer (Interconnection Layer) has a lot of input and output ( There is a problem that is difficult to apply to a device requiring an I / O) terminal. In addition, there is a problem in that the connection between the boards is not free since wires cannot be used when connecting the boards with metal pins.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 칩이 마운트된 기판 상호간을 메탈 트레이스와 본딩 패드가 형성된 연결 수단을 이용하여 전기적으로 연결하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to electrically connect chip-mounted substrates to each other using a connection means formed with a metal trace and a bonding pad.

상기 목적을 달성하기 위하여, 본 발명은 제1 본딩 패드가 형성된 기판에 칩을 마운트하고 상기 칩이 마운트된 복수의 기판을 제2 본딩 패드가 형성된 하부 기판에 적층하는 기판 스택 단계, 필름에 제3 본딩 패드를 포함하는 메탈 트레이스를 형성하여 인터커넥션을 생성하는 인터커넥션 형성 단계 및 상기 적층된 기판의 제1 본딩 패드와 상기 제2 본딩 패드에 상기 제3 본딩 패드를 본딩하여 상기 적층된 기판을 전기적으로 연결하는 기판 연결 단계를 포함한다.In order to achieve the above object, the present invention provides a substrate stacking step of mounting a chip on a substrate on which a first bonding pad is formed and stacking the plurality of substrates on which the chip is mounted on a lower substrate on which a second bonding pad is formed. An interconnection forming step of forming a metal trace including a bonding pad to generate an interconnect; and bonding the third bonding pad to the first bonding pad and the second bonding pad of the stacked substrate to electrically connect the stacked substrate. The substrate connection step of connecting to.

여기서 상기 기판 스택 단계는 상기 칩을 솔더링하여 상기 기판에 마운트하는 단계를 포함하거나 상기 칩을 접착제로 상기 기판에 접합하고 상기 칩과 상기 기판을 와이어 본딩하는 단계를 포함한다.The substrate stacking step may include soldering the chip and mounting the chip on the substrate or bonding the chip to the substrate with an adhesive and wire bonding the chip and the substrate.

또한 본 발명은 패드를 재배열한 제1 본딩 패드가 형성된 복수의 칩을 제2 본딩 패드가 형성된 하부 기판에 적층하는 기판 스택 단계, 필름에 제3 본딩 패드를 포함하는 메탈 트레이스를 형성하여 인터커넥션을 생성하는 인터커넥션 형성 단계 및 상기 적층된 칩의 제1 본딩 패드와 상기 제2 본딩 패드에 상기 제3 본딩 패드를 본딩하여 상기 적층된 기판을 전기적으로 연결하는 기판 연결 단계를 포함한다,The present invention also provides a substrate stacking step of stacking a plurality of chips on which a first bonding pad having rearranged pads is formed on a lower substrate on which a second bonding pad is formed, and forming a metal trace including a third bonding pad on a film to form interconnections. Generating an interconnection forming step and connecting the stacked substrates by bonding the third bonding pads to the first bonding pads and the second bonding pads of the stacked chips;

또한 상기 인터커넥션 형성 단계는 상기 본딩 패드를 포함하는 메탈 트레이 스를 상기 필름에 라인 단위로 형성하는 단계와 상기 본딩 패드를 제외한 메탈 트레이스를 다른 필름으로 커버하는 단계를 포함한다.In addition, the forming of the interconnection includes forming a metal trace including the bonding pad on the film in units of lines and covering the metal trace except for the bonding pad with another film.

또한 상기 본딩 패드를 포함하는 메탈 트레이스의 형성은 플레이팅 방법과 진공 증착 방법 중 어느 하나의 방법으로 이루어지는 것이 바람직하다.In addition, the metal trace including the bonding pad may be formed by any one of a plating method and a vacuum deposition method.

이하 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일실시예에 따른 스택 패키지의 종단면도이다. 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 스택 패키지는 칩(102)이 양면으로 마운트되고 양쪽 에지부에 본딩 패드(112)가 형성된 두 개의 기판(110)이 양쪽 에지부에 본딩 패드(122)가 형성된 하부 기판(120)에 적층되며, 필름에 메탈이 배선된 인터커넥션(130)의 본딩 패드(136)가 두 개의 기판의 본딩 패드(112)와 하부 기판(120)의 본딩 패드(122)에 본딩되는 구조를 가진다. 3 is a longitudinal cross-sectional view of a stack package according to an embodiment of the present invention. As shown in FIG. 3, a stack package according to an embodiment of the present invention includes two substrates 110 having chip 102 mounted on both sides and bonding pads 112 formed at both edges thereof. The bonding pads 136 of the interconnection 130, in which the metal is wired to the film, are stacked on the lower substrate 120 on which the bonding pads 122 are formed, and the bonding pads 112 and the lower substrate 120 of the two substrates are formed. It has a structure bonded to the bonding pad 122.

본 실시예에서 하부 기판에 칩이 양면으로 마운트된 두 개의 기판이 적층되는 경우를 예시하였지만 이에 한정되는 것은 아니며 칩이 마운트된 세 개 이상의 기판이 적층될 수 있다.In the present exemplary embodiment, two substrates in which chips are mounted on both sides of the lower substrate are stacked, but the present invention is not limited thereto, and three or more substrates on which chips are mounted may be stacked.

본 발명의 일실시예에 따른 스택 패키지를 제작하는 방법은 기판 스택 단계, 인터커넥션 형성단계 및 기판 연결 단계를 포함한다.A method of manufacturing a stack package according to an embodiment of the present invention includes a substrate stacking step, an interconnection forming step, and a substrate connecting step.

상기 기판 스택 단계는 칩을 기판에 마운트하고, 칩이 마운트된 복수의 기판 을 하부기판에 적층하는 단계이다. The substrate stacking step includes mounting a chip on a substrate and stacking a plurality of substrates on which the chip is mounted on a lower substrate.

도 4a는 칩이 마운트된 기판의 종단면도이고, 도 4b는 도 4a의 기판의 평면도로서, 칩 마운트 과정을 설명하기 위한 도면이다. 도 4a와 도 4b에 도시된 바와 같이, 칩 마운트 과정은 기판(110)의 상면과 하면에 솔더(104)를 통하여 칩(102)을 마운트한다. 기판(110)은 솔더(104)를 통하여 칩(102)의 회로와 전기적으로 연결되며 에지 부분에 형성된 복수의 본딩 패드(112)에 전기적으로 연결되는 전기적 배선(도시되지 않음)을 포함하는 것이 바람직하다.4A is a longitudinal cross-sectional view of a substrate on which a chip is mounted, and FIG. 4B is a plan view of the substrate of FIG. 4A, illustrating a chip mounting process. As shown in FIGS. 4A and 4B, the chip mounting process mounts the chip 102 through the solder 104 on the upper and lower surfaces of the substrate 110. The substrate 110 preferably includes electrical wiring (not shown) electrically connected to the circuit of the chip 102 through the solder 104 and electrically connected to the plurality of bonding pads 112 formed at the edge portion. Do.

도 4c는 기판 적층 과정을 설명하기 위한 도면이다. 도 4c에 도시된 바와 같이, 기판 적층 과정은 칩(102)이 마운트된 두 개의 기판(110)을 하부 기판(120)에 적층한다. 이 때 기판(110)에 형성된 본딩 패드(112) 및 하부 기판(120)에 형성된 본딩 패드(122)가 얼라인(Align) 되도록 적층하는 것이 바람직하다.4C is a diagram for describing a substrate stacking process. As shown in FIG. 4C, the substrate stacking process stacks two substrates 110 on which the chip 102 is mounted on the lower substrate 120. In this case, the bonding pads 112 formed on the substrate 110 and the bonding pads 122 formed on the lower substrate 120 may be stacked to be aligned.

하부 기판(120)은 하면에 부착된 솔더 볼(124)과 전기적으로 연결되며, 에지 부분에 형성된 본딩 패드(122)에 전기적으로 연결되는 전기적 배선(도시되지 않음)을 포함하는 것이 바람직하다.The lower substrate 120 may include electrical wires (not shown) that are electrically connected to the solder balls 124 attached to the lower surface and are electrically connected to the bonding pads 122 formed on the edge portion.

상기 인터커넥션 형성 단계는 기판에 형성된 본딩 패드과 하부 기판에 형성된 본딩 패드를 전기적으로 연결하는 인터커넥션을 형성하는 단계로서, 메탈 트레이스 형성 과정 및 메탈 트레이스 커버 과정을 포함한다. 여기서 인터커넥션은 얇고 유연한 필름(Film)에 본딩 패드가 포함된 메탈 트레이스가 형성되어 적층된 기판의 본딩 패드를 전기적으로 연결할 수 있는 수단을 말한다.The interconnection forming step includes forming an interconnection electrically connecting the bonding pads formed on the substrate and the bonding pads formed on the lower substrate, and includes a metal trace forming process and a metal trace cover process. Here, the interconnection refers to a means for electrically connecting bonding pads of a stacked substrate by forming a metal trace including bonding pads on a thin and flexible film.

도 5a는 메탈 트레이스 형성 과정을 설명하기 위한 도면이다. 도 5a에 도시된 바와 같이, 메탈 트레이스 형성 과정은 본딩 패드(136)를 포함하는 메탈 트레이스(Matal Trace)(134)를 얇고 유연한 필름(132)에 라인 단위로 형성한다. 5A is a view for explaining a metal trace forming process. As shown in FIG. 5A, the metal trace forming process forms a metal trace 134 including a bonding pad 136 on a thin flexible film 132 line by line.

필름(132)에 형성된 본딩 패드(136)는 기판에 형성된 본딩 패드와 하부 기판에 형성된 본딩 패드를 전기적으로 연결하는 기능을 수행한다. 필름(132)의 크기와 메탈 트레이스(134)의 형성 간격은 칩이 적층된 기판의 크기와 기판에 형성된 본딩 패드의 간격을 고려하여 형성하는 것이 바람직하다.The bonding pads 136 formed on the film 132 electrically connect the bonding pads formed on the substrate and the bonding pads formed on the lower substrate. The size of the film 132 and the formation interval of the metal traces 134 may be formed in consideration of the size of the substrate on which the chips are stacked and the distance between the bonding pads formed on the substrate.

필름(132)에 본딩 패드(136)가 포함된 메탈 트레이스(134)를 형성하는 방법은 일렉트로 플레이팅(Electro Plating) 방법, 일렉트로레스 플레이팅(Electroless Plating) 방법 또는 진공 증착(Vacuum Evaporation) 방법 등 일 수 있다. The metal trace 134 including the bonding pads 136 on the film 132 may be formed by an electroplating method, an electroless plating method, a vacuum evaporation method, or the like. Can be.

도 5b는 메탈 트레이스 커버 과정을 설명하기 위한 도면이다. 도 5b에 도시된 바와 같이, 메탈 트레이스 커버 과정은 필름(132)에 형성된 본딩 패드(136)를 제외한 메탈 트레이스 부분을 커버용 필름(138)으로 커버한다. 이는 필름(132)에 형성된 메탈 트레이스를 보호하기 위함이다. 메탈 트레이스 커버 과정에 사용되는 커버용 필름(138)도 메탈 트레이스 형성 과정에 사용된 필름처럼 얇고 유연한 것이 바람직하다.5B is a view for explaining a metal trace cover process. As shown in FIG. 5B, the metal trace cover process covers the metal trace portion except for the bonding pad 136 formed on the film 132 with the cover film 138. This is to protect the metal trace formed on the film 132. The cover film 138 used in the metal trace cover process is also thin and flexible like the film used in the metal trace formation process.

상기 기판 연결 단계는 기판 스택 단계에서 얼라인되어 적층된 기판(110)의 본딩 패드(112)에 인터커넥션(130)에 형성된 본딩 패드(136)를 본딩하여 적층된 기판 상호 간을 전기적으로 연결하는 단계이다. In the substrate connecting step, the bonding pads 136 formed on the interconnection 130 are bonded to the bonding pads 112 of the substrate 110 aligned and stacked in the substrate stacking step to electrically connect the stacked substrates. Step.

인터커넥션은 본딩 패드를 포함하는 메탈 트레이스가 얇고 유연한 필름상에 형성되어 있기 때문에 쉽게 구부러질 수 있어 기판에 형성된 본딩 패드와 이에 대응되는 인터커넥션의 본딩 패드는 용이하게 본딩될 수 있다. 기판 연결 단계를 통해 얻어진 스택 패키지는 도 3에 도시된 바와 같다. The interconnect can be easily bent because the metal trace including the bonding pad is formed on a thin flexible film, so that the bonding pad formed on the substrate and the bonding pad of the corresponding interconnect can be easily bonded. The stack package obtained through the substrate connection step is as shown in FIG. 3.

상술한 바와 같이 본 발명의 일실시예에 따른 스택 패키지는 기판에 형성된 본딩 패드에 인터커넥션의 본딩 패드를 본딩하여 기판과 기판의 인터커넥션을 수행하기 때문에 종래와는 달리 기판 상호 간의 높이를 용이하게 조절할 수 있게 되고, 기판 상호 간의 연결을 자유롭게 배선할 수 있게 된다. 또한 메탈 트레이스는 파인 피치의 배선이 가능하기 때문에 많은 입출력 단자가 필요한 패키지에도 활용할 수 있게 된다.As described above, the stack package according to the exemplary embodiment of the present invention bonds the bonding pads of the interconnection to the bonding pads formed on the substrate to perform the interconnection between the substrate and the substrate. It can be adjusted, and it is possible to freely wire the connection between the substrates. In addition, the metal traces can be wired with fine pitch, so they can be used for packages requiring many input / output terminals.

또한 본 발명의 일실시예에 따른 스택 패키지를 제작하는 방법은 기판 연결 단계 후, 에폭시(Epoxy)계 수지 또는 실리카(Silica)계 필러(Filler) 등 컴파운더(Compound)로 몰딩하는 단계를 더 포함하는 것이 바람직하다.In addition, the method of manufacturing a stack package according to an embodiment of the present invention further includes a step of molding a compound, such as epoxy-based resin or silica-based filler, after the substrate connection step. It is desirable to.

도 6은 본 발명의 다른 실시예에 따른 스택 패키지의 종단면도이다. 도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 스택 패키지는 접착제(Adhesive)(116)로 기판(110)의 상면에 칩(102)을 마운트하고 칩(102)과 기판(110)을 와이어(118) 본딩(Wire Bonding)하여 전기적으로 연결하는 구조를 가진다. 6 is a longitudinal cross-sectional view of a stack package according to another embodiment of the present invention. As shown in FIG. 6, the stack package according to another embodiment of the present invention mounts the chip 102 on the top surface of the substrate 110 with an adhesive 116, and the chip 102 and the substrate 110. The wire 118 has a structure for electrically connecting by bonding (Wire Bonding).

즉 본 발명의 다른 실시예에 따른 스택 패키지는 본 발명의 일실시예에 따른 칩 마운팅 과정(도 4a 참조)에서 기판에 칩을 마운트 하는 방법에 차이가 있다.That is, the stack package according to another embodiment of the present invention has a difference in a method of mounting a chip on a substrate in a chip mounting process (see FIG. 4A) according to an embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 스택 패키지의 종단면도이다. 도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 스택 패키지는 가운데에 형성된 패드(106)를 도선(108)으로 재배열한 본딩 패드(112)가 에지부에 형성된 칩(102)을 하부 기판(120)에 적층한 구조를 가진다.7 is a longitudinal cross-sectional view of a stack package according to another embodiment of the present invention. As shown in FIG. 7, a stack package according to another embodiment of the present invention may include a chip 102 having a bonding pad 112 formed by rearranging a pad 106 formed at a center thereof with a conductive line 108. It has a structure laminated on the lower substrate 120.

즉 본 발명의 또 다른 실시예에 따른 스택 패키지는 본 발명의 일실시예에 따른 기판 스택 단계와는 달리 본딩 패드(122)가 형성된 하부 기판(120)에 본딩 패드(112)가 형성된 칩(110)이 적층 되고, 적층된 칩(102)의 상면에 더미(Dummy) 칩(140)이 적층 된다. That is, in the stack package according to another embodiment of the present invention, unlike the stacking step of the substrate according to the embodiment of the present invention, the chip 110 having the bonding pad 112 formed on the lower substrate 120 on which the bonding pad 122 is formed is formed. ) Are stacked, and the dummy chip 140 is stacked on the stacked chip 102.

본 실시예에서는 하부 기판에 본딩 패드가 형성된 4개의 칩이 하부 기판에 적층된 경우를 예시하였지만 이에 한정되는 것은 아니며, 2개 또는 3개의 칩, 5개 이상의 칩이 적층 될 수 있다.In the present exemplary embodiment, four chips having bonding pads formed on the lower substrate are stacked on the lower substrate, but the present invention is not limited thereto, and two or three chips and five or more chips may be stacked.

이상에서 설명한 바와 같이, 본 발명의 스택 패키지는 칩이 마운트된 기판 상호 간을 메탈 트레이스와 본딩 패드가 형성된 연결 수단을 이용하여 전기적으로 연결함으로써, 기판 상호 간의 높이를 용이하게 조절할 수 있게 되고, 많은 입출력 단자가 필요한 디바이스에도 활용될 수 있으며, 기판 상호 간의 연결을 자유롭게 배선할 수 있는 효과가 있다.As described above, in the stack package of the present invention, the heights of the substrates can be easily adjusted by electrically connecting the substrates on which the chips are mounted to each other by means of connecting means formed with metal traces and bonding pads. It can also be utilized in devices requiring input and output terminals, there is an effect that can freely wire the connection between the boards.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

Claims (6)

제1 본딩 패드가 형성된 기판에 칩을 마운트하고 상기 칩이 마운트된 복수의 기판을 제2 본딩 패드가 형성된 하부 기판에 적층하는 기판 스택 단계;Mounting a chip on a substrate on which a first bonding pad is formed, and stacking a plurality of substrates on which the chip is mounted on a lower substrate on which a second bonding pad is formed; 필름에 제3 본딩 패드를 포함하는 메탈 트레이스를 형성하여 인터커넥션을 생성하는 인터커넥션 형성 단계; 및An interconnection forming step of forming a metal trace comprising a third bonding pad on the film to create an interconnection; And 상기 적층된 기판의 제1 본딩 패드와 상기 제2 본딩 패드에 상기 제3 본딩 패드를 본딩하여 상기 적층된 기판을 전기적으로 연결하는 기판 연결 단계;A substrate connecting step of electrically connecting the stacked substrates by bonding the third bonding pads to the first bonding pads and the second bonding pads of the stacked substrates; 를 포함하는 스택 패키지 방법.Stack package method comprising a. 제 1 항에 있어서, 상기 기판 스택 단계는The method of claim 1, wherein the substrate stacking step 상기 칩을 솔더링하여 상기 기판에 마운트하는 단계를 포함하는Soldering the chip to mount the chip on the substrate; 스택 패키지 방법.Stack Package Method. 제 1 항에 있어서, 상기 기판 스택 단계는The method of claim 1, wherein the substrate stacking step 상기 칩을 접착제로 상기 기판에 접합하고 상기 칩과 상기 기판을 와이어 본딩하는 단계를 포함하는Bonding the chip to the substrate with an adhesive and wire bonding the chip and the substrate; 스택 패키지 방법.Stack Package Method. 패드를 재배열한 제1 본딩 패드가 형성된 복수의 칩을 제2 본딩 패드가 형성된 하부 기판에 적층하는 기판 스택 단계;Stacking a plurality of chips on which a first bonding pad having rearranged pads is formed on a lower substrate on which a second bonding pad is formed; 필름에 제3 본딩 패드를 포함하는 메탈 트레이스를 형성하여 인터커넥션을 생성하는 인터커넥션 형성 단계; 및An interconnection forming step of forming a metal trace comprising a third bonding pad on the film to create an interconnection; And 상기 적층된 칩의 제1 본딩 패드와 상기 제2 본딩 패드에 상기 제3 본딩 패드를 본딩하여 상기 적층된 기판을 전기적으로 연결하는 기판 연결 단계;A substrate connecting step of electrically connecting the stacked substrates by bonding the third bonding pads to the first bonding pads and the second bonding pads of the stacked chips; 를 포함하는 스택 패키지 방법.Stack package method comprising a. 제 1 항 또는 제 4 항에 있어서, 상기 인터커넥션 형성 단계는5. The method of claim 1 or 4, wherein forming an interconnection is 상기 본딩 패드를 포함하는 메탈 트레이스를 상기 필름에 라인 단위로 형성하는 단계,Forming a metal trace including the bonding pad on the film in units of lines, 상기 본딩 패드를 제외한 메탈 트레이스를 다른 필름으로 커버하는 단계를 포함하는Covering the metal trace other than the bonding pad with another film 스택 패키지 방법.Stack Package Method. 제 5 항에 있어서,The method of claim 5, 상기 본딩 패드를 포함하는 메탈 트레이스의 형성은 플레이팅 방법과 진공 증착 방법 중 어느 하나의 방법으로 이루어지는The metal trace including the bonding pad may be formed by any one of a plating method and a vacuum deposition method. 스택 패키지 방법.Stack Package Method.
KR1020050132206A 2005-12-28 2005-12-28 Stack packaging method KR20070069751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132206A KR20070069751A (en) 2005-12-28 2005-12-28 Stack packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132206A KR20070069751A (en) 2005-12-28 2005-12-28 Stack packaging method

Publications (1)

Publication Number Publication Date
KR20070069751A true KR20070069751A (en) 2007-07-03

Family

ID=38505335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132206A KR20070069751A (en) 2005-12-28 2005-12-28 Stack packaging method

Country Status (1)

Country Link
KR (1) KR20070069751A (en)

Similar Documents

Publication Publication Date Title
KR100621991B1 (en) Chip scale stack package
US7989943B2 (en) Staircase shaped stacked semiconductor package
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
TWI536523B (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR20080038210A (en) Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
JP2002510148A (en) Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component
KR20020061812A (en) Ball grid array type multi chip package and stack package
US6653725B2 (en) Chip package and method of manufacturing the same
US7042104B2 (en) Semiconductor package using flexible film and method of manufacturing the same
KR20090080701A (en) Semiconductor package and stack package using the same
JPH0575014A (en) Packaging structure of semiconductor chip
JP2006202997A (en) Semiconductor device and its manufacturing method
KR100680974B1 (en) Stack package and packaging method thereof
US8461696B2 (en) Substrate for semiconductor package, semiconductor package including the same, and stack package using the semiconductor package
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
KR100650769B1 (en) Stack type package
KR20070069751A (en) Stack packaging method
JP2005150771A (en) Wiring board, semiconductor device, and package stacks semiconductor device
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
CN221783207U (en) Chip packaging structure and electronic equipment
KR20030012192A (en) A window chip scale package having stacked dies
KR100650763B1 (en) Stack type package
KR100708050B1 (en) semiconductor package
KR20020064415A (en) Semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid