KR20070069545A - Method for forming capacitor in semiconductor device - Google Patents

Method for forming capacitor in semiconductor device Download PDF

Info

Publication number
KR20070069545A
KR20070069545A KR1020050131800A KR20050131800A KR20070069545A KR 20070069545 A KR20070069545 A KR 20070069545A KR 1020050131800 A KR1020050131800 A KR 1020050131800A KR 20050131800 A KR20050131800 A KR 20050131800A KR 20070069545 A KR20070069545 A KR 20070069545A
Authority
KR
South Korea
Prior art keywords
storage node
semiconductor device
capacitor
manufacturing
contact plug
Prior art date
Application number
KR1020050131800A
Other languages
Korean (ko)
Inventor
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050131800A priority Critical patent/KR20070069545A/en
Publication of KR20070069545A publication Critical patent/KR20070069545A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for manufacturing a capacitor in a semiconductor device is provided to simplify a photoresist coating and a strip process by isolating a storage node pattern using an etch-back without using a photoresist pattern. A storage node contact plug(33) is formed on a semiconductor substrate(31). An insulating layer(35) having a hole for opening the storage node contact plug is formed on the resultant structure. A conductive layer is formed on the hole. By etch-back of the conductive layer using chemical etching used in O2 main gas, a storage node(37a) is then formed. The insulating layer is removed. A dielectric film and a plate electrode are sequentially formed on the storage node.

Description

반도체 소자의 캐패시터 제조 방법{METHOD FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE}METHODS FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도.1A to 1C are cross-sectional views showing a capacitor manufacturing method of a semiconductor device according to the prior art.

도 2a 내지 도 2e는 종래 기술에 따른 TEM 사진.2A to 2E are TEM photographs according to the prior art.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도. 3A to 3C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 실시예에 따른 TEM 사진.4A and 4B are TEM photographs according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 층간절연막31 semiconductor substrate 32 interlayer insulating film

33 : 스토리지노드콘택플러그 34 : 식각정지막33: storage node contact plug 34: etch stop

35 : 스토리지노드홀 36 : 스토리지노드홀35: storage node hole 36: storage node hole

37a : Ru 스토리지노드 38 : 유전막37a: Ru storage node 38: dielectric film

39 : 플레이트 전극39: plate electrode

본 발명은 반도체 제조 기술에 관한 것으로, 특히 60㎚ 이하의 Ru 스토리지노드를 갖는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of manufacturing a capacitor of a semiconductor device having a Ru storage node of 60 nm or less.

60㎚ 이하급의 DRAM 제조 공정에서 캐패시터의 전극으로 사용 예정인 루테늄(Ru) 스토리지노드는 포토레지스트 베리어의 에치 백(Etch back) 공정을 통해서 형성하는데, 이 경우 에치 백 후 O2/N2/CF4 가스를 베이스로 하여 식각하게 된다.The ruthenium (Ru) storage node, which is to be used as the electrode of the capacitor in the DRAM manufacturing process of 60 nm or less, is formed through the etch back process of the photoresist barrier. In this case, after etching, O 2 / N 2 / CF 4 It is etched based on gas.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 TEM 사진이다.1A to 1C are TEM photographs illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 증착한다. 이어서, 층간절연막(12)을 관통하여 반도체 기판(11)의 소정 영역과 콘택되는 스토리지노드콘택플러그(13)를 형성한다. 스토리지노드콘택플러그(13)는 티타늄플러그로 형성한다.As shown in FIG. 1A, an interlayer insulating film 12 is deposited on the semiconductor substrate 11. Subsequently, the storage node contact plug 13 is formed through the interlayer insulating film 12 to be in contact with a predetermined region of the semiconductor substrate 11. The storage node contact plug 13 is formed of a titanium plug.

다음으로, 층간절연막(12)의 전면에 식각정지막(14) 및 스토리지노드 산화막(15)을 차례로 형성한다. 계속해서, 콘택 마스크를 사용하여 스토리지노드콘택플러그(13)를 오픈하는 타겟으로 스토리지노드 산화막(15) 및 식각정지막(14)을 차례로 식각하여 스토리지노드홀(16)을 형성한다. Next, the etch stop film 14 and the storage node oxide film 15 are sequentially formed on the entire surface of the interlayer insulating film 12. Subsequently, the storage node oxide layer 15 and the etch stop layer 14 are etched sequentially as a target for opening the storage node contact plug 13 using a contact mask to form the storage node hole 16.

스토리지노드홀(16)과 스토리지노드 산화막(15)의 표면을 따라 스토리지노드 용 Ru(17)를 증착한다. 계속해서, 스토리지노드용 Ru(17)를 분리하기 위한 스토리지노드 분리 공정을 진행한다. The storage node Ru 17 is deposited along the surfaces of the storage node hole 16 and the storage node oxide layer 15. Subsequently, a storage node separation process for separating the storage node Ru 17 is performed.

스토리지노드 분리 공정은, 스토리지노드홀(16)을 제외한 스토리지노드 산화막(15) 표면에 형성된 스토리지노드용 Ru(17)를 에치 백으로 제거하여, 실린더형 스토리지노드를 형성하는 것이다.In the storage node separation process, the storage node Ru 17 formed on the surface of the storage node oxide film 15 except for the storage node hole 16 is removed by an etch back to form a cylindrical storage node.

여기서, 에치 백 공정시에 연마재나 식각된 입자 등의 불순물이 실린더형 스토리지노드 내부에 부착되는 등의 우려가 있으므로, 스텝 커버리지 특성이 좋은 포토레지스트(18)로 스토리지노드홀(16)의 내부를 모두 채운 후에, 스토리지노드 산화막(15)이 드러나는 타겟으로 에치 백을 진행한다. 도 2a 내지 도 2c의 TEM 사진을 참조한다.In this case, impurities such as abrasives or etched particles may adhere to the inside of the cylindrical storage node during the etch back process. Therefore, the inside of the storage node hole 16 may be formed by the photoresist 18 having good step coverage characteristics. After filling, the etch back is performed to the target where the storage node oxide layer 15 is exposed. See the TEM picture of FIGS. 2A-2C.

도 1b에 도시된 바와 같이, 에치 백을 진행한 후, O2/N2/CF4 가스를 베이스로 하여 스토리지노드용 Ru(17)를 식각하여 Ru 스토리지노드(17a)를 형성한다.As shown in FIG. 1B, after the etch back is performed, the Ru storage node 17a is formed by etching the storage node Ru 17 based on the O 2 / N 2 / CF 4 gas.

도 1c에 도시된 바와 같이, 스토리지노드 분리 공정이 끝난 후 포토레지스트(18)를 스트립(Strip)하고, 세정(Cleaning)을 진행한다. 도 2d 및 도 2e의 TEM 사진을 참조한다.As shown in FIG. 1C, after the storage node separation process is completed, the photoresist 18 is stripped and cleaned. See the TEM picture of FIGS. 2D and 2E.

그러나, 상술한 바와 같이, 스토리지노드 분리 공정시 O2 가스로 인한 Ru 어택이 존재(도 1c의 O2 케미컬 침투)하고, 하부 스토리지노드콘택플러그까지 침투하여 TiN의 산화를 통한 저항성 페일이 존재하게 된다.However, as described above, during the storage node separation process, Ru attack due to O 2 gas is present (O 2 chemical penetration of FIG. 1C), and the lower storage node contact plug penetrates to allow resistive failure through oxidation of TiN. do.

한편, O2 케미컬의 스토리지노드콘택플러그 침투를 개선하기 위해 H2O 플라 즈마를 이용하는 경우 스토리지노드홀 내부의 포토레지스트를 스트립하기 힘든 문제가 있다.On the other hand, when H 2 O plasma is used to improve the penetration of the storage node contact plug of O 2 chemical, there is a problem that it is difficult to strip the photoresist inside the storage node hole.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 하부 구조의 어택 없이 스토리지노드 분리 공정을 진행하면서 공정 스텝은 감소시키는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device suitable for reducing the process step while the storage node separation process without attack of the underlying structure.

상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상에 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 홀을 갖는 절연막을 형성하는 단계, 상기 절연막 및 홀의 표면을 따라 스토리지노드용 물질막을 형성하는 단계, O2를 메인 가스로 사용하는 케미컬 식각을 진행하여 상기 스토리지노드용 물질막을 에치 백하여 스토리지노드를 형성하는 단계, 상기 절연막을 제거하는 단계, 및 상기 스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming a storage node contact plug on a semiconductor substrate, the storage node contact plug having a hole for opening a surface of the storage node contact plug; Forming an insulating layer, forming a material layer for a storage node along surfaces of the insulating layer and holes, and performing chemical etching using O 2 as a main gas to etch back the material layer for the storage node to form a storage node Removing the insulating layer, and sequentially forming a dielectric layer and a plate electrode on the storage node.

또한, 본 발명은 반도체 기판 상에 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오 픈하는 홀을 갖는 절연막을 형성하는 단계, 상기 절연막 및 홀의 표면을 따라 스토리지노드용 물질막을 형성하는 단계, Ar을 메인 가스로 사용하는 스퍼터링 식각을 진행하여 상기 스토리지노드용 물질막을 에치 백하여 스토리지노드를 형성하는 단계, 상기 절연막을 제거하는 단계, 및 상기 스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계를 포함한다.The present invention also provides a method of forming a storage node contact plug on a semiconductor substrate, forming an insulating layer having a hole opening the surface of the storage node contact plug on the storage node contact plug, and forming a surface of the insulating layer and the hole. Forming a storage node by forming a material layer for a storage node, sputtering etching using Ar as a main gas to etch back the material layer for the storage node, forming a storage node, removing the insulating layer, and forming a storage node on the storage node Forming a dielectric film and a plate electrode in turn.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)을 형성한 후, 층간절연막(32)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(33)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(32) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행된다. 층간절연막(32)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phopho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 다층막으로 이용할 수 있다.As shown in FIG. 3A, after forming the interlayer insulating layer 32 on the semiconductor substrate 31, a storage node contact hole penetrating the interlayer insulating layer 32 is formed, and the storage embedded in the storage node contact hole. The node contact plug 33 is formed. Although not shown, the transistor including the word line and the bit line process are normally performed before the interlayer insulating film 32 is formed. The interlayer insulating film 32 includes a BSG (Boro-Silicate-Glass) film, a BPSG (Boro-Phopho-Silicate-Glass) film, a PSG (Phospho-Silicate-Glass) film, a TEOS (Tetra-Ethyl-Ortho-Silicate) film, A high density plasma (HDP) oxide film, a spin on glass (SOG) film, or an advanced planarization layer (APL) film may be used. In addition to the oxide film, an inorganic or organic low dielectric film may be used as the multilayer film.

그리고, 스토리지노드콘택플러그(33)는 스토리지노드콘택홀을 채울 때까지 전면에 플러그용 TiN막을 증착한 후, 전면 식각(Etch Back) 또는 화학적·기계적 연마(Chemical Mechanical Polising; CMP) 공정으로 평탄화하여 형성한다. In addition, the storage node contact plug 33 deposits a TiN film for the plug on the front surface until the storage node contact hole is filled, and then, is planarized by an etching back or chemical mechanical polishing (CMP) process. Form.

다음으로, 스토리지노드콘택플러그(33)가 매립된 층간절연막(32) 상에 식각정지막(34), 스토리지노드 산화막(35)을 차례로 형성한다.Next, an etch stop layer 34 and a storage node oxide layer 35 are sequentially formed on the interlayer insulating layer 32 having the storage node contact plug 33 embedded therein.

여기서, 식각정지막(34)은 후속 스토리지노드 산화막(35)의 건식 식각시 하부 구조의 어택을 방지하기 위한 식각 베리어(Etch barrier) 역할을 하는 것으로 100∼2000Å의 두께를 갖는 질화막으로 형성하며, 스토리지노드 산화막(35)은 스토리지노드가 형성될 3차원 구조를 제공하기 위한 것이다.Here, the etch stop layer 34 serves as an etch barrier to prevent attack of the underlying structure during dry etching of the subsequent storage node oxide layer 35, and is formed of a nitride layer having a thickness of 100 to 2000 μm. The storage node oxide layer 35 is to provide a three-dimensional structure in which the storage node is to be formed.

이어서, 스토리지노드 산화막(35)과 식각정지막(34)을 차례로 식각하여 스토리지노드콘택플러그(33)의 상부를 오픈하는 스토리지노드홀(36)을 형성한다.Subsequently, the storage node oxide layer 35 and the etch stop layer 34 are sequentially etched to form a storage node hole 36 that opens an upper portion of the storage node contact plug 33.

위와 같은 스토리지노드홀(36) 형성시 포토레지스트 패턴을 이용하여 스토리지노드 산화막(35) 상에 마스크를 형성한 후, 마스크를 식각 베리어로 스토리지노드 산화막(35)을 건식 식각하고, 마스크 제거 후에 식각정지막(34)을 선택적으로 건식 식각하여 형성한다. 한편, 스토리지노드 산화막(35)의 높이가 증가하는 경우에는 식각 공정을 용이하게 진행하기 위해 스토리지노드 산화막(35)의 건식 식각시 폴리실리콘 하드마스크를 도입할 수 있다.After forming the mask on the storage node oxide layer 35 using the photoresist pattern when forming the storage node hole 36 as described above, dry etching the storage node oxide layer 35 using the mask as an etch barrier, and etching after removing the mask The stop film 34 is selectively formed by dry etching. Meanwhile, when the height of the storage node oxide layer 35 is increased, a polysilicon hard mask may be introduced during dry etching of the storage node oxide layer 35 to facilitate the etching process.

계속해서, 스토리지노드홀(36)을 포함하는 스토리지노드 산화막(35)의 표면을 따라 스토리지노드로 사용될 Ru막(37)을 증착한다. 이 때, Ru막(37)은 CVD 또는 ALD로 형성하며, 200∼500Å의 두께로 형성한다. 도 4a를 참조한다.Subsequently, a Ru film 37 to be used as a storage node is deposited along the surface of the storage node oxide film 35 including the storage node hole 36. At this time, the Ru film 37 is formed by CVD or ALD, and is formed to a thickness of 200 to 500 GPa. See FIG. 4A.

도 3b에 도시된 바와 같이, 스토리지노드용 Ru막(37)의 분리 공정을 진행한다. 이 때, 스토리지노드 분리 공정은 에치 백으로 진행하는데, 기존의 스토리지노드 분리 공정시, 스토리지노드홀 내부에 포토레지스트를 매립하는 단계를 생략한다. 즉, 베리어리스 에치백(Barrierless Etch back)을 실시한다.As shown in FIG. 3B, a separation process of the Ru film 37 for a storage node is performed. At this time, the storage node separation process proceeds to the etch back. In the existing storage node separation process, the step of filling the photoresist in the storage node hole is omitted. That is, barrierless etch back is performed.

즉, 스토리지노드홀(36) 내부에 포토레지스트를 매립하지 않고, 바로 O2 가스를 메인 가스로 하고, O2 베이스 케미스트리에 O2 라디컬을 증가시키기 위한 첨가 가스를 첨가한다. 첨가 가스로, BCl3, HBr, N2, CHF3, SF4 및 CF4 으로 이루어진 그룹에서 선택된 가스를 첨가하여 케미컬 식각(Chemical Etch) 특성을 개선한다. 이 때, O2 케미컬은 10∼1000sccm의 유량을 플로우 시킨다.That is, without filling the photoresist in the storage node hole 36, O 2 gas is used as the main gas, and an additive gas for increasing O 2 radicals is added to the O 2 base chemistry. As the additive gas, a gas selected from the group consisting of BCl 3 , HBr, N 2 , CHF 3 , SF 4 and CF 4 is added to improve the chemical etching property. At this time, O 2 chemical flows in a flow rate of 10 to 1000 sccm.

또한, 케미컬 식각 특성을 개선하기 위해 플라즈마 소스를 TCP(Transformed Coupled Plasma), ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance)등의 고밀도 플라즈마 소스를 사용한다. In addition, in order to improve chemical etching characteristics, a plasma source uses a high density plasma source such as TCP (Transformed Coupled Plasma), ICP (Inductively Coupled Plasma), or ECR (Electron Cyclotron Resonance).

또한, 케미컬 식각 특성을 개선하기 위해, 핫 플레이트(Hot plate)를 사용하고, 그 온도를 0∼600℃ 사이로 유지한다.In addition, in order to improve the chemical etching characteristics, a hot plate is used, and the temperature is maintained between 0 and 600 ° C.

한편, 스토리지노드 분리 공정을 위한 다른 방법으로는 스퍼터링 식각(Sputtering Etch)이 있다. 스터퍼링 식각은, Ar을 메인 가스로 하는 케미스트리에, Cl2, CF4 또는 SF6 등의 가스를 첨가하여 진행한다.On the other hand, another method for the storage node separation process is sputtering etching (Sputtering Etch). The stuffing etching proceeds by adding a gas such as Cl 2 , CF 4 or SF 6 to a chemistry having Ar as the main gas.

케미컬 식각 또는 스퍼터링 식각을 진행하여 스토리지노드 Ru막(37)을 분리 하여 Ru 스토리지노드(37a)를 형성한다. 도 4b를 참조한다.Chemical etching or sputtering etching is performed to separate the storage node Ru layer 37 to form a Ru storage node 37a. See FIG. 4B.

상기와 같이, 스토리지노드 분리 공정을 위해 스토리지노드홀 내부에 포토레지스트를 매립하지 않고, 케미컬 식각 또는 스퍼터링 식각을 진행하여, 종래에 문제가 되었던 O2 가스로 인한 스토리지노드 어택을 방지할 수 있고, 하부 스토리지노드콘택플러그의 산화를 통한 저항성 페일을 개선할 수 있다.As described above, chemical etching or sputtering etching may be performed without filling the photoresist in the storage node hole for the storage node separation process, thereby preventing a storage node attack due to O 2 gas, which has been a problem in the related art. Resistive fail-through can be improved through oxidation of the underlying storage node contact plug.

또한, 포토레지스트 스트립 공정을 생략함으로써, 스토리지노드콘택플러그(33)의 산화 문제를 근본적으로 해결할 수 있다.In addition, by omitting the photoresist strip process, the oxidation problem of the storage node contact plug 33 can be fundamentally solved.

도 3c에 도시된 바와 같이, Ru 스토리지노드(37a) 상에 유전막(38) 및 플레이트 전극(39)을 차례로 증착한다.As shown in FIG. 3C, a dielectric film 38 and a plate electrode 39 are sequentially deposited on the Ru storage node 37a.

상술한 바와 같이, O2 케미스트리를 메인 가스로 하고 O2 라디컬을 증가하기 위한 첨가 가스를 넣고, 케미컬 식각 공정을 통해, 스토리지노드 분리 공정시 포토레지스트 없이 에치 백을 진행함으로써, 공정의 단순화를 할 수 있고, O2 스트립 공정을 생략함으로써, 하부 TiN 스토리지노드콘택플러그의 산화를 근본적으로 해결할 수 있다.As described above, the simplification of the process is performed by using an O 2 chemistry as the main gas, adding an additional gas for increasing the O 2 radical, and performing a etch back without a photoresist during the storage node separation process through a chemical etching process. By omitting the O 2 strip process, the oxidation of the underlying TiN storage node contact plug can be fundamentally solved.

또한, 60㎚ 이하 급의 DRAM 공정에서 캐패시터의 구조를 지금의 Hf/ AlO 계열의 유전막을 적용할 경우 등가 산화막이 13Å 이상으로 높아 디바이스 요구 캐패시턴스인 25fF/Cell 이상을 확보하기 위해서는 20000Å 이상의 캐패시터 높이가 요구되며, 이는 패터닝 측명네서 종횡비가 15 이상으로 패턴 형성이 불가능하다. 따라서, TiO2/BST 등의 고유전막을 적용할 경우, 고온의 열공정을 통해 전극이 산화되 는 단점이 있다. In addition, when applying the current Hf / AlO series dielectric film to the capacitor structure in the DRAM process of 60nm or less, the equivalent oxide film is over 13kW, and the capacitor height of 20000kW or more is needed to secure more than 25fF / Cell, the device required capacitance. This is required, and it is impossible to pattern with patterning aspect ratios of 15 or more. Therefore, when a high dielectric film such as TiO 2 / BST is applied, the electrode is oxidized through a high temperature thermal process.

이러한 문제를 해결하기 위해 Ru막을 스토리지노드로 사용할 경우 화학적으로도 안정된 물질이고, 고온의 열공정에서도 열화되지 않기 때문에 고유전율의 유전막을 사용할 수 있고 캐패시터의 높이를 15000Å 이하로 낮출 수 있다.In order to solve this problem, when the Ru film is used as a storage node, it is a chemically stable material and does not deteriorate even at a high temperature thermal process, so that a dielectric film having a high dielectric constant can be used and the height of the capacitor can be lowered to 15000 1 or less.

Ru막을 스토리노드로 적용할 경우 에치 백을 통해 인접하는 스토리지노드 간의 분리가 가능한데, 베리어리스 에치 백을 실시하여, 그 공정을 단순화할 수 있다. 즉, O2 라디컬에 케미컬 식각 특성을 개선하는 식각 가스를 첨가하여, 케미컬 식각 특성을 개선한다.When the Ru film is applied as a story node, separation between adjacent storage nodes is possible through an etch back. By performing a barrierless etch back, the process can be simplified. That is, an etching gas for improving the chemical etching characteristics is added to the O 2 radical to improve the chemical etching characteristics.

따라서, 포토레지스트 제거를 위한 스트립 공정에서의 O2 가스에 의한 스토리지노드 어택 및 하부 스토리지노드콘택플러그의 산화 및 포토레지스트 잔유물 존재 가능성을 원천적으로 개선할 수 있다.Therefore, the oxide and the photoresist residue present on the storage node potential attack and lower storage node contact plug due to O 2 gas in a strip process for removing a photoresist can be fundamentally improved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 Ru를 스토리지노드로 적용하면, 고온의 열공정에서도 열화 되지 않기 때문에 고유전율의 유전막을 사용하여 캐패시터의 높이를 15000Å 이하로 낮출 수 있는 효과가 있다.When the Ru is applied as a storage node, the present invention does not deteriorate even at a high temperature thermal process, thereby reducing the height of the capacitor to 15000 kΩ or less by using a dielectric film having a high dielectric constant.

또한, 에치 백을 수행하여 스토리지노드 분리 공정을 진행하되, 포토레지스트를 사용하지 않음으로써, 포토레지스트 도포 및 스트립 공정을 단순화할 수 있고, 포토레지스트 제거를 위한 스트립 공정에서 O2 가스에 의한 Ru 스토리지노드 어택, TiN 스토리지노드콘택플러그의 산화 및 포토레지스트 잔유물 존재 가능성을 원천적으로 개선할 수 있다.In addition, by performing an etch back to proceed with the storage node separation process, by using no photoresist, it is possible to simplify the photoresist coating and stripping process, Ru storage by O 2 gas in the strip process for removing the photoresist It can fundamentally improve the potential for node attack, oxidation of TiN storage node contact plugs and the presence of photoresist residues.

Claims (15)

반도체 기판 상에 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug on the semiconductor substrate; 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 홀을 갖는 절연막을 형성하는 단계;Forming an insulating layer on the storage node contact plug, the insulating layer having a hole opening the surface of the storage node contact plug; 상기 절연막 및 홀의 표면을 따라 스토리지노드용 물질막을 형성하는 단계;Forming a material layer for a storage node along surfaces of the insulating layer and the hole; O2를 메인 가스로 사용하는 케미컬 식각을 진행하여 상기 스토리지노드용 물질막을 에치 백하여 스토리지노드를 형성하는 단계;Performing a chemical etching using O 2 as a main gas to etch back the material layer for the storage node to form a storage node; 상기 절연막을 제거하는 단계; 및Removing the insulating film; And 상기 스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the storage node 를 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, O2 케미컬을 메인 가스로 사용하는 케미컬 식각은,Chemical etching using O 2 chemical as the main gas, 상기 O2 케미컬에, BCl3, HBr, N2, O2, CHF3, SF4 및 CF4 으로 이루어진 그룹에서 선택된 가스를 첨가하여 케미컬 식각을 진행하는 반도체 소자의 캐패시터 제조 방법.The O 2 Chemical, BCl 3, HBr, N 2 , O 2, CHF 3, SF 4 , and the capacitor manufacturing method of the semiconductor device to proceed with the chemical etching by adding a gas selected from the group consisting of CF 4. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 O2 케미컬은 10∼1000sccm의 유량을 플로우 시키는 반도체 소자의 캐패시터 제조 방법.The method for producing a capacitor of a semiconductor device wherein the O 2 chemical flows a flow rate of 10 to 1000 sccm. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 케미컬 식각은,The chemical etching is, 플라즈마 소스를 TCP, ICP 및 ECR 등의 고밀도 플라즈마를 사용하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device, wherein the plasma source uses high density plasma such as TCP, ICP, and ECR. 제4항에 있어서,The method of claim 4, wherein 상기 케미컬 식각은,The chemical etching is, 핫 플레이트를 사용하고, 0∼600℃의 온도 분위기를 유지하는 반도체 소자의 캐패시터 제조 방법.The manufacturing method of the capacitor of the semiconductor element which uses a hotplate and maintains the temperature atmosphere of 0-600 degreeC. 제1항에 있어서,The method of claim 1, 상기 스토리지노드용 물질막은 200∼500Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The storage node material film is a capacitor manufacturing method of a semiconductor device to form a thickness of 200 ~ 500∼. 제6항에 있어서,The method of claim 6, 상기 스토리지노드용 물질막은 ALD 또는 CVD 로 형성하는 반도체 소자의 캐패시터 제조 방법.The storage node material film is a capacitor manufacturing method of a semiconductor device formed by ALD or CVD. 제1항에 있어서,The method of claim 1, 상기 에치 백은 상기 홀에 포토레지스트를 매립하지 않고 진행하는 반도체 소자의 캐패시터 제조 방법.And the etch back proceeds without embedding a photoresist in the hole. 제1항에 있어서,The method of claim 1, 상기 절연막을 제거하는 단계는,Removing the insulating film, BOE 용액으로 상기 절연막을 제거하는 단계; 및Removing the insulating film with a BOE solution; And 아민계의 솔벤트 케미컬에서 메탈성 폴리머를 제거하는 단계를 포함하는 반도체 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor in a semiconductor device comprising the step of removing the metallic polymer from the amine-based solvent chemical. 반도체 기판 상에 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug on the semiconductor substrate; 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 홀을 갖는 절연막을 형성하는 단계;Forming an insulating layer on the storage node contact plug, the insulating layer having a hole opening the surface of the storage node contact plug; 상기 절연막 및 홀의 표면을 따라 스토리지노드용 물질막을 형성하는 단계;Forming a material layer for a storage node along surfaces of the insulating layer and the hole; Ar을 메인 가스로 사용하는 스퍼터링 식각을 진행하여 상기 스토리지노드용 물질막을 에치 백하여 스토리지노드를 형성하는 단계;Performing a sputtering etching using Ar as a main gas to etch back the material layer for the storage node to form a storage node; 상기 절연막을 제거하는 단계; 및Removing the insulating film; And 상기 스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the storage node 를 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device comprising a. 제10항에 있어서,The method of claim 10, 상기 Ar을 메인 가스로 사용하는 스퍼터링 식각은,Sputtering etching using Ar as the main gas, Cl2, CF4 또는 SF6 가스를 첨가하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device, to which Cl 2 , CF 4 or SF 6 gas is added. 제10항에 있어서,The method of claim 10, 상기 스토리지노드용 물질막은 200∼500Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The storage node material film is a capacitor manufacturing method of a semiconductor device to form a thickness of 200 ~ 500∼. 제12항에 있어서,The method of claim 12, 상기 스토리지노드용 물질막은 ALD 또는 CVD 로 형성하는 반도체 소자의 캐패시터 제조 방법.The storage node material film is a capacitor manufacturing method of a semiconductor device formed by ALD or CVD. 제10항에 있어서,The method of claim 10, 상기 에치 백은 상기 홀에 포토레지스트를 매립하지 않고 진행하는 반도체 소자의 캐패시터 제조 방법.And the etch back proceeds without embedding a photoresist in the hole. 제10항에 있어서,The method of claim 10, 상기 절연막을 제거하는 단계는,Removing the insulating film, BOE 용액으로 상기 절연막을 제거하는 단계; 및Removing the insulating film with a BOE solution; And 아민계의 솔벤트 케미컬에서 메탈성 폴리머를 제거하는 단계를 포함하는 반도체 소자의 캐패시터 제조 방법.A method of manufacturing a capacitor in a semiconductor device comprising the step of removing the metallic polymer from the amine-based solvent chemical.
KR1020050131800A 2005-12-28 2005-12-28 Method for forming capacitor in semiconductor device KR20070069545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131800A KR20070069545A (en) 2005-12-28 2005-12-28 Method for forming capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131800A KR20070069545A (en) 2005-12-28 2005-12-28 Method for forming capacitor in semiconductor device

Publications (1)

Publication Number Publication Date
KR20070069545A true KR20070069545A (en) 2007-07-03

Family

ID=38505155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131800A KR20070069545A (en) 2005-12-28 2005-12-28 Method for forming capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR20070069545A (en)

Similar Documents

Publication Publication Date Title
TWI243445B (en) Method for forming bit line of flash device
TWI281231B (en) Method for forming storage node of capacitor in semiconductor device
US7615494B2 (en) Method for fabricating semiconductor device including plug
US20190259650A1 (en) Method for protecting cobalt plugs
JP2007013081A (en) Method for manufacturing semiconductor device having deep contact holes
JP5063061B2 (en) Method for manufacturing capacitor of semiconductor element
KR101083821B1 (en) Method for fabricating semicondoctor device
KR100846383B1 (en) Method for fabricating capacitor
KR20070069545A (en) Method for forming capacitor in semiconductor device
KR100798805B1 (en) Method for forming capacitor in semiconductor device
KR20070067404A (en) Method for forming capacitor in semiconductor device
KR101094960B1 (en) Method for forming a capacitor in semiconductor device
KR100688062B1 (en) Method for fabricating capacitor in semiconductor memory device
KR100859254B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100624926B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100842761B1 (en) Method for forming capacitor bottom electrode of semiconductor device
KR100772532B1 (en) Method for manufacturing semiconductor device
KR20070002798A (en) Method for manufacturing semiconductor device
KR20070002839A (en) Method for manufacturing semiconductor device
KR100689676B1 (en) Method for manufacturing semiconductor memory deivce
KR20080002551A (en) Method for forming capacitor in semiconductor device
KR20010063707A (en) Method of manufacturing a capacitor in a semiconductor device
KR100722999B1 (en) Method for forming capacitor in semiconductor device
KR20070075532A (en) Method for forming capacitor in semiconductor device
KR20080029314A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid