KR20070068441A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070068441A
KR20070068441A KR1020077010047A KR20077010047A KR20070068441A KR 20070068441 A KR20070068441 A KR 20070068441A KR 1020077010047 A KR1020077010047 A KR 1020077010047A KR 20077010047 A KR20077010047 A KR 20077010047A KR 20070068441 A KR20070068441 A KR 20070068441A
Authority
KR
South Korea
Prior art keywords
integrated capacitor
semiconductor element
terminal
diffusion member
substrate
Prior art date
Application number
KR1020077010047A
Other languages
English (en)
Inventor
가즈토 츠지
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020077010047A priority Critical patent/KR20070068441A/ko
Publication of KR20070068441A publication Critical patent/KR20070068441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

반도체 장치는 기판과, 기판에 탑재된 반도체 소자와, 반도체 소자를 덮어 기판에 부착된 열확산 부재와, 반도체 소자를 덮는 밀봉 수지를 포함한다. 집적 콘덴서가 반도체 소자와 대향하여 열확산 부재에 부착되고, 또한 반도체 소자와 전기적으로 접속된다. 집적 콘덴서의 단자와 반도체 소자의 단자가 최단 거리에서 접속된다. 또한, 열확산 부재는 절연층에 의해 분리된 제 1 금속판과 제 2 금속판을 포함하고, 집적 콘덴서의 일부 단자는 제 1 금속판을 통하여 기판이 대응하는 단자에 접속되며, 집적 콘덴서의 다른 일부의 단자는 제 2 금속판을 통하여 기판이 대응하는 단자에 접속된다. 이것에 의해, 콘덴서 추가에 의한 인덕턴스(inductance)의 증가를 억제할 수 있다.
집적 콘덴서, 열확산 부재, 금속판, 기판, 반도체 소자

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 전원 안정을 위한 콘덴서 및 열확산 부재를 갖는 반도체 장치에 관한 것이다.
반도체 소자가 기판에 탑재되고, 수지 밀봉되어 이루어지는 반도체 장치는 예를 들어 BGA 또는 PBGA라고 불리고 있다. 또한, 반도체 소자를 덮어 열확산 부재(방열판)가 설치되고, 반도체 소자가 발생시킨 열을 열확산 부재를 통하여 반도체 장치의 외부로 배출시키는 제안이 있다(예를 들어 일본 특허공개2000-77575호 공보, 실용신안등록 제3074779호 공보 참조).
또한, 반도체 장치에는 전원 전위의 안정을 위해 복수의 콘덴서가 설치된다. 종래 복수의 콘덴서는 기판의 표면 또는 이면(裏面)에 각각 별도로 설치되어 있었다. 이 때문에, 반도체 소자와 콘덴서 사이의 거리가 길어져 인덕턴스(inductance)가 커진다는 문제가 있었다. 최근 반도체 장치의 동작이 고속화됨에 따라, 반도체 장치의 전원 라인 및 그라운드 라인에서의 인덕턴스가 문제시되고 있다.
본 발명의 목적은 전원 안정을 위해 콘덴서를 추가하고, 또한 콘덴서 추가에 의한 인덕턴스의 증가를 억제할 수 있게 한 반도체 장치를 제공하는 것이다.
본 발명에 의한 반도체 장치는, 기판과, 상기 기판에 탑재된 반도체 소자와, 상기 반도체 소자를 덮어 상기 기판에 부착된 열확산 부재와, 상기 반도체 소자와 대향하여 상기 열확산 부재에 부착되고, 또한 상기 반도체 소자와 전기적으로 접속된 집적 콘덴서와, 상기 반도체 소자를 덮는 밀봉 수지로 이루어지는 것을 특징으로 하는 것이다.
이 구성에 의하면, 복수의 콘덴서가 집적 콘덴서로서 1개의 기판에 통합되어 설치되어 있고, 집적 콘덴서는 반도체 소자와 대향하여 열확산 부재에 탑재된다. 집적 콘덴서는 반도체 소자와 전기적으로 접속된다. 따라서, 집적 콘덴서와 반도체 소자는 최단 거리에서 전기적으로 접속되며, 또한 집적 콘덴서는 열확산 부재를 도통로(導通路)로서 실장 기판에 전기적으로 접속되기 때문에, 집적 콘덴서를 부착시킨 것에 의한 인덕턴스의 영향을 저하시킬 수 있다. 또한, 복수의 콘덴서가 집적 콘덴서로서 구성되어 있기 때문에, 전원 안정의 효과도 크다. 또한, 제조에 있어서도 1개의 집적 콘덴서를 열확산 부재에 부착시키기만 하면 되기 때문에, 비용 저감도 도모할 수 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 장치를 나타내는 단면도.
도 2는 도 1의 집적 콘덴서를 나타내는 평면도.
도 3은 도 1의 열확산 부재의 제 1 도체층을 형성하는 제 1 금속판을 나타내는 평면도.
도 4는 도 3의 선 IV-IV를 따른 제 1 금속판을 나타내는 단면도.
도 5는 도 1의 열확산 부재의 제 2 도체층을 형성하는 제 2 금속판을 나타내는 평면도.
도 6은 도 5의 선 VI-VI를 따른 제 2 금속판을 나타내는 단면도.
도 7은 절연 테이프를 접착시킨 도 3의 제 1 도체층을 형성하는 금속판을 나타내는 저면도.
도 8은 도 7의 선 VIII-VIII를 따른 제 1 금속판을 나타내는 단면도.
도 9는 절연성 접착 테이프에 의해 접합된 제 1 및 제 2 금속판을 나타내는 저면도.
도 10은 도 9의 선 X-X를 따른 제 1 및 제 2 금속판을 나타내는 단면도.
도 11은 집적 콘덴서가 탑재된 제 1 및 제 2 금속판을 나타내는 저면도.
도 12는 도 11의 선 XII-XII를 따른 제 1 및 제 2 금속판을 나타내는 단면도.
도 13은 도 11의 선 XIII -XIII를 따른 제 1 및 제 2 금속판을 나타내는 단면도.
도 14는 도 1의 반도체 장치의 제조 과정에서 반도체 소자가 탑재된 기판을 나타내는 단면도.
도 15는 도 1의 반도체 장치의 제조 과정에서 집적 콘덴서가 탑재된 열확산 부재를 나타내는 단면도.
도 16은 본 발명의 다른 실시예에 의한 반도체 장치를 나타내는 단면도.
이하 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명에 의한 반도체 장치를 나타내는 단면도이다. 반도체 장치(10)는 기판(12)과, 기판(12)에 탑재된 반도체 소자(반도체 칩)(14)와, 반도체 소자(14)를 덮어 기판에 부착된 열확산 부재(16)와, 반도체 소자(14)와 대향하여 열확산 부재(16)에 부착되고, 또한 반도체 소자(14)와 전기적으로 접속된 집적 콘덴서(18)와, 반도체 소자(14)를 덮는 밀봉 수지(20)로 이루어진다. 밀봉 수지(20)는 열확산 부재(16)를 부분적으로 덮고 있다. 반도체 소자(14)의 상방에 위치하는 열확산 부재(16)의 중앙 부분은 밀봉 수지(20)로부터 외부에 노출되어 있고, 열확산 부재(16)의 주변 부분은 밀봉 수지(20)의 내부에 있다.
기판(12)은 다층 회로 기판으로 이루어지고, 도체(導體)(도시 생략)에 의해 형성된 회로 패턴을 갖는다. 기판(12)은 그 표면측에 신호 단자(22)와, 그라운드 단자(24)와, 소정의 전위 레벨(전원 전위)에 있는 전위 단자(26)를 갖고, 그 이면측에 땜납 볼 등의 외부 단자(28)를 갖는다.
반도체 소자(14)는 다이본드재(材)(30)에 의해 기판(12)에 고정된다. 반도체 소자(14)는 반도체 소자(14)의 주변부에 설치된 복수의 신호 단자(32)와, 반도체 소자(14)의 중앙부에 설치된 한 그룹의 그라운드 단자(34) 및 전위 단자(36)를 갖는다. 반도체 소자(14)의 신호 단자(32)는 와이어(본딩 와이어)(38)에 의해 기판(12)의 신호 단자(22)에 접속된다. 반도체 소자(14)는 반도체 소자(14)의 주변부에도 신호 단자(32)와 함께 그라운드 단자 및 전위 단자를 가질 수 있고, 그러한 반도체 소자(14)의 그라운드 단자 및 전위 단자는 와이어에 의해 기판(12)의 도시하지 않은 그라운드 단자 및 전위 단자에 접속된다.
도 2는 도 1의 집적 콘덴서(18)를 나타내는 평면도이다. 집적 콘덴서(18) 및 관련된 와이어 등에 대해서는, 도 1은 도 2의 선 I-I를 따른 단면도이다(도 13의 단면도에도 상당함). 집적 콘덴서(18)는 복수의 콘덴서를 실리콘 기판에 집적하여 설치되어 이루어지는 것이다. 콘덴서는 예를 들어 바이패스 콘덴서로서 작용한다. 집적 콘덴서(18)의 표면에는 복수의 콘덴서에 각각 접속된 복수의 그라운드 단자 및 복수의 전위 단자가 설치되어 있다. 도 2에 흑색으로 나타내고 있는 단자가 그라운드 단자이며, 백색으로 나타내고 있는 단자가 전위 단자이다.
집적 콘덴서(18)의 중앙부에는 복수의 제 1 그라운드 단자(40) 및 복수의 제 1 전위 단자(42)가 있고, 집적 콘덴서(18)의 주변부에는 복수의 제 2 그라운드 단자(44) 및 복수의 제 2 전위 단자(46)가 있다. 집적 콘덴서(18)는 예를 들어 10개∼20개의 콘덴서를 포함한다. 도시한 예에서는, 집적 콘덴서(18)는 8개의 콘덴서를 포함한다. 각 콘덴서는 2개의 전극을 갖고, 각 콘덴서의 1개의 전극은 1개의 제 1 그라운드 단자(40) 및 1개의 제 2 그라운드 단자(44)에 접속되며, 각 콘덴서의 또 1개의 전극은 제 1 전위 단자(42) 및 제 2 전위 단자(46)에 접속된다.
제 1 그라운드 단자(40) 및 제 1 전위 단자(42)는 도전성(導電性) 접합 부재(48, 50)에 의해 반도체 소자(14)의 그라운드 단자(34) 및 전위 단자(36)에 접속된다. 도전성 접합 부재(48, 50)는 예를 들어 스터드 범프(stud bump), 와이어 및 도전성 페이스트 등의 1개 또는 그 조합으로 할 수 있다. 제 2 그라운드 단자(44) 및 제 2 전위 단자(46)는 열확산 부재(16)를 통하여 기판(12)의 그라운드 단자(24) 및 전위 단자(26)에 접속된다.
열확산 부재(16)는 제 1 도체층을 형성하는 구리 등의 제 1 금속판(52)과, 제 2 도체층을 형성하는 제 2 금속판(54)으로 이루어진다. 제 1 및 제 2 금속판(52, 54)은 폴리이미드나 에폭시 수지 등의 절연성 접착 테이프(양면 테이프)(56)에 의해 서로 접합되고, 또한 전기적으로 분리되어 있다. 제 1 및 제 2 금속판(52, 54)은 모두 집적 콘덴서(18)를 덮는 형상으로 형성되어 있다. 제 1 금속판(52)은 제 2 금속판(54)보다 반도체 소자(14)로부터 먼 쪽(외측)에 있다.
도 3 내지 도 13은 열확산 부재(16)의 제 1 금속판(52) 및 제 2 금속판(54)을 나타내고 있다. 도 3 및 도 4는 열확산 부재(16)의 제 1 금속판(52)을 나타내고 있다. 제 1 금속판(52)은 거의 평탄한 중앙 부분(52A)과, 중앙 부분(52A)의 외측에 단부(段部)(52B)를 통하여 접속된 거의 평탄한 고리 형상 부분(52C)과, 고리 형상 부분(52C)의 각 변에 단부(52D)를 통하여 접속된 돌출 부분(52E)을 갖는다. 제 1 금속판(52)은 단부(52B)의 4개 코너부에 슬롯(slot)(58)을 갖는다.
도 5 및 도 6은 열확산 부재(16)의 제 2 금속판(54)을 나타내고 있다. 제 2 금속판(54)은 거의 평탄한 중앙 부분(54A)과, 중앙 부분(54A)의 외측에 단부(54B)를 통하여 접속된 거의 평탄한 고리 형상 부분(54C)을 갖는다. 제 2 금속판(54)은 단부(52B)의 4개 코너부에 슬롯(60)을 갖는다. 또한, 제 2 금속판(54)은 중앙 부분(54A)에 직사각형 형상의 개구부(62)를 갖는다.
도 7 및 도 8은 절연성 접착 테이프(56)를 접착시킨 제 1 금속판(52)을 나타 내고 있다. 도 7은 제 1 금속판(52)의 내면측을 나타내고 있고, 1개의 직사각형 고리 형상의 절연성 접착 테이프(56)가 제 1 금속판(52)의 고리 형상 부분(52C)에 접착되고, 한 쌍의 띠 형상의 절연성 접착 테이프(56)가 제 1 금속판(52)의 중앙 부분(52A)에 접착되어 있다.
도 9 및 도 10은 절연성 접착 테이프(56)에 의해 접합된 제 1 및 제 2 금속판(52, 54)을 나타낸다. 도 7 및 도 8에 나타낸 제 1 금속판(52) 위에 제 2 금속판(54)을 배치하고, 압력을 가하면 제 1 및 제 2 금속판(52, 54)이 절연성 접착 테이프(56)에 의해 서로 접합된다. 도 9는 접합된 제 1 및 제 2 금속판(52, 54)을 제 2 금속판(54)의 내면측에서 본 도면이다. 도 7에 나타낸 한 쌍의 띠 형상의 절연성 접착 테이프(56)는 제 1 및 제 2 금속판(52, 54)이 서로 접합되었을 때에, 제 2 금속판(54)의 개구부(62) 양측에 오도록 되어 있다.
제 1 금속판(52)의 슬롯(58)과 제 2 금속판(54)의 슬롯(60)은 서로 연통(連通)되도록 배치되어 있고, 수지 밀봉을 행하여 도 1의 밀봉 수지(20)를 형성할 시에, 용융(溶融) 수지가 열확산 부재(16)의 외부로부터 열확산 부재(16)의 내부로 잘 흘러들어가, 수지 충전성을 높이도록 되어 있다.
도 11 내지 도 13은 집적 콘덴서(18)가 탑재된 제 1 및 제 2 금속판(52, 54)을 나타낸다. 도 11은 접합된 제 1 및 제 2 금속판(52, 54)을 제 2 금속판(54)의 내면측에서 본 도면이다. 도 1도 동시에 참조하면, 집적 콘덴서(18)는 제 2 금속판(54)의 개구부(62)를 통과하고, 도전성 페이스트 등의 도전성 접합 부재에 의해 제 1 금속판(52)의 중앙 부분(52A)에 고정된다.
집적 콘덴서(18)는, 도 2에 나타낸 바와 같이, 중앙부에 위치하는 복수의 제 1 그라운드 단자(40) 및 복수의 제 1 전위 단자(42), 및 주변부에 위치하는 복수의 제 2 그라운드 단자(44) 및 복수의 제 2 전위 단자(46)를 갖는다. 도 11 내지 도 13에서는, 중앙부에 위치하는 그라운드 단자 및 전위 단자는 도시가 생략되어 있다. 주변부에 위치하는 복수의 제 2 그라운드 단자(44) 및 복수의 제 2 전위 단자(46)는 도 2와 동일하게 배치되어 있다.
도 11 및 도 12에 나타낸 바와 같이, 집적 콘덴서(18)의 제 2 그라운드 단자(44)는 와이어(본딩 와이어)(64)에 의해 열확산 부재(16)의 제 1 금속판(52)에 접속된다. 도 11 및 도 13에 나타낸 바와 같이, 집적 콘덴서(18)의 제 2 전위 단자(46)는 와이어(본딩 와이어)(66)에 의해 열확산 부재(16)의 제 2 금속판(54)에 접속된다. 도 1에는 전위 단자(46)와 제 2 금속판(54)을 접속시키는 와이어(66)만이 나타나 있다.
도 1에서, 열확산 부재(16)의 제 1 금속판(52)은 도전성 접합 부재(68)에 의해 기판(12)의 그라운드 단자(24)에 접속되고, 열확산 부재(16)의 제 2 금속판(54)은 도전성 접합 부재(70)에 의해 기판(12)의 전위 단자(26)에 접속된다. 따라서, 집적 콘덴서(18)의 제 2 그라운드 단자(44) 및 제 2 전위 단자(46)는 와이어(64, 66) 및 제 1 및 제 2 금속판(52, 54)을 통하여 기판(12)의 그라운드 단자(24) 및 전위 단자(26)에 접속된다. 와이어(64, 66)는 비교적 짧기 때문에 인덕턴스는 작고, 제 1 및 제 2 금속판(52, 54)은 큰 면적을 가지며, 제 1 및 제 2 금속판(52, 54)에서의 전압 강하는 작다.
이상의 구성에 의하면, 복수의 콘덴서가 집적 콘덴서(18)로서 1개의 실리콘 기판에 통합되어 설치되어 있고, 집적 콘덴서(18)는 반도체 소자(14)와 대향하여 열확산 부재(16)에 탑재된다. 집적 콘덴서(18)와 반도체 소자(14)는 최단 거리에서 전기적으로 접속되고, 각 콘덴서에 대해서 인덕턴스를 저하시킬 수 있다. 또한, 복수의 콘덴서가 집적 콘덴서(18)로서 집적되어 구성되어 있기 때문에, 1개의 집적 콘덴서(18)를 열확산 부재(16)에 부착시키기만 하면 되어, 제조의 비용 저감에 기여할 수 있다.
도 14는 도 1의 반도체 장치(10)의 제조 과정에서 반도체 소자(14)가 탑재된 기판(12)을 나타내는 단면도이다. 도 15는 도 1의 반도체 장치(10)의 제조 과정에서 집적 콘덴서(18)가 탑재된 열확산 부재(16)를 나타내는 단면도이다. 도 1에 나타낸 반도체 장치(10)는 예를 들어 도 14 및 도 15에 나타낸 제조 방법에 의해 제조된다.
도 14에서, 반도체 소자(14)가 탑재된 기판(12)을 준비한다. 기판(12)에는 신호 단자(22)와, 그라운드 단자(24)와, 전위 단자(26)와, 외부 단자(28)가 형성된다. 반도체 소자(14)는 다이본드재(30)에 의해 기판(12)에 고정된다. 반도체 소자(14)에는 신호 단자(32)와, 그라운드 단자(34)와, 전위 단자(36)가 형성되어 있다. 반도체 소자(14)의 신호 단자(32)는 와이어(38)에 의해 기판(12)의 신호 단자(22)에 접속된다. 그라운드 단자(24) 및 전위 단자(26)에는 도전성 페이스트 등의 도전성 접합 부재(68, 70)가 도포 또는 형성되어 있다.
도 15에서, 집적 콘덴서(18)가 탑재된 열확산 부재(16)를 준비한다. 열확산 부재(16)는 절연층인 절연성 접착 테이프(56)에 의해 분리된 제 1 도체층인 제 1 금속판(52) 및 제 2 도체층인 제 2 금속판(54)으로 이루어진다. 집적 콘덴서(18)가 탑재된 열확산 부재(16)는 예를 들어 도 3 내지 도 13을 참조하여 설명한 바와 같이 제조된다. 제 2 금속판(54)은 중앙부에 개구부(62)를 갖고, 집적 콘덴서(18)는 상기 개구부(62)를 통과하여 도전성 페이스트 등의 도전성 접합 부재에 의해 제 1 금속판(52)에 고정된다.
집적 콘덴서(18)의 제 2 그라운드 단자(44)는 와이어(64)에 의해 열확산 부재(16)의 제 1 금속판(52)에 접속되고, 제 2 전위 단자(46)는 와이어(66)에 의해 열확산 부재(16)의 제 2 금속판(54)에 접속된다. 제 1 그라운드 단자(40) 및 제 1 전위 단자(42)에는 도전성 접합 부재(48, 50)가 도포되거나 또는 형성되어 있다.
그래서, 도 15에 나타낸 열확산 부재(16)를 반대로 한 상태에서, 열확산 부재(16)를 도 14의 기판(12)을 향하여 가압한다. 집적 콘덴서(18)의 제 1 그라운드 단자(40) 및 제 1 전위 단자(42)는 반도체 소자(14)의 그라운드 단자(34) 및 전위 단자(36)에 대하여 가압되고, 도전성 접합 부재(48, 50)에 의해 고정된다. 제 1 및 제 2 금속판(52, 54)은 기판(12)의 그라운드 단자(24) 및 전위 단자(26)에 대하여 가압되며, 도전성 접합 부재(68, 70)에 의해 고정된다. 그 후, 밀봉 수지(20)로 수지 몰딩을 행하면, 도 1에 나타낸 반도체 장치(10)를 얻을 수 있다. 또한, 외부 단자(28)는 수지 몰딩 후에 기판(12)에 설치할 수도 있다.
또한, 실시예에서는, 도전성 접합 부재(48, 50)는 집적 콘덴서(18)에 설치되어 있지만, 도전성 접합 부재(48, 50)를 반도체 소자(14)에 설치하여 둘 수도 있 다. 마찬가지로, 도전성 접합 부재(68, 70)는 기판(12)에 설치되어 있지만, 도전성 접합 부재(68, 70)를 열확산 부재(16)의 제 1 및 제 2 금속판(52, 54)에 설치하여 둘 수도 있다. 또한, 도전성 접합 부재(48, 50, 68, 70)는 도전성 페이스트로 할 수 있지만, 도전성 페이스트 대신에, 예를 들어 금선(金線) 등의 볼 본딩 와이어에 의한 스터드 범프로 할 수 있다. 또는, 이들 도전성 접합 부재는 도전성 페이스트 등의 접합재와 스터드 범프의 조합으로 할 수 있다.
도 16은 본 발명의 다른 실시예에 의한 반도체 장치를 나타내는 단면도이다. 도 1의 실시예와 마찬가지로, 반도체 장치(10)는 기판(12)과, 기판(12)에 탑재된 반도체 소자(반도체 칩)(14)와, 반도체 소자(14)를 덮어 기판에 부착된 열확산 부재(16)와, 열확산 부재(16)에 반도체 소자(14)와 대향하여 부착되고, 또한 반도체 소자(14)와 전기적으로 접속된 집적 콘덴서(18)와, 반도체 소자(14)를 덮는 밀봉 수지(20)로 이루어진다. 밀봉 수지(20)는 열확산 부재(16)를 부분적으로 덮고 있다.
기판(12)은 다층 회로 기판으로 이루어지고, 신호 단자(22)와, 그라운드 단자(24)와, 소정의 전위 레벨(전원 전위)에 있는 전위 단자(26)와, 외부 단자(28)를 갖는다. 반도체 소자(14)는 다이본드재(30)에 의해 기판(12)에 고정된다. 반도체 소자(14)는 반도체 소자(14)의 주변부에 설치된 신호 단자(32)와, 반도체 소자(14)의 중앙부에 설치된 한 그룹의 그라운드 단자(34) 및 전위 단자(36)를 갖는다. 반도체 소자(14)의 신호 단자(32)는 와이어(38)에 의해 기판(12)의 신호 단자(22)에 접속된다. 집적 콘덴서(18)는, 도 2에 나타낸 바와 같이, 복수의 제 1 그라운드 단자(40) 및 복수의 제 1 전위 단자(42), 및 복수의 제 2 그라운드 단자(44) 및 복수의 제 2 전위 단자(46)를 갖는다.
이 실시예에서는, 반도체 소자(14)의 그라운드 단자(34) 및 전위 단자(36)와, 집적 콘덴서(18)의 제 1 그라운드 단자(40) 및 제 1 전위 단자(42)를 접속시키는 도전성 접합 부재는 반도체 소자(14)에 설치한 땜납 범프(72)와, 집적 콘덴서(18)에 설치한 루프 형상 와이어(74)에 의해 구성된다.
도 16의 그 이외의 구성은 도 1에 나타낸 구성과 동일하다. 즉, 제 2 그라운드 단자(44) 및 제 2 전위 단자(46)는 열확산 부재(16)를 통하여 기판(12)의 그라운드 단자(24) 및 전위 단자(26)에 접속된다. 열확산 부재(16)는 절연성 접착 테이프(양면 테이프)(56)에 의해 서로 접합되고, 또한 전기적으로 분리된 제 1 금속판(52)과 제 2 금속판(54)으로 이루어진다. 집적 콘덴서(18)를 탑재한 열확산 부재(16)는 도 3 내지 도 13에 나타낸 것과 동일하다. 제 1 금속판(52)은 슬롯(58)을 갖고, 제 2 금속판(54)은 슬롯(60) 및 개구부(62)를 갖는다. 집적 콘덴서(18)는 제 2 금속판(54)의 개구부(62)를 통과하여 도전성 페이스트 등의 도전성 접합 부재에 의해 제 1 금속판(52)에 고정된다. 제 1 및 제 2 금속판(52, 54)의 슬롯(58, 60)은 밀봉 수지(20)를 형성할 시에, 용융 수지가 열확산 부재(16)의 내부로 잘 흘러들어가, 수지 충전성을 높이기 위해 설치되어 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 전원 전위 안정을 위한 콘덴서 추가에 의한 인덕턴스의 영향이 낮은 반도체 장치를 제공할 수 있다. 또한, 복수 의 콘덴서가 집적 콘덴서로서 구성되고, 열확산 부재를 도통로로서 실장 기판에 전기적으로 접속되어 있기 때문에, 전원 전위 안정의 효과가 크다. 또한, 제조에 있어서도 1개의 집적 콘덴서를 열확산 부재에 부착시키기만 하면 되기 때문에, 비용 저감에 기여할 수 있다.

Claims (10)

  1. 기판과, 상기 기판에 탑재된 반도체 소자와, 상기 반도체 소자를 덮어 상기 기판에 부착된 열확산 부재와, 상기 반도체 소자와 대향하여 상기 열확산 부재에 부착되고, 또한 상기 반도체 소자와 전기적으로 접속된 집적 콘덴서와, 상기 반도체 소자를 덮는 밀봉 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 집적 콘덴서는 복수의 제 1 그라운드 단자 및 복수의 제 1 전위 단자를 갖고, 상기 집적 콘덴서의 제 1 그라운드 단자는 상기 반도체 소자의 그라운드 단자에 접속되며, 상기 집적 콘덴서의 제 1 전위 단자는 상기 반도체 소자의 전위 단자에 접속되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 집적 콘덴서는 복수의 제 2 그라운드 단자 및 복수의 제 2 전위 단자를 더 갖고, 상기 집적 콘덴서의 제 2 그라운드 단자 및 제 2 전위 단자는 상기 열확산 부재를 통하여 상기 기판의 그라운드 단자 및 전위 단자에 접속되는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 열확산 부재는 절연층에 의해 분리된 제 1 도체층 및 제 2 도체층을 갖 고, 상기 집적 콘덴서의 제 2 그라운드 단자는 상기 열확산 부재의 제 1 도체층을 통하여 상기 기판의 그라운드 단자에 접속되며, 상기 집적 콘덴서의 제 2 전위 단자는 상기 열확산 부재의 제 2 도체층을 통하여 상기 기판의 전위 단자에 접속되는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 집적 콘덴서는 도전성(導電性) 접합 부재에 의해 상기 열확산 부재의 제 1 도체층에 부착되는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 집적 콘덴서의 제 2 그라운드 단자는 제 1 와이어에 의해 상기 열확산 부재의 제 1 도체층에 접속되고, 상기 집적 콘덴서의 제 2 전위 단자는 제 2 와이어에 의해 상기 열확산 부재의 제 2 도체층에 접속되는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 반도체 소자의 전위 단자를 상기 집적 콘덴서의 제 1 전위 단자에 접속하는 도전성 접합 부재 및 상기 반도체 소자의 그라운드 단자를 상기 집적 콘덴서의 제 1 그라운드 단자에 접속하는 도전성 접합 부재는 집적 콘덴서의 단자에 설치된 와이어와, 반도체 소자의 단자에 설치된 범프로 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 제 4 항에 있어서,
    상기 열확산 부재의 제 1 및 제 2 도체층은 각각 금속판으로 이루어지고, 상기 절연층은 2매의 금속판을 접합시키는 절연성 접착 테이프로 이루어지는 것을 특징으로 하는 반도체 장치.
  9. 제 4 항에 있어서,
    상기 열확산 부재의 제 1 및 제 2 도체층 및 상기 절연층은 수지 밀봉 시의 수지 충전을 위한 슬롯(slot)을 갖는 것을 특징으로 하는 반도체 장치.
  10. 제 4 항에 있어서,
    상기 열확산 부재의 제 1 도체층은 상기 제 2 도체층보다도 상기 반도체 소자로부터 먼 쪽에 있고, 상기 제 2 도체층은 상기 집적 콘덴서를 위치시키는 개구부를 가지며, 상기 집적 콘덴서는 제 2 도체층의 개구부를 통과하여 제 1 도체층에 고정되는 것을 특징으로 하는 반도체 장치.
KR1020077010047A 2007-05-02 2004-11-17 반도체 장치 KR20070068441A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077010047A KR20070068441A (ko) 2007-05-02 2004-11-17 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077010047A KR20070068441A (ko) 2007-05-02 2004-11-17 반도체 장치

Publications (1)

Publication Number Publication Date
KR20070068441A true KR20070068441A (ko) 2007-06-29

Family

ID=38366768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010047A KR20070068441A (ko) 2007-05-02 2004-11-17 반도체 장치

Country Status (1)

Country Link
KR (1) KR20070068441A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412729B2 (en) 2013-08-12 2016-08-09 Amkor Technology, Inc. Semiconductor package and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412729B2 (en) 2013-08-12 2016-08-09 Amkor Technology, Inc. Semiconductor package and fabricating method thereof

Similar Documents

Publication Publication Date Title
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
US6861750B2 (en) Ball grid array package with multiple interposers
US6002165A (en) Multilayered lead frame for semiconductor packages
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US7298045B2 (en) Stacked semiconductor device
US20060091523A1 (en) Semiconductor device and a method for manufacturing of the same
JP2546195B2 (ja) 樹脂封止型半導体装置
JP2002110898A (ja) 半導体装置
JP2001015679A (ja) 半導体装置及びその製造方法
US10943856B2 (en) System in package device including inductor
US8084868B1 (en) Semiconductor package with fast power-up cycle and method of making same
US20070221978A1 (en) Semiconductor device
JP2001156251A (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
KR20070068441A (ko) 반도체 장치
JP7022541B2 (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JPWO2006001087A1 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JPH11135669A (ja) Ｃｓｐ型半導体装置
JP2000269376A (ja) 半導体装置
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH11176975A (ja) 半導体装置
KR20050011462A (ko) 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application