KR20070067876A - Process of fabricating thin film pattern - Google Patents
Process of fabricating thin film pattern Download PDFInfo
- Publication number
- KR20070067876A KR20070067876A KR1020050129320A KR20050129320A KR20070067876A KR 20070067876 A KR20070067876 A KR 20070067876A KR 1020050129320 A KR1020050129320 A KR 1020050129320A KR 20050129320 A KR20050129320 A KR 20050129320A KR 20070067876 A KR20070067876 A KR 20070067876A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- pattern
- etching
- chemical
- Prior art date
Links
Images
Abstract
Description
본 발명의 상세한 설명에서 사용되는 도면의 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to provide a more sufficient understanding of the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1a 내지 도 1c 는 본 발명의 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.1A through 1C are cross-sectional views illustrating a method of manufacturing a thin film pattern according to an exemplary embodiment of the present invention.
도 2a 내지 도 2e 는 본 발명의 다른 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a thin film pattern according to another exemplary embodiment of the present disclosure.
≪도면의 주요부분에 대한 부호의 설명》 ` ` Explanation of symbols for main parts of the drawings ''
10 : 기판 12 : 제1 박막10
12A : 제1 박막 패턴 14 : 제2 박막12A: first thin film pattern 14: second thin film
14A : 제2 박막 패턴 16 : 마스크 막14A: second thin film pattern 16: mask film
20 : 화학제 막 22 : 반응 잉크 막20: chemical film 22: reaction ink film
25 : 화학 반응 막 패턴25: chemical reaction membrane pattern
본 발명은 회로를 실장하는 회로 기판에 관한 것으로, 특히 기판 또는 미리 형성된 박막 상에 회로 구현을 위한 박막 패턴을 제조하는 방법에 관한 것이다.The present invention relates to a circuit board for mounting a circuit, and more particularly to a method for manufacturing a thin film pattern for circuit implementation on a substrate or a pre-formed thin film.
메모리 및 중앙 처리 유니트(Central Process Unit) 등과 같은 통상의 집접회로 칩은 반도체 기판상에 전기적인 회로를 구성하게 형성된 트랜지스터, 캐패시터, 인덕터, 저항 및 배선 등을 포함한다. 이와 비슷하게, 유기 EL 패널 및 액정 패널 등의 평판 패널들은 유리 기판상에 전기적인 회로를 구성하게 형성된 트랜지스터, 캐패시터 및 배선 등을 포함한다. 이렇게 반도체 기판 및 유리 기판상에 형성되는 회로 소자들 및 배선 등은 적어도 1 이상의 박막 패턴에 의하여 구현된다. Conventional integrated circuit chips, such as memory and central processing units, include transistors, capacitors, inductors, resistors and wiring, etc., which are configured to form electrical circuits on semiconductor substrates. Similarly, flat panel panels such as organic EL panels and liquid crystal panels include transistors, capacitors, wirings, and the like formed to constitute an electrical circuit on a glass substrate. As such, circuit elements and wirings formed on the semiconductor substrate and the glass substrate are implemented by at least one thin film pattern.
통상의 박막 패턴은 사진석판기법에 의해 반도체 기판, 유리 기판 또는 다른 박막 상에 형성된다. 사진석판기법은 마스크 및 노광 장비를 요구함은 물론 박막 패턴이 형성될 때까지의 공정이 복잡해지게 한다. 이로 인하여, 사진석판기법에 의한 박막 패턴 제조 방법은 많은 비용, 시간 및 노력이 소모되게 한다.Conventional thin film patterns are formed on semiconductor substrates, glass substrates or other thin films by a photolithographic technique. Photolithography not only requires mask and exposure equipment but also complicates the process until the thin film pattern is formed. For this reason, the thin film pattern manufacturing method by the photolithography method consumes a lot of cost, time and effort.
사진석판기법을 의한 박막 패턴 제조 방법의 단점을 해소하기 위한 방안으로, 소프트 리소그래픽 기법을 이용하는 박막 패턴 제조 방법이 제안되고 있다. 이 소프트 리소그래픽 기법의 박막 패턴 제조 방법에 따르면, 반도체 기판, 유리 기판 또는 기 형성된 박막 상에 하이드로포빅(Hydrophobic) 패턴을 인쇄된다. 하이드로포빅 패턴에 의하여 노출된 기판 또는 박막 상에 나노 물질 수용액(또는 반죽(Paste))이 증착(Evaporation, 또는 코팅(Coating))된다. 증착된 나노 물질 수용 액이 건조되어 나노 물질의 박막 패턴이 형성된다. 이러한 나노 물질 용액(또는 반죽)에 의한 박막 패턴 제조 방법은 마스크 및 노광장비가 제거되게 함과 아울러 물론 공정, 시간 및 노력이 현격하게 줄어들게 한다.In order to solve the shortcomings of the thin film pattern manufacturing method using the photolithography method, a thin film pattern manufacturing method using a soft lithographic technique has been proposed. According to the method for manufacturing a thin film pattern of the soft lithographic technique, a hydrodropic pattern is printed on a semiconductor substrate, a glass substrate, or a preformed thin film. An aqueous nanomaterial solution (or paste) is evaporated or coated on the substrate or thin film exposed by the hydrophobic pattern. The deposited nanomaterial aqueous solution is dried to form a thin film pattern of the nanomaterial. The method of manufacturing a thin film pattern by the nanomaterial solution (or dough) allows the mask and exposure equipment to be removed, and of course, the process, time and effort are greatly reduced.
이러한 소프트 리소그래픽 기법의 박막 패턴 제조 방법에서도 베리어로서 사용되는 마스크 막을 이용하여 박막을 패터닝하게 된다. 박막의 패터닝 시에, 마스크 막 사이로 노출된 부분의 박막만을 식각 용액에 식각되어야 하나, 마스크 막으로 덮여진 영역의 박막이 부분적으로 식각되게 된다. 이는 식각 용액이 마스크 막을 통과하여 노출되지 않은 박막에 도달하는 것에 기인한다. 이로 인하여, 소프트 리소그래픽 기법의 박막 패턴 제조 방법에 의하여 형성된 박막 패턴에는 핀홀들(Pinholes)이 발생되게 된다.In the method of manufacturing a thin film pattern using the soft lithographic technique, the thin film is patterned by using a mask film used as a barrier. In patterning the thin film, only the thin film of the portion exposed between the mask films should be etched in the etching solution, but the thin film in the region covered with the mask film is partially etched. This is due to the etching solution passing through the mask film to reach the unexposed thin film. As a result, pinholes are generated in the thin film pattern formed by the thin film pattern manufacturing method of the soft lithographic technique.
따라서, 본 발명의 목적은 핀홀의 발생을 방지하기에 적합한 박막 패턴 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a thin film pattern suitable for preventing the generation of pinholes.
상술한 목적들을 달성하기 위한 본 발명의 일면의 실시 예에 따른 박막 패턴 제조 방법은, 패턴화의 대상이 되는 제1 박막이 표면에 형성된 기판을 마련하는 단계; 제1 박막과는 식각 선택비가 다른 물질의 제2 박막을 제1 박막상에 형성하는 단계; 제2 박막 상에 패턴의 형태를 결정하는 마스크 막을 인쇄하는 단계; 마스크 막 사이로 노출된 제2 박막을 제1 식각용액을 이용하여 제거하는 단계; 및 마스크 막 및 제2 박막에 의하여 노출된 제1 박막을 제1 식각 용액과 식각 선택비가 다른 제2 식각 용액을 이용하여 제거하는 단계를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a thin film pattern includes: preparing a substrate on which a first thin film to be patterned is formed; Forming a second thin film of a material having a different etching selectivity from the first thin film on the first thin film; Printing a mask film on the second thin film to determine the shape of the pattern; Removing the second thin film exposed between the mask layers by using the first etching solution; And removing the first thin film exposed by the mask film and the second thin film using a second etching solution having a different etching selectivity from the first etching solution.
상기의 제1 박막은 도전 물질로 형성될 수 있다. 바람직하게는, 상기의 제1 박막은 구리로 그리고 상기의 제2 박막은 구리와 식각 선택비가 다른 티타늄으로 형성되는 것이 좋다.The first thin film may be formed of a conductive material. Preferably, the first thin film may be formed of copper, and the second thin film may be formed of titanium having a different etching selectivity from copper.
상기의 제1 박막은 절연물질로 형성될 수도 있다. 이 경우, 제1 박막은 소자들을 분리하기 위한 소자 분리막을 형성하게 된다.The first thin film may be formed of an insulating material. In this case, the first thin film forms a device isolation film for separating the devices.
본 발명의 다른 일면의 실시 예에 따른 박막 패턴 제조 방법은, 패턴화의 대상이 되는 제1 박막이 표면에 형성된 기판을 마련하는 단계; 제1 박막과는 식각 선택비가 다른 물질의 제2 박막을 제1 박막 상에 형성하는 단계; 제2 박막 상에 화학제 막을 형성하는 단계; 화학제 막을 부분적으로 반응시켜 패턴의 형태를 결정하는 화학 반응 막 패턴으로 변형되게 하는 단계; 화학제 막의 잔유물 및 이 잔유물의 하부에 위치한 제2 박막을 제1 식각 용액을 이용하여 제거하는 단계; 및 화학 반응 막 패턴 및 제2 박막에 의하여 노출된 제1 박막을 제1 식각 용액과 식각 선택비가 다른 제2 식각 용액을 이용하여 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film pattern, the method comprising: providing a substrate having a first thin film formed on a surface thereof as a patterning target; Forming a second thin film of a material having a different etching selectivity from the first thin film on the first thin film; Forming a chemical film on the second thin film; Partially reacting the chemical film to transform it into a chemically reactive film pattern that determines the shape of the pattern; Removing the residue of the chemical film and the second thin film located under the residue using the first etching solution; And removing the first thin film exposed by the chemical reaction film pattern and the second thin film using a second etching solution having a different etching selectivity from the first etching solution.
상기의 화학제 막 변형 단계는 화학제 막의 표면에 반응액을 패턴의 형태로 인쇄하는 단계를 포함한다.The chemical film modifying step includes printing the reaction solution in the form of a pattern on the surface of the chemical film.
이상과 같은 구성에 의하여, 본 발명에 따른 박막 패턴 제조 방법에서는 식각 베리어로 사용되는 매개 물질 막에 의하여 마스크 막 하부의 패턴 대상 박막이 식각되지 않게 된다. 이에 따라, 본 발명에 따른 박막 패턴 제조 방법에 의하여 제조된 박막 패턴에는 핀 홀들이 발생되지 않는다.According to the above configuration, in the method for manufacturing a thin film pattern according to the present invention, the pattern target thin film under the mask film is not etched by the intermediate material film used as the etching barrier. Accordingly, pin holes are not generated in the thin film pattern manufactured by the thin film pattern manufacturing method according to the present invention.
상기 목적 외에 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면과 결부되어 상세하게 설명될 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects, other advantages, and other features of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments to be described in detail in conjunction with the accompanying drawings.
이하, 본 발명의 실시 예들이 첨부한 도면과 결부되어 상세하게 설명될 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a thin film pattern according to an exemplary embodiment of the present invention.
도 1a에는, 제1 박막(12), 제2 박막(14) 및 마스크 막(16)이 적층되게 형성된 표면을 가지는 기판(10)이 도시되어 있다. 기판(10)으로는, 집적회로가 형성될 웨이퍼(Wafer) 및 평판 표시 패널의 화소 셀들이 형성될 유리 기판이 사용될 수 있다. 제1 박막(12)은 요구된 형태로 패턴화될 도전막 또는 절연막이 될 수 있다. 도전막으로 이용될 경우에 제1 박막(12)은 양호한 도전율을 가지는 금(Au), 은(Ag) 및 구리(Cu)로 형성될 수 있으나, 바람직하게는 비용의 측면에서도 유리한 구리가 좋다. 이 경우, 제1 박막(12)은 스퍼터링 장비를 이용한 증작공정에 의하여 도전물질이 충분한 두께로 증착되어, 배선 또는 소자의 전극 등으로 사용된다. 이와는 달리, 절연막으로 이용되는 경우, 제1 박막(12)은 스퍼터링 장비를 이용한 증착 공정에 의하여 형성될 수 있으나 스핀 코팅 방법에 의하여 절연물질이 일정한 두께로 도포됨에 의하여도 형성될 수 있다. 이 때, 절연물질로 된 제1 박막(12)는 소자들 을 분리하는 소자 분리막으로 이용된다.FIG. 1A shows a
제2 박막(14)은 패터닝 공정 후 남게 될 제1 박막(12)의 표면을 보호하기 위한 매개 물질 층(즉, 희생막)으로 이용된다. 이를 위하여, 제2 박막(14)은 제1 박막(12)을 식각하는 식각 용액과는 다른 식각 선택비를 가지는 식각 용액에 의하여 식각되는 물질로 형성된다. 예를 들어, 제1 박막(12)이 구리(Cu)로 형성되는 경우에 제2 박막(14)은 구리(Cu)와는 식각 선택비가 다른 티타늄(Ti)으로 형성되는 것이 바람직하다. 이러한 제2 박막(14)도 제1 박막(12)과 마찬가지로 스퍼터링 장비를 이용하는 증착 공정을 통하여 제1 박막(12)에 비하여 현저하게 얇은 두께를 가지게끔 형성된다. 이와는 달리, 제1 박막이 도전막이 아닌 절연막으로 이용되는 경우, 제2 박막(14)은 스퍼터링 장비를 이용하는 증착 공정이 아닌 스핀 코팅 방법에 의하여 절연물질을 얇은 두께로 도포함에 의해서도 형성될 수 있다.The second
마스크 막(16)은 패턴화 될 제1 박막(12)의 평면적 형태로 도안되게끔 형성된다. 이를 위하여, 마스크 막(16)은 마스크 물질이 잉크-젯 방식으로 또는 스탬퍼를 이용한 방법으로 인쇄됨에 의하여 마련되게 된다. 이 마스크 막(16)에 의하여 제거될 영역에 해당하는 제2 박막(14)의 표면이 노출된다.The
마스크 막(14)에 의하여 노출된 부분의 제2 박막(14)이 제거되어, 도 1b에 도시된 바와 같은 제2 박막 패턴(14A)이 형성되게 된다. 노출된 부분의 제2 박막(14)의 제거는 식각용 기체(즉, 플라즈마) 또는 식각 용액을 이용한 식각 공정에 의하여 수행된다. 이렇게 패턴화된 제2 박막 패턴(14A)는 마스크 막(16)과 마찬가지로 제1 박막(12)의 식각 베리어(Barrier)로서 기능을 수행한다.The second
이어서, 마스크 막(16) 및 제1 박막 패턴(14A)에 의하여 노출된 부분의 제1 박막(12)이 도 1c에 도시된 바와 같이 제거되어 제1 박막 패턴(12A)가 생성되게 된다. 제1 박막(12)의 노출 부분의 제거는 식각용 기체(즉, 플라즈마) 또는 식각 용액을 이용한 식각 공정에 의하여 진행된다. 이 제1 박막(12)의 노출 부분은 제2 박막(14)의 부분적인 제거에 사용되었던 식각 기체 또는 식각 용액과는 다른 식각 선택비를 가지는 식각 기체 또는 식각 용액이 사용된다. 이에 따라, 제2 박막 패턴(14a)를 경유하여 제1 박막(12)의 제거에 사용되는 식각 기체 또는 식각 용액은 마스크 막(16)을 통과하더라도 제2 박막 패턴(14A)에 의하여 차단되게 된다. 이 결과, 노출되지 않은 제1 박막(12)의 표면에 핀홀들이 발생되지 않게 된다. Subsequently, the first
도 2a 내지 도 2e는 본 발명의 다른 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다. 도 2a 내지 도 2e에 도시된 박막 패턴 제조 방법은 도 1a 내지 도 1c에서 잉크-젯 또는 스탬퍼에 의해 직접 인쇄되는 마스크 막(16) 대신에 화학제 막 및 반응 잉크에 의해서 형성되는 마스크 막을 이용한다. 따라서, 도 1a 내지 도 1d 에서의 것들과 동일한 구성 및 역할 또는 기능을 가지는 도 2a 내지 도 2e에 있어서, 1a 내지 도 1c에서의 것과 동일한 역할 및 특성의 구성요소들은 동일한 인용번호로 인용될 것이다. 아울러, 도 1a 내지 도 1c에서 것과 동일한 도 2a 내지 도 2e의 구성요소들에 대한 상세한 설명은 도 1a 내지 도 1c에서 이미 설명되었기 때문에 생략될 것이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a thin film pattern according to another exemplary embodiment of the present disclosure. The method of manufacturing the thin film pattern shown in FIGS. 2A to 2E uses a mask film formed by a chemical film and a reactive ink instead of the
도 2a에는, 제1 박막(12), 제2 박막(14) 및 화학제 막(20)이 순차적으로 형성된 표면을 가지는 기판(10)이 도시되어 있다. 화학제 막(20)은 화학제가 제2 박 막(14) 상에 코팅됨에 의하여 형성된다. 이 화학제 막(20)은 용수에 의하여 세정되거나 또는 제2 박막(14)과 동일한 식각 선택비를 가지는 화학제가 사용될 수 있으나, 제2 박막(14)과 동일한 식각 선택비를 가지는 화학제가 바람직하다. 제2 박막(14)과 동일한 식각 선택비를 가지는 화학제 막(20)은 일회의 식각 공정에 의하여 제2 박막(14)과 함께 제거되어 공정의 단순화를 도모할 수 있다. In FIG. 2A, a
도 2b를 참조하면, 화학제 막(20)의 표면이 선택적으로 노출되게 반응 잉크 막(22)이 화학제 막(20) 상에 마련된다. 이 반응 잉크 막(22)은 잉크-젯 방식에 의하여 인쇄될 수도 있으나 형판(즉, 스템퍼)에 의하여 인쇄된다. 이 반응 잉크 막(22)는 패턴화된 제1 박막(12)을 요구된 평면적인 형태로 도안한다.Referring to FIG. 2B, a reaction ink film 22 is provided on the
반응 잉크 막(22)은 자신과 접촉된 화학제 막(20)과 화학적인 반응을 수행하여 도 2c에 도시된 바와 같은 화학 반응 막 패턴(24)이 생성되게 한다. 이에 따라, 제2 박막(14)의 표면에는 요구된 평면적인 패턴을 이루는 화학 반응 막 패턴(24)과 이 화학 반응 막 패턴(24) 사이의 영역에 화학제 막(20)의 잔유물이 남게 된다.The reactive ink film 22 chemically reacts with the
상기의 화학제 막(22)의 잔유물과 그 하부에 위치하는 제2 박막(14)은 도 2d에 도시된 바와 같이 제거된다. 이들 화학제 막(22)의 잔유물 및 그 하부의 제2 박막(14)은 식각 기체(즉, 플라즈마) 또는 식각 용액을 이용한 식각 공정을 통하여 제거된다. 이러한 식각 공정에 의하여 제2 박막(14)이 선택적으로 제거되어 화학 반응 막 패턴(24)과 동일한 평면적인 형태를 가지는 제2 박막 패턴(14A)가 생성되게 된다. 이 제2 박막 패턴(14A)은 처리 대상 막인 제1 박막(12)의 표면이 선택적 으로 노출되게 한다.The residue of the chemical film 22 and the second
제2 박막 패턴(14A)에 의하여 노출되는 제1 박막(12)의 노출 부분은 식각 기체 또는 식각 용액을 이용하는 제2의 식각 공정에 의하여 제거되어 도 2e에 도시된 바와 같은 제1 박막 패턴(12A)이 생성되게 한다. 제2 식각 공정은 제2 박막(14)의 식각 공정에 사용된 식각 기체 또는 식각 용액과는 식각 선택비가 다른 식각 기체 또는 식각 용액을 사용한다. 제2 식각 공정에 사용된 식각 기체 또는 식각 용액은 화학 반응 막 패턴(24)을 침투하더라도 제2 박막 패턴(14A)에 의하여 차단되어 요구된 패턴 영역 상의 제1 박막(12)의 표면에까지는 도달되지 않게 된다. 이에 따라, 핀홀들이 없는 표면을 가지는 제1 박막 패턴(12A)이 마련될 수 있게 된다.The exposed portion of the first
상술한 바와 같이, 본 발명에 따른 박막 패턴 제조 방법은 패턴화의 대상이 되는 박막과 마스크 막 사이에 식각 베리어로 사용되는 매개 물질 막을 게재시켜 마스크 막 하부의 패턴 대상 박막의 식각을 방지한다. 이 결과, 본 발명에 따른 박막 패턴 제조 방법에 의하여 제조된 박막 패턴에는 핀홀들이 발생되지 않게 된다.As described above, the method for manufacturing a thin film pattern according to the present invention prevents etching of the pattern target thin film under the mask film by placing a medium material film used as an etching barrier between the thin film to be patterned and the mask film. As a result, pinholes are not generated in the thin film pattern manufactured by the thin film pattern manufacturing method according to the present invention.
이상과 같이, 본 발명이 도면에 도시된 실시 예들과 결부되어 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다As described above, the present invention has been described in connection with the embodiments shown in the drawings, which are merely exemplary, and a person of ordinary skill in the art without departing from the spirit and scope of the present invention. It will be apparent that various modifications, changes, and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050129320A KR20070067876A (en) | 2005-12-26 | 2005-12-26 | Process of fabricating thin film pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050129320A KR20070067876A (en) | 2005-12-26 | 2005-12-26 | Process of fabricating thin film pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070067876A true KR20070067876A (en) | 2007-06-29 |
Family
ID=38366396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050129320A KR20070067876A (en) | 2005-12-26 | 2005-12-26 | Process of fabricating thin film pattern |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070067876A (en) |
-
2005
- 2005-12-26 KR KR1020050129320A patent/KR20070067876A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7659194B2 (en) | High reliability multilayer circuit substrates and methods for their formation | |
EP0019781B1 (en) | Method to produce a metal thin film pattern | |
KR960006986B1 (en) | Via hole structure and process for formation thereof | |
WO2006073818A2 (en) | System for and method of forming via holes by use of selective plasma etching in a continuous inline shadow mask deposition process | |
KR20110036672A (en) | Method for producing semiconductor device | |
KR100388591B1 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
US6020261A (en) | Process for forming high aspect ratio circuit features | |
KR101325754B1 (en) | Method for producing an electronic component | |
US8153512B2 (en) | Patterning techniques | |
KR20070067876A (en) | Process of fabricating thin film pattern | |
CN110337710B (en) | Sacrificial layer for platinum patterning | |
JP2008085083A (en) | Manufacturing method of capacitor | |
KR101254825B1 (en) | Process of Fabricating Thin Film Pattern | |
JP2006005351A (en) | Method for forming metal pattern by plating method | |
JP5101074B2 (en) | How to make electronic interconnects | |
JP2004103605A (en) | Method of forming fine wiring | |
US20040132285A1 (en) | Polymer film metalization | |
JP2006195142A (en) | Substrate with wiring pattern and liquid crystal display apparatus using the same | |
US20240032207A1 (en) | Method for Manufacturing a Sheet with Double-Sided Structured Conducting Layers for Electronic Applications | |
TWI223579B (en) | Patterned circuit layer of semiconductor package substrate and method for fabricating the same | |
KR100736146B1 (en) | Method for fabricating the flexible circuit board | |
KR20110098844A (en) | Electrical connections for anodized thin film structures | |
JP4252227B2 (en) | Manufacturing method of double-sided flexible circuit board | |
KR100408030B1 (en) | Method for forming electrode pattern of display | |
JP2004096011A (en) | Minute wiring forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |