KR20070065021A

KR20070065021A - Structure for cmos image sensor

Info

Publication number: KR20070065021A
Application number: KR1020050125694A
Authority: KR
Inventors: 이성우
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2005-12-19
Filing date: 2005-12-19
Publication date: 2007-06-22

Abstract

A structure of a CMOS image sensor is provided to increase the capacitance of a photodiode by forming a capacitor on a substrate adjacent to a substrate and by accumulating electrons in the capacitor such that the electrons are to be accumulated in the photodiode. A photodiode(3) converts incident light into electrons and stores the electrons, included in a substrate. A capacitor(5) is positioned on the substrate in which the photodiode is not formed, adjacent to the photodiode. The upper electrode of the capacitor is connected to the photodiode by a metal interconnection. The capacitor can be composed of a dielectric layer formed on the substrate and a metal upper electrode positioned on the dielectric layer, using the substrate as a lower electrode.

Description

CMOS image sensor structure

도 1은 본 발명에 따른 씨모스 이미지 센서의 평면 레이아웃이다.1 is a planar layout of a CMOS image sensor according to the present invention.

도 2는 도 1에서 A-A'방향 단면도이다.FIG. 2 is a cross-sectional view along the line AA ′ in FIG. 1.

도 3은 본 발명에 따른 씨모스 이미지 센서의 다른 실시예의 평면 레이아웃이다.3 is a planar layout of another embodiment of a CMOS image sensor in accordance with the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1 : P형 기판 2 : P형 단결정성장층1: P type substrate 2: P type single crystal growth layer

3 : 포토다이오드 4 : 트랜스퍼 트랜지스터3: photodiode 4: transfer transistor

5 : 커패시터 6 : 절연층5 capacitor 6 insulation layer

7,8,9 : 콘택플러그 10 : 금속배선7,8,9: Contact plug 10: Metal wiring

11 : 소자분리막11: device isolation film

본 발명은 씨모스 이미지 센서 구조에 관한 것으로, 특히 포토다이오드의 축 전용량을 증가시키는데 적당하도록 한 씨모스 이미지 센서 구조에 관한 것이다.The present invention relates to a CMOS image sensor structure, and more particularly to a CMOS image sensor structure adapted to increase the axial capacity of a photodiode.

일반적으로, 이미지 센서는 광학 영상을 전기적 신호로 변환시키는 반도체 장치로서, 대표적으로 전하결합소자(CCD)와 씨모스 이미지 센서를 들 수 있다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and examples thereof include a charge coupled device (CCD) and a CMOS image sensor.

그 중 전하결합소자는 개개의 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 씨모스 이미지 센서는 제어회로 및 신호처리회로를 주변회로로 사용하는 씨모스 기술을 이용하여 화소 수만큼 모스 트랜지스터를 만들고 이를 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용한 소자이다. 여기서, 상기 커패시터는, 금속-유전체-실리콘 구조 또는 금속-유전체-금속 구조를 가진다.Among them, the charge coupling device is a device in which the charge carriers are stored and transported in the capacitor while the individual capacitors are in close proximity to each other, and the CMOS image sensor uses CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. To make as many MOS transistors as the number of pixels, and employ the switching method of sequentially detecting the output using the MOS transistors. Here, the capacitor has a metal-dielectric-silicon structure or a metal-dielectric-metal structure.

이와 같이 씨모스 이미지 센서는 전하결합소자에 비하여 구동방식이 간단하고, 신호처리 회로들과 단일칩으로 집적이 가능하여 제조단가를 낮출 수 있는 장점이 있다.As such, the CMOS image sensor has an advantage in that the driving method is simpler than that of the charge coupling device, and it is possible to integrate the signal processing circuits into a single chip, thereby reducing the manufacturing cost.

또한, 상기 씨모스 이미지 센서의 단위 화소는 외부로부터 입사된 빛에 의해 발생된 전자를 저장하는 포토다이오드 영역과, 그 포토다이오드에 저장된 전자를 인출하여 전기적인 신호로 변환하는 회로를 포함한다.The unit pixel of the CMOS image sensor may include a photodiode region for storing electrons generated by light incident from the outside, and a circuit for extracting and storing electrons stored in the photodiode into an electrical signal.

최대 출력신호는 포토다이오드로부터 인출할 수 있는 전자의 수와 직접 비례하기 때문에 포토다이오드의 전자 수용능력인 축전용량이 클수록 최대 출력신호를 증가시킬 수 있다.Since the maximum output signal is directly proportional to the number of electrons that can be withdrawn from the photodiode, the maximum output signal can be increased as the capacitance of the electron capacity of the photodiode increases.

이와 같은 포토다이오드의 축전용량은 N형 이온주입 면적과 접합 커패시턴스에 의해 결정된다.The storage capacity of such photodiode is determined by the N-type ion implantation area and junction capacitance.

그러나, 상기 N형 이온주입 면적은 필팩터(fill factor)에 의해 제한되고, 접합 커패시턴스는 고농도 P형 주입영역과, 저농도 N형 주입영역을 얇게 형성하여야 최대화되나 기판 표면이 가까워질수록 증가되는 암전류에 의해 제한되어, 축전용량을 증가시키기가 용이하지 않다.However, the N-type ion implantation area is limited by a fill factor, and the junction capacitance is maximized by forming a thin P-type implantation region and a low-concentration N-type implantation region, but the dark current increases as the substrate surface approaches. It is limited by, and it is not easy to increase the capacitance.

상기와 같은 문제점을 감안한 본 발명은 축전용량을 증가시켜, 최대 출력을 증가시키는 씨모스 이미지 센서 구조를 제공함에 그 목적이 있다.In view of the above problems, the present invention has an object to provide a CMOS image sensor structure to increase the capacitance, increase the maximum output.

상기와 같은 목적은 달성하기 위한 본 발명은, 입사된 광을 전자로 변환하여 저장하는 포토다이오드를 가지는 기판과, 상기 포토다이오드와 인접하며, 상기 포토다이오드가 형성되지 않은 기판 상에 위치하는 커패시터와, 상기 커패시터의 상부전극과 상기 포토다이오드를 연결하는 금속배선을 포함하는 씨모스 이미지 센서 구조를 제공한다. To achieve the above object, the present invention provides a substrate having a photodiode for converting and storing incident light into an electron, a capacitor adjacent to the photodiode and positioned on a substrate on which the photodiode is not formed. And, it provides a CMOS image sensor structure comprising a metal wiring connecting the upper electrode of the capacitor and the photodiode.

또한, 상기 본 발명의 씨모스 이미지 센서 구조에서, 상기 커패시터는, 상기 기판을 하부전극으로 하며, 그 기판 상에 형성된 유전막과, 그 유전막의 상부에 위치하는 금속 상부전극으로 구성된 것이 바람직하다.In the CMOS image sensor structure of the present invention, the capacitor preferably includes the substrate as a lower electrode, a dielectric film formed on the substrate, and a metal upper electrode positioned on the dielectric film.

또한, 상기 본 발명의 씨모스 이미지 센서 구조에서, 상기 커패시터는, 상기 포토다이오드의 일 측면 또는 트랜스퍼 트랜지스터가 위치하는 일면을 제외한 포토 다이오드의 전 측면에 위치하는 것이 바람직하다.In addition, in the CMOS image sensor structure of the present invention, the capacitor is preferably located on all sides of the photodiode except for one side of the photodiode or one side where the transfer transistor is located.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like reference numerals designate like parts throughout the specification.

도 1은 본 발명에 따른 씨모스 이미지 센서의 평면 레이아웃이고, 도 2는 도 1에서 A-A' 단면도이다.FIG. 1 is a planar layout of a CMOS image sensor according to the present invention, and FIG.

이를 참조하면, 본 발명에 따른 씨모스 이미지 센서는 P형 기판(1)의 상부에 형성된 P형 단결정성장층(2)과, P형 단결정성장층(2)에 형성된 포토다이오드(3)와, 상기 포토다이오드(3)의 일측에서, 그 포토다이오드(3)에 축적된 전자를 인출하는 트랜스퍼 트랜지스터(4)와, 상기 트랜스퍼 트랜지스터(4) 반대편의 포토다이오드(3) 측면에 마련된 커패시터(5)와, 상기 구조의 상부전면에 마련된 절연막(6)과, 상기 절연막(6)을 관통하여 각각 커패시터(5), 포토다이오드(3), 트랜스퍼 트랜지스터(4)의 게이트에 접하는 콘택플러그(7,8,9)와, 상기 콘택플러그(7,8,9) 상에 위치하여 상기 커패시터(5)의 상부전극과 포토다이오드(3)를 전기적으로 연결하는 금속배선(10)을 포함하여 구성된다.Referring to this, the CMOS image sensor according to the present invention comprises a P-type single crystal growth layer 2 formed on the P-type substrate 1, a photodiode 3 formed on the P-type single crystal growth layer 2, On one side of the photodiode 3, a transfer transistor 4 which draws out electrons accumulated in the photodiode 3 and a capacitor 5 provided on the side of the photodiode 3 opposite to the transfer transistor 4. And contact plugs 7 and 8 penetrating through the insulating film 6 provided on the upper surface of the structure and the gates of the capacitor 5, the photodiode 3 and the transfer transistor 4, respectively, through the insulating film 6; 9 and a metal wire 10 disposed on the contact plugs 7, 8 and 9 to electrically connect the upper electrode of the capacitor 5 to the photodiode 3.

여기서, 미설명 부호 11은, 활성영역을 정의하는 소자분리막이다.Here, reference numeral 11 denotes a device isolation film that defines an active region.

이하, 상기와 같이 구성된 본 발명에 따른 씨모스 이미지 센서의 구성과 작용을 보다 상세히 설명한다.Hereinafter, the configuration and operation of the CMOS image sensor according to the present invention configured as described above in more detail.

먼저, 상기 포토다이오드(3)는 그 자체의 정전용량을 증가시키기 대단히 어려우며, 그 포토다이오드(3) 자체의 면적 등은 그대로 두고, 그 포토다이오드(3)의 일측면에 커패시터(5)를 위치시킨다.First, the photodiode 3 is very difficult to increase its own capacitance, leaving the area of the photodiode 3 itself, etc., and placing the capacitor 5 on one side of the photodiode 3. Let's do it.

이때 커패시터(5)는 금속-유전층-실리콘 구조 또는 금속-유전체-금속 구조의 인 것으로, 상기 P형 단결정성장층(2)을 일측 전극으로 사용한다.At this time, the capacitor 5 is of a metal-dielectric layer-silicon structure or a metal-dielectric-metal structure, and the P-type single crystal growth layer 2 is used as one electrode.

즉, 상기 커패시터(5)는, 상기 P형 단결정성장층(2)의 상부에 유전막(도시하지 않음)과 금속(도시하지 않음)을 순차적으로 증착하고 패터닝하여 형성한다.That is, the capacitor 5 is formed by sequentially depositing and patterning a dielectric film (not shown) and a metal (not shown) on the P-type single crystal growth layer 2.

이처럼 형성된 커패시터(5)는 이후의 금속배선 형성과정에서 그 커패시터(5)의 일측 전극이 콘택플러그(7)에 연결되며, 상기 포토다이오드(3)는 콘택플러그(8)에 연결되어, 최종적으로 금속배선(10)에 의해 두 콘택플러그(7,8)가 상호 연결됨으로써, 결국 커패시터(5)와 포토다이오드(3)가 상호 연결된다.The capacitor 5 thus formed is connected to the contact plug 7 with one electrode of the capacitor 5 in the subsequent metallization process, and the photodiode 3 is connected with the contact plug 8, and finally The two contact plugs 7 and 8 are interconnected by the metal wiring 10, so that the capacitor 5 and the photodiode 3 are interconnected.

이와 같은 커패시터(5)와 포토다이오드(3)의 연결에 따라 상기 포토다이오드(3)에 조사된 광에 의해 발생된 전자는 커패시터(5)에 충전되어 정전용량을 증가시키게 된다.According to the connection of the capacitor 5 and the photodiode 3, electrons generated by the light irradiated on the photodiode 3 are charged in the capacitor 5 to increase the capacitance.

상기 정전용량을 증가시키기 위해서는 상기 커패시터(5)에 사용되는 유전막의 종류, 금속의 종류가 중요하며, 그 면적이 증가할수록 커패시터(5)의 정전용량을 증가시키게 된다.In order to increase the capacitance, the type of dielectric film and metal used in the capacitor 5 are important, and as the area thereof increases, the capacitance of the capacitor 5 is increased.

도 3은 본 발명에 따른 씨모스 이미지 센서 구조의 다른 실시 평면 레이아웃 이다.3 is another embodiment planar layout of the CMOS image sensor structure in accordance with the present invention.

이에 도시한 바와 같이 포토다이오드(3)의 트랜스퍼 트랜지스터(4)가 위치하는 면을 제외한 삼면에 커패시터(5)가 위치한다.As shown in FIG. 3, the capacitor 5 is positioned on three surfaces except for the surface where the transfer transistor 4 of the photodiode 3 is located.

이와 같이 커패시터(5)의 면적을 증가시킴으로써, 정전용량을 더 증가시킬 수 있게 된다.By increasing the area of the capacitor 5 in this way, it is possible to further increase the capacitance.

이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.The present invention has been shown and described with reference to certain preferred embodiments, but the present invention is not limited to the above-described embodiments and has ordinary skill in the art to which the present invention pertains without departing from the concept of the present invention. Various changes and modifications are possible by the user.

상기한 바와 같이 본 발명 씨모스 이미지 센서 구조는 포토다이오드의 인접한 기판상에 커패시터를 형성하고, 그 포토다이오드에 축적되는 전자가 커패시터에 축적되도록 함으로써, 포토다이오드의 정전용량을 높여 최대 출력을 증가시키는 효과가 있다.As described above, the CMOS image sensor structure of the present invention forms a capacitor on an adjacent substrate of the photodiode and allows electrons accumulated in the photodiode to accumulate in the capacitor, thereby increasing the capacitance of the photodiode to increase the maximum output. It works.

Claims

A substrate having a photodiode for converting and storing incident light into electrons;

A capacitor adjacent to the photodiode and positioned on a substrate on which the photodiode is not formed; And

And a metal wiring connecting the upper electrode of the capacitor and the photodiode.

The method of claim 1,

The capacitor,

And the substrate as a lower electrode, and comprising a dielectric film formed on the substrate and a metal upper electrode positioned on the dielectric film.

The method according to claim 1 or 2,

The capacitor,

The CMOS image sensor structure, characterized in that located on the front side of the photodiode except for one side of the photodiode or one side where the transfer transistor is located.