KR20070049409A - Image sensor and method for manufacturing the same - Google Patents

Image sensor and method for manufacturing the same Download PDF

Info

Publication number
KR20070049409A
KR20070049409A KR1020050106536A KR20050106536A KR20070049409A KR 20070049409 A KR20070049409 A KR 20070049409A KR 1020050106536 A KR1020050106536 A KR 1020050106536A KR 20050106536 A KR20050106536 A KR 20050106536A KR 20070049409 A KR20070049409 A KR 20070049409A
Authority
KR
South Korea
Prior art keywords
photodiode
control element
blocking layer
light blocking
region
Prior art date
Application number
KR1020050106536A
Other languages
Korean (ko)
Inventor
이경락
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050106536A priority Critical patent/KR20070049409A/en
Publication of KR20070049409A publication Critical patent/KR20070049409A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 단위화소 사이즈가 감소하여도 제어부로 입사되는 광을 최대한 억제시켜 광특성이 우수한 고해상도의 이미지를 구현할 수 있는 이미지 센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 포토 다이오드와, 상기 포토 다이오드의 광전하를 제어하는 제어소자가 형성된 기판과, 상기 포토 다이오드와 상기 제어소자를 덮도록 상기 기판 상에 형성된 제1 층간절연막과, 상기 제어소자가 형성된 영역으로 광이 입사되지 않도록 하기 위하여 상기 포토 다이오드가 형성된 영역과 중첩되지 않도록 상기 제어소자가 형성된 영역과 중첩되는 상기 제1 층간절연막 상에 형성된 광차단층을 포함하는 이미지 센서를 제공한다. 또한, 이를 위해 본 발명은 포토 다이오드와, 상기 포토 다이오드의 광전하를 제어하는 제어소자가 형성된 기판을 제공하는 단계와, 상기 제어소자를 덮도록 상기 기판 상에 제1 층간절연막을 형성하는 단계와, 상기 제어소자가 형성된 영역으로 광이 입사되지 않도록 하기 위하여 상기 포토 다이오드가 형성된 영역과 중첩되지 않도록 상기 제어소자가 형성된 영역과 중첩되는 광차단층을 형성하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.The present invention provides an image sensor and a method of manufacturing the same, which can realize a high resolution image having excellent optical characteristics by suppressing light incident to the control unit as much as the unit pixel size is reduced. And a substrate on which a control element for controlling the photocharge of the photodiode is formed, a first interlayer insulating layer formed on the substrate to cover the photodiode and the control element, and to prevent light from being incident on a region where the control element is formed. To provide an image sensor including a light blocking layer formed on the first interlayer insulating film overlapping with the region in which the control element is formed so as not to overlap the region in which the photodiode is formed. In addition, the present invention provides a step of providing a substrate having a photodiode and a control element for controlling the photocharge of the photodiode, forming a first interlayer insulating film on the substrate to cover the control element; And forming a light blocking layer overlapping with the region where the control element is formed so as not to overlap with the region where the photodiode is formed so that light does not enter the region where the control element is formed. .

이미지 센서, 제어 소자, 포토 다이오드, 광차단층, LIC.  Image sensor, control element, photodiode, light blocking layer, LIC.

Description

이미지센서 및 그 제조 방법{IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}Image sensor and its manufacturing method {IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}

도 1은 일반적인 CMOS 이미지 센서의 단위 화소를 도시한 회로도.1 is a circuit diagram showing a unit pixel of a general CMOS image sensor.

도 2의 (a) 및 (b)는 최근 이미지 센서의 집적화에 따른 포토 다이오드 영역의 면적 감소를 나타낸 도면.2 (a) and 2 (b) show the area reduction of the photodiode region due to the recent integration of the image sensor.

도 3은 본 발명의 바람직한 실시예에 따른 CMOS 이미지 센서를 도시한 평면도.3 is a plan view showing a CMOS image sensor according to a preferred embodiment of the present invention.

도 4는 도 3에 도시된 I-I' 절취선을 따라 도시된 단면도.4 is a cross-sectional view taken along the line II ′ of FIG. 3;

도 5a 내지 도 5d는 도 3에 도시된 본 발명의 바람직한 실시예에 따른 이미지 센서의 제조방법을 도시한 공정단면도.5A to 5D are cross-sectional views illustrating a method of manufacturing the image sensor according to the preferred embodiment of the present invention shown in FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

221 : 포토 다이오드 영역 220 : 제어 영역221: photodiode region 220: control region

100 : 기판 102 : 소자분리막100 substrate 102 device isolation film

104 : 게이트 전극 106 : 식각정지막104: gate electrode 106: etch stop film

108 : 스페이서 11, 111 : 포토 다이오드108: spacer 11, 111: photodiode

113 : 접합영역 114 : 플로팅 확산영역113: junction region 114: floating diffusion region

116, 122, 126 : 층간절연막 116, 122, 126: interlayer insulating film

118a, 118b, 123, 128 : 컨택 플러그118a, 118b, 123, 128: contact plug

120 : 광차단층 124, 130 : 금속배선120: light blocking layer 124, 130: metal wiring

본 발명은 이미지 센서 및 그 제조방법에 관한 것으로, 특히 포토 다이오드와 포토 다이오드의 전하를 제어하는 제어소자를 포함하는 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor and a method for manufacturing the same, and more particularly, to a complementary metal-oxide-semiconductor (CMOS) image sensor including a photodiode and a control element for controlling charge of the photodiode.

최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다. Recently, the demand of digital cameras is exploding with the development of video communication using the Internet. Moreover, the demand for small camera modules increases as the popularity of mobile communication terminals such as PDAs equipped with cameras, International Mobile Telecommunications-2000 (IMT-2000), Code Division Multiple Access (CDMA) terminals, etc. increases. Doing.

카메라 모듈로는 기본적인 구성요소가 되는 CCD(Charge Coupled Device)나 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서를 이용한 이미지 센서 모듈이 널리 보급되어 사용되고 있다. As a camera module, an image sensor module using a Charge Coupled Device (CCD) or a Complementary Metal-Oxide-Semiconductor (CMOS) image sensor, which are basic components, is widely used.

이러한 이미지 센서는 광학 영상(optical image)을 전기신호로 변환시키는 반도체 소자로서, 전술한 바와 같이 CCD와 CMOS 이미지 센서가 개발되어 널리 상용화되어 있다. CCD는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. 반면, CMOS 이미지 센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고, 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 소자이다. Such an image sensor is a semiconductor device that converts an optical image into an electrical signal. As described above, a CCD and a CMOS image sensor have been developed and widely commercialized. A CCD is a device in which charge carriers are stored and transported in a capacitor while individual metal-oxide-silicon (MOS) capacitors are in close proximity to each other. On the other hand, a CMOS image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits to make MOS transistors by the number of pixels, and uses the switching to detect an output sequentially. It is a device employing the method.

그러나, CCD는 구동방식이 복잡하고 전력소모가 많으며, 마스크 공정 수가 많이 필요하여 공정이 복잡하고, 시그날 프로세싱(signal processing) 회로를 CCD 칩 내에 구현할 수 없어 원칩(one chip)화가 곤란하다는 여러 단점이 있는 바, 최근에는 이러한 CCD의 단점을 극복하기 위하여 서브 마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발에 대한 연구가 활발히 이루어지고 있다. However, CCD has many disadvantages such as complicated driving method, high power consumption, large number of mask processes, complicated process, and difficult to implement signal processing circuit in the CCD chip. Recently, in order to overcome such disadvantages of CCD, researches on the development of CMOS image sensors using sub-micron CMOS manufacturing techniques have been actively conducted.

보편적으로, CMOS 이미지 센서는 단위 화소(Unit pixel) 내에 포토 다이오드(photo diode)와 MOS 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 이미지 센서의 단위 화소는 1개의 포토 다이오드와, 제어신호 Tx, Rx, Dx, Sx가 게이트로 입력되는 4개의 NMOSFET으로 구성된다.In general, a CMOS image sensor implements an image by forming a photo diode and a MOS transistor in a unit pixel to sequentially detect signals in a switching manner. The unit pixel of the CMOS image sensor includes one photo. It consists of a diode and four NMOSFETs whose control signals Tx, Rx, Dx and Sx are input to the gate.

도 1은 일반적인 CMOS 이미지 센서의 단위 화소를 도시한 회로도이다. 1 is a circuit diagram illustrating a unit pixel of a general CMOS image sensor.

도 1을 참조하면, CMOS 이미지 센서의 단위 화소는 빛을 받아 광전하를 생성 하는 하나의 포토 다이오드(Photo Diode, 11)와, 포토 다이오드(11)의 광전하를 제어하기 위한 제어부(20)로 구성된다. 이때, 제어부(20)는 포토 다이오드(11)에서 모아진 광전하를 플로팅 확산노드(Floating Diffusion, 12)로 운송하기 위한 트랜스퍼 트랜지스터(13), 플로팅 확산노드(12)를 리셋시키기 위한 리셋 트랜지스터(14), 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(15) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(16)로 구성된다. 여기서, 트랜스퍼 트랜지스터(13) 및 리셋 트랜지스터(14)는 문턱전압(Threshold voltage)이 낮은 네이티브(Native) NMOSFET을 이용하고, 드라이브 트랜지스터(15) 및 셀렉트 트랜지스터(16)는 일반적인(Normal) NMOSFET을 이용한다. 미도시된 나머지 트랜지스터는 바이어스전압을 인가받는 로드(Load) 트랜지스터이다.Referring to FIG. 1, a unit pixel of a CMOS image sensor may include one photo diode 11 that receives light to generate photocharges, and a controller 20 that controls the photocharges of the photo diodes 11. It is composed. At this time, the control unit 20 resets the transfer transistor 13 for transferring the photocharges collected from the photodiode 11 to the floating diffusion node 12 and the reset transistor 14 for resetting the floating diffusion node 12. ), A drive transistor 15 serving as a source follower buffer amplifier, and a select transistor 16 for addressing in a switching role. Here, the transfer transistor 13 and the reset transistor 14 use a native NMOSFET having a low threshold voltage, and the drive transistor 15 and the select transistor 16 use a normal NMOSFET. . The other transistors not shown are load transistors to which a bias voltage is applied.

이와 같은 CMOS 이미지 센서의 단위화소는 네이티브 NMOSFET을 사용하여 포토다이오드(11)에서 가시광선 파장대역의 광을 감지한 후, 감지된 광전하를 플로팅 확산노드(12)로, 즉 드라이브 트랜지스터(15)의 게이트로 전달할 양을 출력단(Vout)에서 전기적 신호로 출력한다.The unit pixel of the CMOS image sensor detects light in the visible wavelength band by using the native NMOSFET, and then converts the detected photocharge into the floating diffusion node 12, that is, the drive transistor 15. The amount to be transferred to the gate of the output terminal (Vout) outputs an electrical signal.

한편, 최근에는 이미지 센서의 고해상도를 위하여 화소 수 증가와 함께 단위화소 사이즈를 감소시켜 전체적인 칩 사이즈를 감소시키는데 많은 인적 및 물적 투자를 하고 있다. 이처럼, 단위 화소 사이즈를 감소시킴에 따라 제어부(20) 대비 포토 다이오드(11)의 형성면적이 감소하게 된다. 이에 따라, 광의 집결지인 포토 다이오드(11)로 입사되는 광량에 비하여 제어부(20)로 입사되는 광량이 상대적으로 증가하게 된다. 이처럼, 제어부(20)로 입사되는 광에 의해 발생되는 시그날(signal)은 이미지 센서의 노이즈(noise)로 작용하여 광특성을 열화시킨다. 도 2의 (a) 및 (b)를 참조하면, 최근 들어 단위 화소 사이즈 감소에 따라 제어부(20) 대비 포토 다이오드(11)의 면적이 감소하고 있음을 알 수 있다.On the other hand, in recent years, a lot of human and material investment has been made to reduce the overall chip size by decreasing the unit pixel size with increasing the number of pixels for the high resolution of the image sensor. As such, as the unit pixel size is reduced, the formation area of the photodiode 11 compared to the control unit 20 is reduced. As a result, the amount of light incident on the control unit 20 is relatively increased compared to the amount of light incident on the photodiode 11 that is the light collecting point. As such, a signal generated by the light incident to the controller 20 acts as a noise of the image sensor to deteriorate the optical characteristic. Referring to (a) and (b) of FIG. 2, it can be seen that the area of the photodiode 11 compared to the control unit 20 has recently decreased with the reduction of the unit pixel size.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 단위 화소 사이즈가 감소하여도 제어부로 입사되는 광을 최대한 억제시켜 광특성이 우수한 고해상도의 이미지를 구현할 수 있는 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems of the prior art, an image sensor capable of realizing a high resolution image having excellent optical characteristics by suppressing the light incident to the control unit as much as possible even if the unit pixel size is reduced and The purpose is to provide a manufacturing method.

상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 포토 다이오드와, 상기 포토 다이오드의 광전하를 제어하는 제어소자가 형성된 기판과, 상기 포토 다이오드와 상기 제어소자를 덮도록 상기 기판 상에 형성된 제1 층간절연막과, 상기 제어소자가 형성된 영역으로 광이 입사되지 않도록 하기 위하여 상기 포토 다이오드가 형성된 영역과 중첩되지 않도록 상기 제어소자가 형성된 영역과 중첩되는 상기 제1 층간절연막 상에 형성된 광차단층을 포함하는 이미지 센서를 제공한다. According to an aspect of the present invention, there is provided a photodiode, a substrate on which a control element for controlling the photocharge of the photodiode is formed, and a substrate formed on the substrate to cover the photodiode and the control element. A first interlayer insulating film and a light blocking layer formed on the first interlayer insulating film overlapping with the region where the control element is formed so as not to overlap with the region where the photodiode is formed so that light does not enter the region where the control element is formed. It provides an image sensor.

또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 포토 다이오드와, 상기 포토 다이오드의 광전하를 제어하는 제어소자가 형성된 기판을 제공하 는 단계와, 상기 제어소자를 덮도록 상기 기판 상에 제1 층간절연막을 형성하는 단계와, 상기 제어소자가 형성된 영역으로 광이 입사되지 않도록 하기 위하여 상기 포토 다이오드가 형성된 영역과 중첩되지 않도록 상기 제어소자가 형성된 영역과 중첩되는 광차단층을 형성하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.According to another aspect of the present invention, there is provided a substrate on which a photodiode and a control element for controlling photocharge of the photodiode are provided. Forming a first interlayer insulating film on the substrate; and forming a light blocking layer overlapping the region where the control element is formed so as not to overlap with the region where the photodiode is formed so that light does not enter the region where the control element is formed. It provides an image sensor manufacturing method comprising a.

상기한 본 발명은, 제어소자가 형성된 영역과 중첩되도록 제어소자를 덮는 층간절연막 상에 광차단층을 형성시킴으로써, 외부로부터 입사된 광이 제어소자가 형성된 영역으로 입사되는 것을 차단할 수 있다. 따라서, 광특성이 우수한 고해상도의 이미지를 구현할 수 있다.According to the present invention, the light blocking layer is formed on the interlayer insulating film covering the control element so as to overlap the area where the control element is formed, thereby preventing the light incident from the outside from entering the area where the control element is formed. Therefore, a high resolution image having excellent optical characteristics can be realized.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, the same reference numerals throughout the specification represent the same components.

실시예Example

도 3은 본 발명의 바람직한 실시예에 따른 이미지 센서를 도시한 평면도이고, 도 4는 도 3에 도시된 I-I' 절취선을 따라 도시된 단면도이다.3 is a plan view illustrating an image sensor according to a preferred embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along the line II ′ of FIG. 3.

도 3 및 도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 이미지 센서는 포토 다이오드(111)와 포토 다이오드(111)의 광전하를 제어하는 제어소자가 형성된 기판(100)과, 포토 다이오드(111)와 제어소자를 덮도록 기판(100) 상에 형성된 제1 층간절연막(116)과, 제어소자가 형성된 영역(또는, 제어부)으로 광이 입사되지 않도록 하기 위하여 포토 다이오드(111)가 형성된 영역과 중첩되지 않도록 제어소자가 형성된 영역과 중첩되는 제1 층간절연막(116) 상에 형성된 광차단층(120)을 포함한다. 3 and 4, an image sensor according to an exemplary embodiment of the present invention may include a substrate 100 having a photodiode 111 and a control element for controlling photocharge of the photodiode 111 and a photodiode ( The first interlayer insulating film 116 formed on the substrate 100 to cover the 111 and the control element, and the region in which the photodiode 111 is formed so that light does not enter the region (or the controller) on which the control element is formed. And a light blocking layer 120 formed on the first interlayer insulating layer 116 overlapping with the region where the control element is formed so as not to overlap with each other.

이때, 제어소자는 포토 다이오드(111)의 일측에 얼라인되도록 기판(100)에 형성된 트랜스퍼 트랜지스터용 게이트 전극(104a; 이하, 제1 게이트 전극이라 함)과, 포토 다이오드(111)에서 모아진 광전하를 트랜스퍼 트랜지스터를 통해 전송받도록 트랜스퍼 트랜지스터 일측의 기판(100) 내에 형성된 플로팅 확산영역(114)과, 플로팅 확산영역(114)의 일측에 형성되어 플로팅 확산영역(114)을 리셋시키기 위한 리셋 트랜지스터(미도시)와, 플로팅 확산영역(114)의 전위를 증폭하기 위하여 소스 팔로워 버퍼 증폭기로 기능하는 드라이브 트랜지스터용 게이트 전극(104b; 이하, 제2 게이트 전극이라 함) 및 접합영역(113)과, 드라이브 트랜지스터로부터 증폭된 신호를 출력하기 위하여 스위칭 역할을 수행하는 셀렉트 트랜지스터(미도시)를 포함하는데, 여기서는 설명의 편의를 위해 트랜스퍼 트랜지스터 및 드라이브 트랜지스터만을 도시하였다.At this time, the control element is a photovoltaic charge collected from the gate electrode 104a (hereinafter referred to as a first gate electrode) for the transfer transistor formed on the substrate 100 to be aligned on one side of the photodiode 111 and the photodiode 111. Is formed in the floating diffusion region 114 formed in the substrate 100 on one side of the transfer transistor and the reset transistor for resetting the floating diffusion region 114 so as to be transmitted through the transfer transistor. Drive transistor gate electrode 104b (hereinafter referred to as a second gate electrode) and junction region 113 serving as a source follower buffer amplifier to amplify the potential of the floating diffusion region 114, and the drive transistor. It includes a select transistor (not shown) that performs a switching role for outputting a signal amplified from, for convenience of description For the sake of illustration, only the transfer transistor and the drive transistor are shown.

여기서 중요한 것은, 플로팅 확산영역(114)과 제2 게이트 전극(104b)이 광차단층(120)에 의해 상호 접속된다는 것이다. 이는, 광차단층(120)과 플로팅 확산영 역(114)을 전기적으로 연결시키는 컨택 플러그(118a; 이하, 제1 컨택 플러그라 함), 그리고 광차단층(120)과 제2 게이트 전극(104b)을 연결하는 컨택 플러그(118b; 이하, 제2 컨택 플러그라 함)를 각각 형성하고 제1 및 제2 컨택 플러그(118a, 118b)와 동시에 연결된 광차단층(120)을 형성함으로써 가능하다. 이로써, 플로팅 확산영역(114) 및 제2 게이트 전극(104b)을 각각 연결하는 별도의 금속배선을 형성하는 데 비하여 더욱 넓은 설계 마진(margin)을 확보할 수 있다. 이는, 일반적으로 메모리 셀 사이즈 감소에 따라 적용되고 있는 LIC(Local InterConnector) 기술을 이용하여 광차단층(120)을 형성하기 때문이다. What is important here is that the floating diffusion region 114 and the second gate electrode 104b are interconnected by the light blocking layer 120. This includes contact plugs 118a (hereinafter referred to as first contact plugs) for electrically connecting the light blocking layer 120 and the floating diffusion region 114, and the light blocking layer 120 and the second gate electrode 104b. It is possible by forming the contact plugs 118b (hereinafter referred to as second contact plugs) for connecting and forming the light blocking layer 120 simultaneously connected to the first and second contact plugs 118a and 118b. As a result, a wider design margin can be secured as compared with forming a separate metal wiring connecting the floating diffusion region 114 and the second gate electrode 104b, respectively. This is because the light blocking layer 120 is formed by using a Local InterConnector (LIC) technology, which is generally applied according to a decrease in memory cell size.

특히, 광차단층(120)은 Ti, TiN, Ti/TiN의 적층막, 금속물질 및 도프드(Doped) 폴리실리콘의 일군에서 선택된 어느 하나로 형성된다.In particular, the light blocking layer 120 is formed of any one selected from Ti, TiN, a laminated film of Ti / TiN, a metal material, and a doped polysilicon.

또한, 본 발명의 바람직한 실시예에 따른 이미지 센서는 드라이브 트랜지스터의 접합영역(113)을 각각 외부 회로와 전기적으로 연결시키기 위한 복수의 금속배선(124)을 더 포함한다. 특히, 금속배선(124)은 광차단층(120)과 접속되지 않게 형성되어야 한다. 이를 위해, 금속배선(124)은 광차단층(120)을 덮도록 제1 층간절연막(116) 상에 형성된 제2 층간절연막(122) 상에 형성된다. 바람직하게는, 광차단층(120)이 드라이브 트랜지스터의 접합영역(113)과 금속배선(124)을 전기적으로 상호 접속시키기 위한 컨택 플러그(123; 이하, 제3 컨택 플러그라 함)가 형성되는 영역과 중첩되지 않도록 형성된다. 이외에도, 드라이브 트랜지스터의 접합영역(113)에 전원전압(VDD)을 인가하기 위해 제3 컨택 플러그(123)를 통해 드라이브 트랜지스 터의 접합영역(113)과 전기적으로 연결된 컨택 플러그(128); 이하, 제4 컨택 플러그라 함)를 개재한 제3 층간절연막(126)과, 제4 컨택 플러그(128)와 연결되도록 제3 층간절연막(126) 상에 형성된 금속배선(130)을 더 포함할 수 있다. In addition, the image sensor according to an exemplary embodiment of the present invention further includes a plurality of metal wires 124 for electrically connecting the junction region 113 of the drive transistor with an external circuit, respectively. In particular, the metal wire 124 should not be connected to the light blocking layer 120. For this purpose, the metal wiring 124 is formed on the second interlayer insulating film 122 formed on the first interlayer insulating film 116 to cover the light blocking layer 120. Preferably, the light blocking layer 120 includes a region in which a contact plug 123 (hereinafter referred to as a third contact plug) for electrically connecting the junction region 113 and the metal wiring 124 of the drive transistor is formed. It is formed so as not to overlap. In addition, a contact plug 128 electrically connected to the junction region 113 of the drive transistor through the third contact plug 123 to apply a power supply voltage V DD to the junction region 113 of the drive transistor; Hereinafter, a third interlayer insulating film 126 through the fourth contact plug) and a metal wiring 130 formed on the third interlayer insulating film 126 to be connected to the fourth contact plug 128 may be further included. Can be.

도 3 및 도 4에 있어서, 미설명된 '220' 및 '221'은 각각 제어부 및 포토 다이오드 영역을 나타내고, '106'은 제1 및 제2 게이트 전극(104a, 104b) 상부를 식각공정으로부터 보호하는 식각정지막이다.In FIGS. 3 and 4, undescribed '220' and '221' represent a control unit and a photodiode region, respectively, and '106' protects upper portions of the first and second gate electrodes 104a and 104b from etching. It is an etch stop.

즉, 본 발명의 바람직한 실시예에 따른 이미지 센서는 제어소자가 형성된 영역(또는, 제어부)과 중첩되도록 제어소자를 덮는 제1 층간절연막(116) 상에 광차단층(120)을 형성시킴으로써, 외부로부터 입사된 광이 제어부로 입사되는 것을 차단할 수 있다. 따라서, 이미지 왜곡을 방지하여 광특성이 우수한 고해상도의 이미지를 구현할 수 있다.That is, in the image sensor according to the preferred embodiment of the present invention, the light blocking layer 120 is formed on the first interlayer insulating film 116 covering the control element so as to overlap the region (or control unit) on which the control element is formed, thereby preventing from the outside. The incident light may be blocked from entering the control unit. Therefore, it is possible to implement a high resolution image having excellent optical characteristics by preventing image distortion.

도 5a 내지 도 5d는 도 4에 도시된 이미지 센서의 제조방법을 도시한 공정단면도이다.5A through 5D are cross-sectional views illustrating a method of manufacturing the image sensor shown in FIG. 4.

먼저, 도 5a에 도시된 바와 같이, STI(Shallow Trench Isolation) 구조의 소자분리막(102)이 형성된 기판(100)에 포토 다이오드(111) 및 제어소자를 형성한다. First, as shown in FIG. 5A, a photodiode 111 and a control element are formed on a substrate 100 on which an isolation layer 102 having a shallow trench isolation (STI) structure is formed.

예컨대, 먼저 기판(100) 상에 복수의 트랜지스터용 게이트 전극을 형성한다. 여기서, 트랜지스터용 게이트 전극은 이미지 센서의 단위 픽셀을 구성하는 트랜스퍼 트랜지스터용 게이트 전극(104a; 이하, 제1 게이트 전극이라 함), 드라이브 트랜지스터용 게이트 전극(104b; 이하, 제2 게이트 전극이라 함), 리셋 트랜지스터용 게이트 전극(미도시) 및 셀렉트 트랜지스터용 게이트 전극(미도시)을 포함한다. 이 하에서는, 설명의 편의를 위해 리셋 트랜지스터 및 셀렉트 트랜지스터 형성방법에 관한 설명은 생략하기로 한다. 이때, 제1 및 제2 게이트 전극(104a, 104b)을 포함한 게이트 전극의 상부 표면 및 양측벽에는 각각 식각정지막(106) 및 스페이서(108)가 구비되어 있다.For example, first, a plurality of gate electrodes for the transistor are formed on the substrate 100. Here, the gate electrode for a transistor is a gate electrode for a transfer transistor 104a (hereinafter, referred to as a first gate electrode) constituting a unit pixel of an image sensor, and a gate electrode for a drive transistor 104b (hereinafter, referred to as a second gate electrode). And a gate electrode (not shown) for a reset transistor and a gate electrode (not shown) for a select transistor. In the following description, a description of a method of forming a reset transistor and a select transistor will be omitted for convenience of description. In this case, an etch stop layer 106 and a spacer 108 are provided on the upper surface and both side walls of the gate electrode including the first and second gate electrodes 104a and 104b, respectively.

이어서, 포토 다이오드 형성을 위한 마스크 공정 및 불순물 이온주입공정을 실시하여 제1 게이트 전극(104a)의 일측으로 노출된 기판(100) 내에 포토 다이오드(111)를 형성한다.Subsequently, a photodiode 111 is formed in the substrate 100 exposed to one side of the first gate electrode 104a by performing a mask process and an impurity ion implantation process for forming a photodiode.

이어서, 마스크 공정 및 불순물 이온주입공정을 실시하여 제2 게이트 전극(104b)의 양측으로 노출된 기판(100) 내에 접합영역(113)을 형성하고, 제1 게이트 전극(104a)의 타측으로 노출된 기판(100) 내에 플로팅 확산영역(114)을 형성한다.Subsequently, a mask process and an impurity ion implantation process are performed to form a junction region 113 in the substrate 100 exposed to both sides of the second gate electrode 104b, and to be exposed to the other side of the first gate electrode 104a. A floating diffusion region 114 is formed in the substrate 100.

이어서, 복수의 게이트 전극을 포함한 제어 소자 및 포토 다이오드(111)를 덮도록 기판(100) 전면 상에 제1 층간절연막(116)을 형성한다. 예컨대, 제1 층간절연막(116)은 산화막 계열의 물질로 형성한다. 바람직하게는, 제1 층간절연막(116)은 HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막, PECVD(Plasma Enhanced Chemical Vapor Deposition)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organic Silicate Glass)막 중 어느 하나를 이용하여 단층막 또는 이들이 적층된 적층막으로 형성한다.Subsequently, a first interlayer insulating film 116 is formed on the entire surface of the substrate 100 to cover the control element including the plurality of gate electrodes and the photodiode 111. For example, the first interlayer insulating film 116 is formed of an oxide film-based material. Preferably, the first interlayer insulating film 116 may include a high density plasma (HDP) oxide film, a boron phosphorus silicalicate glass (BPSG) film, a phosphorous Silicate glass (PSG) film, a plasma enhanced tetra ethole ortho silicate (PETOS) film, and a PECVD (PECVD) film. Single layer film using any one of Plasma Enhanced Chemical Vapor Deposition (USG) film, USG (Un-doped Silicate Glass) film, Fluorinated Silicate Glass (FSG) film, Carbon Doped Oxide (CDO) film and Organic Silicate Glass (OSG) film It is formed of a laminated film in which these are laminated.

이어서, 도 5b에 도시된 바와 같이, 마스크 공정 및 식각공정을 실시하여 제 1 층간절연막(116)의 일부를 식각함으로써, 제1 층간절연막(116) 내에 플로팅 확산영역(114) 및 제2 게이트 전극(104b)을 각각 노출시키는 복수의 컨택홀(미도시)을 형성한다. Subsequently, as shown in FIG. 5B, a portion of the first interlayer insulating layer 116 is etched by performing a mask process and an etching process, thereby forming the floating diffusion region 114 and the second gate electrode in the first interlayer insulating layer 116. A plurality of contact holes (not shown) are formed to expose 104b.

이어서, 컨택홀에만 매립되는 복수의 컨택 플러그(118a, 118b)를 각각 형성한다. 예컨대, 컨택홀이 매립되도록 제1 층간절연막(116) 상에 플러그 물질을 증착한 후, 이를 평탄화하여 컨택 플러그(118a, 118b; 이하, 제1 및 제2 컨택 플러그라 함)를 형성한다.Subsequently, a plurality of contact plugs 118a and 118b which are embedded only in the contact holes are formed, respectively. For example, after the plug material is deposited on the first interlayer insulating layer 116 so as to fill the contact holes, the plug material is planarized to form contact plugs 118a and 118b (hereinafter, referred to as first and second contact plugs).

이어서, 도 5c에 도시된 바와 같이, 제1 층간절연막(116) 상에 광차단층(120)을 증착한 후, 마스크 공정 및 식각공정을 실시하여 제어소자가 형성된 영역과 중첩되는 제1 층간절연막(116) 상부에만 광차단층(120)이 잔류하도록 포토 다이오드(111)가 형성된 영역과 중첩되는 영역의 광차단층(120)을 식각한다. 이러한 광차단층(120)의 형성으로 인해 제어 소자가 형성된 영역(또는, 제어부)로 입사되는 광을 차단할 수 있게 된다. Subsequently, as illustrated in FIG. 5C, after the light blocking layer 120 is deposited on the first interlayer insulating layer 116, a mask process and an etching process may be performed to overlap the region where the control element is formed. The light blocking layer 120 in the region overlapping with the region where the photodiode 111 is formed is etched so that the light blocking layer 120 remains only on the upper portion. Due to the formation of the light blocking layer 120, light incident to the region (or the controller) on which the control element is formed may be blocked.

여기서, 광차단층(120)은 Ti, TiN, Ti/TiN의 적층막, 금속물질 및 도핑된 폴리실리콘의 일군 에서 선택된 어느 하나로 형성한다.Here, the light blocking layer 120 is formed of any one selected from Ti, TiN, a laminated film of Ti / TiN, a metal material and a doped polysilicon.

이어서, 도 5d에 도시된 바와 같이, 광차단층(120)을 덮도록 제1 층간절연막(116) 상에 제2 층간절연막(122)을 증착한다. 이때, 제2 층간절연막(122)은 제1 층간절연막(116)과 동일한 물질로 형성한다.Subsequently, as illustrated in FIG. 5D, a second interlayer insulating film 122 is deposited on the first interlayer insulating film 116 to cover the light blocking layer 120. In this case, the second interlayer insulating film 122 is formed of the same material as the first interlayer insulating film 116.

이어서, 마스크 공정 및 식각공정을 실시하여 제1 및 제2 층간절연막(116, 122)의 일부를 식각함으로써, 드라이브 트랜지스터용 접합영역(113)을 각각 노출시 키는 복수의 컨택홀(미도시)을 형성한다.Subsequently, a portion of the first and second interlayer insulating films 116 and 122 are etched by performing a mask process and an etching process, thereby exposing a plurality of contact holes to expose the junction regions 113 for the drive transistors, respectively. To form.

이어서, 컨택홀에만 매립되는 복수의 컨택 플러그(123; 이하, 제3 컨택 플러그라 함)를 각각 형성하고, 제2 층간절연막(122) 상에 금속배선 물질을 증착한 후, 이를 식각하여 복수의 제3 컨택 플러그(123)와 각각 연결되는 복수의 금속배선(124)을 형성한다. 바람직하게는, 제3 컨택 플러그(123) 및 금속배선(124)은 광차단층(120)과 접속되지 않도록 형성한다.Subsequently, a plurality of contact plugs 123 (hereinafter referred to as third contact plugs) embedded only in the contact holes are formed, the metal wiring material is deposited on the second interlayer insulating layer 122, and then etched to form a plurality of contact plugs 123. A plurality of metal wires 124 connected to the third contact plugs 123 are formed, respectively. Preferably, the third contact plug 123 and the metal wire 124 are formed so as not to be connected to the light blocking layer 120.

이어서, 드라이브 트랜지스터용 접합영역(113), 예컨대 드라이브 트랜지스터의 드레인에 전원전압(VDD)을 인가하기 위하여 금속배선(124) 상부에 금속배선과 연결되는 상부 금속배선(130)을 형성한다. 예컨대, 금속배선(124)을 덮도록 제2 층간절연막(122) 상에 제3 층간절연막(126)을 증착한 후, 마스크 공정 및 식각공정을 실시하여 드라이브 트랜지스터의 드레인에 연결된 금속배선(124)을 노출시키는 컨택홀을 형성하고, 컨택홀에 매립되는 컨택 플러그(128; 이하, 제4 컨택 플러그라 함)을 형성한다. 그런 다음, 제4 컨택 플러그(128)와 연결되도록 제3 층간절연막(126) 상에 금속배선(130)을 형성한다. Subsequently, in order to apply the power supply voltage VDD to the junction region 113 for the drive transistor, for example, the drain of the drive transistor, an upper metal wiring 130 connected to the metal wiring is formed on the metal wiring 124. For example, after the third interlayer dielectric layer 126 is deposited on the second interlayer dielectric layer 122 to cover the metal interconnection 124, the metal line 124 connected to the drain of the drive transistor is performed by performing a mask process and an etching process. A contact hole exposing the contact hole and forming a contact plug 128 (hereinafter, referred to as a fourth contact plug) embedded in the contact hole. Then, the metal wire 130 is formed on the third interlayer insulating film 126 to be connected to the fourth contact plug 128.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 제어소자가 형성된 영역과 중첩되도록 제어소자를 덮는 층간절연막 상에 광차단층을 형성시킴으로써, 외부로부터 입사된 광이 제어소자가 형성된 영역으로 입사되는 것을 차단할 수 있다. 따라서, 광특성이 우수한 고해상도의 이미지를 구현하는 이미지 센서 및 그 제조방법을 제공할 수 있다.As described above, according to the present invention, by forming the light blocking layer on the interlayer insulating film covering the control element so as to overlap the region where the control element is formed, it is possible to block the light incident from the outside incident to the area where the control element is formed. have. Accordingly, it is possible to provide an image sensor and a method of manufacturing the same, which realize a high resolution image having excellent optical characteristics.

또한, 상술한 본 발명에 의하면, 플로팅 확산영역과 드라이브 트랜지스터의 게이트 전극이 광차단층에 의해 상호 접속됨으로써, 플로팅 확산영역 및 드라이브 트랜지스터의 게이트 전극을 각각 연결하는 별도의 금속배선을 형성하는 데 비하여 더욱 넓은 설계 마진(margin)을 확보할 수 있다. In addition, according to the present invention described above, the floating diffusion region and the gate electrode of the drive transistor are interconnected by a light blocking layer, thereby further forming a separate metal wiring connecting the floating diffusion region and the gate electrode of the drive transistor, respectively. A wide design margin can be achieved.

Claims (12)

포토 다이오드와, 상기 포토 다이오드의 광전하를 제어하는 제어소자가 형성된 기판;A substrate on which a photodiode and a control element for controlling the photocharge of the photodiode are formed; 상기 포토 다이오드와 상기 제어소자를 덮도록 상기 기판 상에 형성된 제1 층간절연막; 및A first interlayer insulating film formed on the substrate to cover the photodiode and the control element; And 상기 제어소자가 형성된 영역으로 광이 입사되지 않도록 하기 위하여 상기 포토 다이오드가 형성된 영역과 중첩되지 않도록 상기 제어소자가 형성된 영역과 중첩되는 상기 제1 층간절연막 상에 형성된 광차단층The light blocking layer formed on the first interlayer insulating layer overlapping the region where the control element is formed so as not to overlap the region where the photodiode is formed so that light does not enter the region where the control element is formed. 을 포함하는 이미지 센서.Image sensor comprising a. 제 1 항에 있어서, 상기 제어소자는,The method of claim 1, wherein the control element, 상기 포토 다이오드의 일측에 얼라인되도록 상기 기판에 형성된 트랜스퍼 트랜지스터;A transfer transistor formed on the substrate to be aligned on one side of the photodiode; 상기 포토 다이오드에서 모아진 광전하를 상기 트랜스퍼 트랜지스터를 통해 전송받도록 상기 트랜스퍼 트랜지스터 일측의 상기 기판 내에 형성된 플로팅 확산영역;A floating diffusion region formed in the substrate on one side of the transfer transistor to receive the photocharges collected by the photodiode through the transfer transistor; 상기 플로팅 확산영역의 일측에 형성되어 상기 플로팅 확산영역을 리셋시키기 위한 리셋 트랜지스터;A reset transistor formed on one side of the floating diffusion region to reset the floating diffusion region; 상기 플로팅 확산영역의 전위를 증폭하기 위하여 소스 팔로워 버퍼 증폭기로 기능하는 드라이브 트랜지스터; 및A drive transistor functioning as a source follower buffer amplifier to amplify the potential of the floating diffusion region; And 상기 드라이브 트랜지스터로부터 증폭된 신호를 출력하기 위하여 스위칭 역할을 수행하는 셀렉트 트랜지스터Select transistor which performs a switching role to output the amplified signal from the drive transistor 를 포함하는 이미지 센서.Image sensor comprising a. 제 2 항에 있어서,The method of claim 2, 상기 플로팅 확산영역과 상기 드라이브 트랜지스터의 게이트 전극은 상기 광차단층에 의해 상호 접속된 이미지 센서.And the floating diffusion region and the gate electrode of the drive transistor are interconnected by the light blocking layer. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, The method according to any one of claims 1 to 3, 상기 광차단층은 Ti, TiN, Ti/TiN의 적층막, 금속물질 및 도프드 폴리실리콘의 일군에서 선택된 어느 하나로 형성된 이미지 센서.The light blocking layer is formed of any one selected from Ti, TiN, a laminated film of Ti / TiN, a metal material and a doped polysilicon. 제 2 항 또는 제 3 항에 있어서,The method of claim 2 or 3, 상기 광차단층을 덮도록 상기 제1 층간절연막 상에 형성된 제2 층간절연막; 및A second interlayer insulating film formed on the first interlayer insulating film to cover the light blocking layer; And 상기 드라이브 트랜지스터의 접합영역과 각각 전기적으로 연결되도록 상기 제2 층간절연막 상에 형성된 복수의 금속배선A plurality of metal interconnections formed on the second interlayer insulating layer to be electrically connected to junction regions of the drive transistors, respectively; 을 더 포함하는 이미지 센서.Image sensor further including. 제 5 항에 있어서,The method of claim 5, 상기 금속배선은 상기 광차단층과 접속되지 않는 이미지 센서.And the metal wiring is not connected to the light blocking layer. 포토 다이오드와, 상기 포토 다이오드의 광전하를 제어하는 제어소자가 형성된 기판을 제공하는 단계;Providing a substrate including a photodiode and a control element for controlling photocharge of the photodiode; 상기 제어소자를 덮도록 상기 기판 상에 제1 층간절연막을 형성하는 단계; 및Forming a first interlayer insulating film on the substrate so as to cover the control device; And 상기 제어소자가 형성된 영역으로 광이 입사되지 않도록 하기 위하여 상기 포토 다이오드가 형성된 영역과 중첩되지 않도록 상기 제어소자가 형성된 영역과 중첩되는 광차단층을 형성하는 단계Forming a light blocking layer overlapping the region where the control element is formed so as not to overlap the region where the photodiode is formed so that light does not enter the region where the control element is formed; 를 포함하는 이미지 센서 제조방법.Image sensor manufacturing method comprising a. 제 7 항에 있어서, 상기 포토 다이오드 및 상기 제어소자가 형성된 상기 기 판을 제공하는 단계는,The method of claim 7, wherein the providing of the substrate on which the photodiode and the control element are formed, 상기 기판 상에 복수의 트랜지스터용 게이트 전극을 형성하는 단계; 및Forming a plurality of gate electrodes for the transistor on the substrate; And 상기 트랜지스터용 게이트 전극 중 트랜스퍼 트랜지스터용 게이트 전극의 양측으로 노출된 상기 기판 내에 상기 포토 다이오드 및 플로팅 확산영역을 형성하는 단계Forming the photodiode and the floating diffusion region in the substrate exposed to both sides of a gate electrode for a transfer transistor among the gate electrodes for the transistor; 를 포함하는 이미지 센서 제조방법.Image sensor manufacturing method comprising a. 제 8 항에 있어서,The method of claim 8, 상기 광차단층을 형성하는 단계는 상기 광차단층이 상기 트랜지스터용 게이트 전극 중 드라이브 트랜지스터용 게이트 전극과 상기 플로팅 확산영역을 상호 접속시키도록 형성하는 이미지 센서 제조방법.The forming of the light blocking layer may include forming the light blocking layer to interconnect a gate electrode for a drive transistor among the gate electrodes for the transistor and the floating diffusion region. 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서,The method according to any one of claims 7 to 9, 상기 광차단층은 Ti, TiN, Ti/TiN의 적층막, 금속물질 및 도핑된 폴리실리콘의 일군에서 선택된 어느 하나로 형성하는 이미지 센서 제조방법.The light blocking layer is formed of any one selected from the group of Ti, TiN, Ti / TiN laminated film, a metal material and doped polysilicon. 제 9 항에 있어서, 상기 광차단층을 형성한 후, The method of claim 9, wherein after forming the light blocking layer, 상기 광차단층을 덮도록 상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 단계;Forming a second interlayer insulating film on the first interlayer insulating film so as to cover the light blocking layer; 상기 제1 및 제2 층간절연막 내에 상기 드라이브 트랜지스터의 접합영역과 각각 전기적으로 연결되는 복수의 컨택 플러그를 형성하는 단계; 및Forming a plurality of contact plugs electrically connected to junction regions of the drive transistors in the first and second interlayer insulating films; And 상기 컨택 플러그와 각각 연결되는 복수의 금속배선을 형성하는 단계Forming a plurality of metal wires respectively connected to the contact plugs; 를 더 포함하는 이미지 센서 제조방법.Image sensor manufacturing method further comprising. 제 11 항에 있어서,The method of claim 11, 상기 컨택 플러그 및 상기 금속배선은 상기 광차단층과 접속되지 않도록 형성하는 이미지 센서 제조방법.And the contact plug and the metal wiring are not connected to the light blocking layer.
KR1020050106536A 2005-11-08 2005-11-08 Image sensor and method for manufacturing the same KR20070049409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106536A KR20070049409A (en) 2005-11-08 2005-11-08 Image sensor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106536A KR20070049409A (en) 2005-11-08 2005-11-08 Image sensor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20070049409A true KR20070049409A (en) 2007-05-11

Family

ID=38273391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106536A KR20070049409A (en) 2005-11-08 2005-11-08 Image sensor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20070049409A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051808B1 (en) * 2008-10-21 2011-07-27 매그나칩 반도체 유한회사 Method of manufacturing semiconductor device using local connection wiring
KR20140013853A (en) * 2012-07-27 2014-02-05 삼성디스플레이 주식회사 X-ray detector
KR20180115391A (en) * 2017-04-12 2018-10-23 삼성전자주식회사 Image sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051808B1 (en) * 2008-10-21 2011-07-27 매그나칩 반도체 유한회사 Method of manufacturing semiconductor device using local connection wiring
KR20140013853A (en) * 2012-07-27 2014-02-05 삼성디스플레이 주식회사 X-ray detector
KR20180115391A (en) * 2017-04-12 2018-10-23 삼성전자주식회사 Image sensor

Similar Documents

Publication Publication Date Title
KR101708059B1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR100708829B1 (en) Mos image sensor
CN102201417B (en) Solid photographic device, solid-state imaging device manufacturing method and electronic installation
US9564464B2 (en) Monolithically stacked image sensors
US8952433B2 (en) Solid-state image sensor, method of manufacturing the same, and imaging system
KR100757654B1 (en) Cmos image sensor and method for manufacturing the same
KR20110010058A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
TW201126707A (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
KR100698104B1 (en) CMOS image sensor and method for manufacturing the same
US20200035740A1 (en) Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
KR102067296B1 (en) Solid-state imaging element and electronic device
JP2012147169A (en) Solid state image pickup device
US10096633B2 (en) Transistor and image sensor having the same
KR20150139787A (en) Manufacturing method of semiconductor device
US9608033B2 (en) Solid-state image sensor, method of manufacturing the same, and camera
US8553125B2 (en) Solid-state image sensor and camera having image sensor with planarized insulative film
TW201628176A (en) Solid-state imaging device and method of manufacturing solid-state imaging device
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR20070049409A (en) Image sensor and method for manufacturing the same
TW201803100A (en) Semiconductor device and method for fabricating the same
US7994551B2 (en) Image sensor and method of fabricating the same
KR20070050593A (en) Image sensor and method for manufacturing the same
KR20070034292A (en) CMOS image sensor and its manufacturing method
KR100642451B1 (en) Cmos image sensor and method for manufacturing the same
US20240162258A1 (en) Image sensor and method of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination