KR20070055881A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20070055881A
KR20070055881A KR1020050114368A KR20050114368A KR20070055881A KR 20070055881 A KR20070055881 A KR 20070055881A KR 1020050114368 A KR1020050114368 A KR 1020050114368A KR 20050114368 A KR20050114368 A KR 20050114368A KR 20070055881 A KR20070055881 A KR 20070055881A
Authority
KR
South Korea
Prior art keywords
metal wiring
gas
forming
semiconductor device
semiconductor substrate
Prior art date
Application number
KR1020050114368A
Other languages
English (en)
Inventor
심규찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050114368A priority Critical patent/KR20070055881A/ko
Publication of KR20070055881A publication Critical patent/KR20070055881A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 구리막을 이용한 금속배선의 확산방지 특성을 향상시키기 위하여, WNC 막으로 ALD 방법으로 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 생산성을 향상시킬 수 있도록 하는 기술이다.

Description

반도체소자의 금속배선 형성방법{Method for forming metal lines of semiconductor devices}
도 1 은 종래기술에 따라 금속배선을 도시한 단면도.
도 2 는 본 발명의 실시예에 따라 형성된 반도체소자의 금속배선을 도시한 단면도.
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 다마신 ( damascene ) 방법을 이용하여 다층 금속배선의 확산방지막을 형성하는 기술에 관한 것이다.
반도체소자의 구조를 분석하여 보면 기본적으로 다수의 전기적인 배선층이 상하 방향으로 적층되어 있고, 이러한 상, 하부 배선층 사이를 연결하는 연결층으로 구성되어 있다.
로직 소자의 예를 들어 생각하면 게이트, 금속층 등이 전기적인 배선층에 해당되고 게이트층과 금속층을 연결하는 콘택홀 층 또는 상부/하부 금속층 사이를 연결하는 비아 콘택홀층이 연결층에 해당된다.
일반적으로 반도체소자의 금속배선 방법은 평탄화된 표면 상에 금속배선을 패터닝하고 이를 평탄화시키는 층간절연막을 형성하는 공정으로 진행하였으나 반도체소자의 고집적화에 따른 미세 선폭의 금속배선 패터닝이 용이하지 않게 되었다.
이러한 문제점을 해결하기 위하여 평탄화된 표면 상에 금속배선이 형성될 영역이 식각된 IMD 층 ( inter metal dielectric layer ) 을 형성하고 이를 매립하는 다마신 방법을 사용하였다.
또한, 반도체소자가 고집적화됨에 따라 차세대 금속배선 재료로 현재의 알루미늄 보다 전기저항이 낮고, 전기 및 응력이동도에 대한 저항성이 우수한 구리가 추천되고 있다.
그러나, 구리는 실리콘 및 산화물 내에서 매우 빠른 확산도를 가지고 있으므로 구리의 확산을 막아줄 확산방지막을 필요로 한다.
기존에 개발된 확산방지막들은 거의 전부 구리와 전혀 반응을 하지 않는 금속 또는 질화물로 개발되어져 있다.
지금까지 개발된 확산방지막은 WN 이 사용되고 있다.
도 1 은 종래기술에 따라 형성된 반도체소자의 금속배선을 도시한 단면도이다.
먼저, 반도체기판(11) 상에 활성영역을 정의하는 소자분리막(미도시), 워드라인(미도시), 비트라인(미도시), 캐패시터(미도시) 및 하부 금속배선(미도시)을 형성하고 그 상부를 평탄화시키는 하부절연층(미도시)을 형성한다. 이때, 상기 하 부 금속배선은 구리를 이용하여 형성한다.
전체표면상부에 다마신 공정에 따라 상부 금속배선 영역을 형성할 IMD 층 ( inter metal dielectric layer )(13)을 형성한다.
이때, 상기 IMD 층(13)은 제1식각방지막, 제1층간절연막, 제2식각방지막, 제2층간절연막 및 하드마스크층의 적층구조로 형성한 것으로, 금속배선 콘택마스크인 비아콘택마스크 및 금속배선 마스크를 이용하여 금속배선의 콘택플러그 영역을 포함하는 상부 금속배선 영역(15)을 형성한 것이다.
그 다음, 상기 상부 금속배선 영역(15)을 포함한 전체표면상부에 확산방지막인 WN 막(17)을 형성한다.
상기 상부 금속배선 영역(15)을 매립하는 구리막(19)을 전체표면상부에 형성하고, 상기 IMD 층(13)을 노출시키는 평탄화식각 공정으로 구리배선을 형성한다.
그러나, 상기 확산방지막인 WN 막은 비저항이 높아 소자의 동작 속도를 저하시키고, 실리콘 산화막 및 구리와의 점착성이 낮아 필링 ( peeling ) 이 유발될 수 있는 문제점이 있다. 또한, 산화막 상에 WN 막을 증착하는 시간이 길어 반도체소자의 제조 시간을 증가시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 확산방지막으로 WNC 막을 형성하여 비저항을 감소시키고 , 산화막 및 구리와의 점착성을 증가시키며 공정시간을 단축할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키고 생산성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적 이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
구리 금속배선의 확산방지막으로 WNC 막을 형성하는 반도체소자의 금속배선 형성방법에 있어서,
(a) 트리에틸보론 ( Triethylboron, B(C2H5)3) ), P(C2H5)3), B(C2H5O)3, P(C2H5O)3 및 이들을 조합한 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계;
(b) 비활성가스를 이용하여 퍼지하는 단계;
(c) WF6, WBr5, WC, WCl6, W(CO)6 및 이들을 조합한 텅스텐계 가스 ( tungsten-based gas ) 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하여 반도체기판에 흡착된 트리에틸보론과 반응시키는 단계;
(d) 비활성가스를 이용하여 퍼지하는 단계;
(e) NH3 가스를 반도체기판이 로딩된 챔버에 주입하여 흡착된 텅스텐계 가스와 반응시키는 단계;
(f) 비활성가스를 이용하여 퍼지하는 단계; 및
(g) 상기 (a)-(f) 단계를 적어도 2회 이상 반복하는 ALD ( Atomic Layer Deposition ) 방법으로 WNC 막을 형성하는 단계를 더 포함하는 것과,
상기 (a), (c) 및 (e) 단계는 각각 플라즈마를 이용하여 실시하는 것과,
상기 (b), (d) 및 (f) 단계의 비활성가스는 각각 Ar 가스 또는 Ar/N2 혼합가스를 이용하여 실시하는 것을 제1특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
구리 금속배선의 확산방지막으로 WNC 막을 형성하는 반도체소자의 금속배선 형성방법에 있어서,
(a) 트리에틸보론 ( Triethylboron, B(C2H5)3) ), P(C2H5)3), B(C2H5O)3, P(C2H5O)3 및 이들을 조합한 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계;
(b) WF6, WBr5, WC, WCl6, W(CO)6 및 이들을 조합한 텅스텐계 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계; 및
(c) NH3 가스를 반도체기판이 로딩된 챔버에 주입하는 단계; 를 포함하며,
상기 (a), (b) 및 (c) 를 조합한 공정을 적어도 2회 이상 반복 실시하여 ADL ( Atomic Layer Deposition ) 방법으로 WNC 막을 형성하되, 각각의 단계 후에 비활성가스를 이용하여 퍼지하는 단계를 더 포함하는 것과,
상기 (a), (b) 및 (c) 단계는 각각 플라즈마를 이용하여 실시하는 것과,
상기 비활성가스는 Ar 가스 또는 Ar/N2 혼합가스를 사용하는 것을 제2특징으 로 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 반도체소자의 금속배선을 도시한 단면도이다.
먼저, 반도체기판(21) 상에 활성영역을 정의하는 소자분리막(미도시), 워드라인(미도시), 비트라인(미도시), 캐패시터(미도시) 및 하부 금속배선(미도시)을 형성하고 그 상부를 평탄화시키는 하부절연층(미도시)을 형성한다. 이때, 상기 하부 금속배선은 구리를 이용하여 형성한다.
전체표면상부에 다마신 공정에 따라 상부 금속배선 영역을 형성할 IMD 층 ( inter metal dielectric layer )(23)을 형성한다.
이때, 상기 IMD 층(23)은 제1식각방지막, 제1층간절연막, 제2식각방지막, 제2층간절연막 및 하드마스크층의 적층구조로 형성한 것으로, 금속배선 콘택마스크인 비아콘택마스크 및 금속배선 마스크를 이용하여 금속배선의 콘택플러그 영역을 포함하는 상부 금속배선 영역(25)을 형성한 것이다.
그 다음, 상기 상부 금속배선 영역(25)을 포함한 전체표면상부에 확산방지막인 WNC 막(27)을 형성한다. 그리고, 상기 상부 금속배선 영역(25)을 매립하는 구리막(29)을 전체표면상부에 형성하고, 상기 IMD 층(23)을 노출시키는 평탄화식각 공정으로 상기 상부 금속배선 영역(25)만을 매립하는 상부 구리배선을 구리막(29)으로 형성한다.
한편, 상기 확산방지막인 WNC 막(27)의 형성공정은 다음과 같은 1-6 단계를 적어도 2회 이상 반복하는 ALD ( Atomic Layer Deposition ) 방법으로 형성한다.
1. 트리에틸보론 ( Triethylboron, B(C2H5)3) ), P(C2H5)3), B(C2H5O)3, P(C2H5O)3 및 이들을 조합한 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계
2. 반도체기판에 흡착되고 남은 트리에틸보론을 비활성가스인 Ar 가스를 이용하여 퍼지하는 단계
3. WF6, WBr5, WC, WCl6, W(CO)6 및 이들을 조합한 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하여 반도체기판에 흡착된 트리에틸보론과 반응시키는 단계
4. 잉여 WF6 가스를 비활성가스인 Ar 가스로 퍼지하는 단계
5. NH3 가스를 반도체기판이 로딩된 챔버에 주입하여 흡착된 WF6 와 반응시키는 단계
6. 잉여 NH3 가스를 비활성가스인 Ar 가스로 퍼지하는 단계
여기서, 상기 확산방지막인 WNC 막(27) 형성공정시 주입된 가스에 따른 작용은 다음과 같다.
상기 트리에틸보론은 표면에 흡착된 NHx 사이트 ( site ) 에서 화학반응하여 WF6 와의 화학반응을 하기 위한 반응자치 ( reactive sites ) 를 제공하며, 이때 C2H6, B(C2H5)2F, C2H5F 등의 부산물을 발생시킨다.
상기 3 의 단계에서 WF6 를 주입하는 경우는 표면에 있는 반응물들과 반응하여 B(C2H5)F2, B(C2H5)(CH3)F2, BF3 등의 형태로 보론 원자를 제거한다. 이때, 텅스텐 원자는 탄소원자와 반응하여 금속 탄화물 ( metal carbide ) 형태를 유지한다.
상기 5 의 단계에서 NH3 를 주입하는 경우는 표면에 있는 반응물들과 반응하여 HF 의 형태로 F 원자를 제거시킨다.
상기 1,3,5 의 반응물 주입 공정은 플라즈마를 이용하여 실시한다.
상기 2,4,6 의 퍼지 단계는 Ar 가스를 포함하는 비활성가스인 N2 가스를 이용하여 실시할 수도 있다.
또한, WN 막( 도 1 의 '17')이 4500 μΩ㎝ 정도인데 비하여, 상기 WNC 막(27)은 300 - 400 μΩ㎝ 이므로 종래의 WN 막 보다 낮은 비저항을 가지고, 구리 점착성이 우수하며, 실리콘산화막 상에서 인큐베이션 타임이 없어 용이하게 성장할 수 있고 그에 따른 성장 시간을 단축할 수 있다.
본 발명의 다른 실시예는 상기한 실시예와 같은 공정으로 형성하되, 상기 WNC 막(27)을 형성하는 반응챔버에서의 ALD 공정시 1,3,5 단계를 조합한 공정을 적어도 2회 이상 반복 실시하여 ADL ( Atomic Layer Deposition ) 방법으로 WNC 막을 형성하되, 각각의 단계 후에 비활성가스를 이용하여 퍼지하는 단계를 더 포함하는 것이다.
예를들면, 1,3,5 의 조합된 공정, 1,5,3 의 조합된 공정, 3,1,5 의 조합된 공정, 3,5,1 의 조합된 공정, 5,1,3 의 조합된 공정 또는 5,3,1 의 조합된 공정을 적어도 2회 이상 반복 실시하는 ADL ( Atomic Layer Deposition ) 방법으로 WNC 막을 형성하되, 각각의 단계 후에 비활성가스인 Ar 가스 또는 Ar/N2 혼합가스를 이용하여 퍼지하는 단계를 더 포함하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 구리막을 이용한 금속배선 형성공정시 WNC 막으로 확산방지막을 형성하여 비저항을 감소시키고, IMD 층 및 구리막과의 점착성을 증가시켜 필링 현상의 유발을 방지하며 증착에 필요한 시간을 감소시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 생산성을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 구리 금속배선의 확산방지막으로 WNC 막을 형성하는 반도체소자의 금속배선 형성방법에 있어서,
    (a) 트리에틸보론 ( Triethylboron, B(C2H5)3) ), P(C2H5)3), B(C2H5O)3, P(C2H5O)3 및 이들을 조합한 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계;
    (b) 비활성가스를 이용하여 퍼지하는 단계;
    (c) WF6, WBr5, WC, WCl6, W(CO)6 및 이들을 조합한 텅스텐계 가스 ( tungsten-based gas ) 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하여 반도체기판에 흡착된 트리에틸보론과 반응시키는 단계;
    (d) 비활성가스를 이용하여 퍼지하는 단계;
    (e) NH3 가스를 반도체기판이 로딩된 챔버에 주입하여 흡착된 텅스텐계 가스와 반응시키는 단계;
    (f) 비활성가스를 이용하여 퍼지하는 단계; 및
    (g) 상기 (a)-(f) 단계를 적어도 2회 이상 반복하는 ALD ( Atomic Layer Deposition ) 방법으로 WNC 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 (a), (c) 및 (e) 단계는 각각 플라즈마를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 (b), (d) 및 (f) 단계의 비활성가스는 각각 Ar 가스 또는 Ar/N2 혼합가스를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 구리 금속배선의 확산방지막으로 WNC 막을 형성하는 반도체소자의 금속배선 형성방법에 있어서,
    (a) 트리에틸보론 ( Triethylboron, B(C2H5)3) ), P(C2H5)3), B(C2H5O)3, P(C2H5O)3 및 이들을 조합한 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계;
    (b) WF6, WBr5, WC, WCl6, W(CO)6 및 이들을 조합한 텅스텐계 가스 중에서 한가지를 반도체기판이 로딩된 챔버에 주입하는 단계; 및
    (c) NH3 가스를 반도체기판이 로딩된 챔버에 주입하는 단계를 포함하며,
    상기 (a), (b) 및 (c) 를 조합한 공정을 적어도 2회 이상 반복 실시하여 ADL ( Atomic Layer Deposition ) 방법으로 WNC 막을 형성하되, 각각의 단계 후에 비활 성가스를 이용하여 퍼지하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 4 항에 있어서,
    상기 (a), (b) 및 (c) 단계는 각각 플라즈마를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제 4 항에 있어서,
    상기 비활성가스는 Ar 가스 또는 Ar/N2 혼합가스를 사용하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR1020050114368A 2005-11-28 2005-11-28 반도체소자의 금속배선 형성방법 KR20070055881A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050114368A KR20070055881A (ko) 2005-11-28 2005-11-28 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114368A KR20070055881A (ko) 2005-11-28 2005-11-28 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20070055881A true KR20070055881A (ko) 2007-05-31

Family

ID=38277150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114368A KR20070055881A (ko) 2005-11-28 2005-11-28 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20070055881A (ko)

Similar Documents

Publication Publication Date Title
US20080237859A1 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US7307015B2 (en) Method for forming an interconnection line in a semiconductor device
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US6869871B1 (en) Method of forming metal line in semiconductor device including forming first and second zirconium films
KR100769144B1 (ko) 에스아이피 구조의 반도체 장치 및 그 제조방법
US20120007240A1 (en) Metal wire for a semiconductor device formed with a metal layer without voids therein and a method for forming the same
KR20050022526A (ko) 반도체 소자 및 그 제조 방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
US7902065B2 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
KR20070005870A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070055881A (ko) 반도체소자의 금속배선 형성방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100680940B1 (ko) 반도체 소자의 금속배선 형성방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR100891524B1 (ko) 반도체 소자의 제조방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030003333A (ko) 반도체 소자 제조 방법
US20100052169A1 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination