KR20070054242A - Ｒｌｌ(1,ｋ) 및 ｍｔｒ(2) 제약을 갖는 변조 코딩 - Google Patents

Ｒｌｌ(1,ｋ) 및 ｍｔｒ(2) 제약을 갖는 변조 코딩 Download PDF

Info

Publication number
KR20070054242A
KR20070054242A KR1020077008291A KR20077008291A KR20070054242A KR 20070054242 A KR20070054242 A KR 20070054242A KR 1020077008291 A KR1020077008291 A KR 1020077008291A KR 20077008291 A KR20077008291 A KR 20077008291A KR 20070054242 A KR20070054242 A KR 20070054242A
Authority
KR
South Korea
Prior art keywords
code
channel
constraint
bitstream
parity
Prior art date
Application number
KR1020077008291A
Other languages
English (en)
Inventor
빌렘 엠. 제이. 엠. 코에네
알렉산더 패디
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070054242A publication Critical patent/KR20070054242A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1453—17PP modulation, i.e. the parity preserving RLL(1,7) code with rate 2/3 used on Blu-Ray discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은, d=1의 제약을 갖는 런길이 제한 (d,k) 채널코드에 의해 사용자 비트스트림을 코딩된 비트스트림으로 변환하는 방법에 관한 것이다. 비트 검출 성능을 향상시키기 위해서, r=2의 추가 RMTR 제약은, d=1 제약에서 허용된 최소 런의 최대 수를 2로 한정하도록 한다. 이러한 코드의 추가적인 이점은 2개의 서로 다른 k 제약에 의거한 비터비 비트 검출기의 역추적 깊이의 제한이 있고, 이러한 d=1, r=2 코드의 구성이 개시되어 있다.
변환방법, 사용자 비트스트림, 채널코드, RMTR, 재생장치.

Description

ＲＬＬ(1,Ｋ) 및 ＭＴＲ(2) 제약을 갖는 변조 코딩{MODULATION CODING WITH RLL(1,K) AND MTR(2) CONSTRAINTS}
(도입)
본 발명은, d=1의 제약을 갖는 채널코드에 의해 사용자 비트스트림을 코딩된 비트스트림으로 변환하는 방법과, d=1의 제약을 갖는 채널코드를 적용하는 프로세싱 디바이스를 구비하되 채널코드에 의해 사용자 비트스트림을 코딩된 비트스트림으로 변환하는 코더와, 이러한 코더를 구비한 기록장치와, d=1의 제약을 갖는 채널코드에 의해 코딩된 비트스트림에서 코딩된 사용자 비트스트림으로 이루어진 신호를 갖는 트랙을 포함한 기록매체와, d=1의 제약을 갖는 채널코드에 의해 코딩된 비트스트림에서 코딩된 사용자 비트스트림으로 이루어진 코드 비트스트림에 관해 비트 검출을 수행하는 비트 검출기와, 이러한 비트 검출기를 구비한 재생장치에 관한 것이다.
(예를 들면, 33-37GB의 범위에서 12cm 디스크의 용량이 25GB의 블루레이 디스크를 넘는) d=1 제약된 저장 시스템에 대한 매우 높은 밀도에서, 연속적인 2T런(run)은, 비트 검출의 치명적인 약점이다. 양쪽에서의 보다 큰 런길이로 경계지워진 상기 2T 런의 시퀀스는, 2T-열(train)이라고 한다. 이것은, 일반적인 내용이고, 상기와 같이 새로운 것이 아니다. 현재, "Optical Disc System for Digital Video Recording" Jpn.J.Appl. Phys.,Vol.39(2000) Part1,No.2B,pp.912-919에서 T.Narahara, S.Kobayashi. M.Hattori,Y.Shimpuku,G.van den Enden,J.A.H.M.Kahlman,M. van Dijk 및 R. van Woudenberg에 의해 기재된 것과 같은 BD의 17PP 코드는, 소위 r=6의 RMTR 제약(반복된 최소 천이 런길이)을 갖고, 이것은, 연속적인 최소 런길이의 수가 6으로 한정되거나, 달리 말하면, 2T 열의 최대 길이는 12채널 비트이다는 것을 의미한다. 상기 17PP 코드는, US5,477,222에 기재된 것과 같은 패리티 보존 원리에 의거한다.
문헌에는, RMTR 제약을 종종 MTR제약이라고도 한다. 초기에, "Maximum transition run codes for data storage systems", IEEE Transactions on Magnetics, Vol.32.No.5,pp.3992-3994, 1996,(d=0일 경우)에서 J.Moon 및 B.Brickner에서 소개된 것과 같은 최대 천이 런(MTR) 제약은, NRZ 비트스트림에서 연속적인 "1"비트의 최대 수를 특정하고, 여기서, "1"은 쌍극 채널 비트스트림에서의 천이를 나타낸다. 마찬가지로, NRZI 비트스트림에서, MTR 제약은 연속적인 1T 런의 수를 제한한다. 상술한 것처럼, MTR 제약은, d 제약과 조합될 수 있고, 이 경우에 MTR 제약은, 17PP 코드의 경우처럼, 연속적인 최소 런길이의 수를 제한한다. MTR 코드의 사용의 배경이 되는 기본 아이디어는, 소위 우세(dominant) 오차 패턴, 즉 고밀도 기록에 사용된 부분 응답 최대 유사도(PRML) 시퀀스 검출기에서 오차가 대부분 생기게 하는 패턴들을 제거한다는 것이다. d=0에 대해서 연속적인 천이의 수를 최대 2로 한정하는 고효율 16→17 MTR 코드는, T.Nishiya,K.Tsukano,T.Hirai,T.Nara,S.Mita, "Turbo-EEPRML: An EEPRML channel with an error correcting post-processor designed for 16/17 rate quasi MTR code", Proceedings Globecom'98,Sydney,pp.2706-2711,1998에 기재되어 있다.
본 발명의 목적은, 사용자 비트스트림을 채널 코드에 의해 코딩된 비트스트림으로 변환하는 방법을 제공하여 비트 검출기의 성능을 향상시키는데 있다.
상기 목적을 달성하기 위해서, 사용자 비트스트림을 채널 코드에 의해 코딩된 비트스트림으로 변환하는 방법은, 그 채널코드가 r=2의 추가 제약을 갖는 것을 특징으로 한다.
d=1에 대해 R=2/3의 코드비율의 범위 내에서, 가능한 최소 RMTR 제약은 r=2이다. r=2에 의해 비트 검출 성능이 향상된다는 것이 판명되었다. 그래서, 17PP 코드와 정확히 동일한 비율에 대해, RMTR 제약 및 그에 따른 비트 검출 성능이 최대한으로 향상된다.
아울러, 수신/검색측에서 사용되는 경우 비터비(PRML) 비트 검출기의 백트랙킹 깊이(또는 역추적 깊이)의 제한사항인 RMTR 제약을 적용함으로써 또 다른 이점을 얻는다.
RMTR 제약으로 인한 성능 이득은, 블루레이 디스크(BD) 시스템으로부터 얻어진 고밀도 광학 기록 채널에 대해 실험적으로 연구되어 왔다. 표준 23.3-25-27GB부터 37GB까지 증가된 디스크 용량을 갖는 밀도가 증가된 BD 재기록 가능형 시스템을 사용하여 실험을 하였다. 이러한 특별한 실험적 플랫폼은, 현재 블루레이 디스크 표준에서 얻어진 증가된 밀도 시스템의 표준화 계획 때문에 선택되어 왔다. PRML(비터비) 비트 검출을 이용하고 있다. 더욱이, 마찬가지로 차세대 고개수 근시 야 광 기록 시스템도 r=2 제약을 갖는 채널코드에 의해 제공된 향상된 비트 검출 성능에 도움이 된다.
비터비 비트 검출기의 성능은, 시퀀스 증폭 마진(SAM) 분석에 의거하여 측정되었다. SAM 분석에 의해,
Figure 112007028001664-PCT00001
으로서 정의된 SAM 기반 사전검출 신호 대 잡음비(SAMSNR)의 계산뿐만 아니라, 비터비 검출기의 출력에서의 오차 가능성(SAMEP)도 계산할 수 있다. SAMSNR은, 전위용량 이득에 관련될 수 있으므로 유용한 성능 측정이 되도록 증명되었다. 즉, 35GB정도의 용량의 관련 범위에서, SAMSNR에서의 1dB 이득은, 약 6% 디스크 용량 증가를 의미한다.
RMTR 제약(r=1,r=2,r=3,r=6)이 서로 다른 채널 코드는, 서로 비교된다. (이때, r=1 제약은 비율 R=2/3 코드에 의해 실현될 수 없을 뿐이다; 대신에 비율 R=16/25로 가정한다). 부과된 RMTR제약으로 인한 판독 채널 성능 이득과 그에 대응한 기록 채널 이득을 분리하기 위해서, 2개의 서로 다른 비터비 비트 검출기: 하나는 RMTR 제약인 것을 알고 다른 하나는 알지 못하는 비터비 비트 검출기를 사용하였다. 두 번째의 경우에, 성능 이득은, (사용된 기록 채널의 특성에 보다 잘 일치하도록) 디스크에 기록된 데이터의 개선된 스펙트럼 콘텐트에만 도움이 될 수 있다.
(BD 시스템에 사용된 것처럼) RMTR 제약 r=6을 갖는 17PP 채널 코드를 사용 하는 경우, 11.66dB의 SAMSNR은 기지의 RMTR 및 미지의 RMTR 비트 검출기 양쪽에 대해 달성된다, 즉 RMTR 관련 성능 이득은 판독채널에서 관찰되지 않는다. r=2인 채널 코드를 사용하는 경우, 그에 따라서 11.87dB 및 11.72dB의 SAMSNR은 기지의 RMTR 비트 검출기와 미지의 RMTR 비트 검출기에 대해 달성된다. 여기서 알 수 있듯이, 약 0.15dB의 RMTR 관련 SAMSNR 증가는, r=6의 경우에 대해 얻어져서, 약 0.3dB의 총 SAMSNR 이득이 된다. r=2인 채널 코드에 의해, r=6에 대해서 SAMSNR이 훨씬 보다 크게 향상하게 된다: 그에 따라서 12.07dB 및 12.55dB의 SAMSNR은 기지의 RMTR 비트 검출기와 미지의 RMTR 비트 검출기에 대해 달성되고, 이것은, 약 0.9dB의 총 SAMSNR 이득을 의미한다. r=2로부터 r=1까지의 추가의 RMTR 감소에 의해, 어떠한 중요한 SAMSNR 이득도 되지 못한다. 이에 반하여, 전체 시스템 성능은, 이하의 내용에서 설명된 것처럼, r=1일 경우에 대해 코드비율 손실이 증가되기 때문에 저하된다.
d=1 및 RMTR r=2에 대해, 이론적 용량은,
C(d=1, k=∞, r=2)=0.679289 (1)
가 된다.
그래서, 비율 2/3를 갖는 코드도 실행가능하다. 보다 더 공격적인 RMTR 제약 r=1에 대해, 이론적 용량은,
C(d=1, k=∞, r=1)=0.650902 (2)
명백하게는, 그래서, r=1에 대해 비율 2/3를 갖는 실용적인 코드는 가능하지 않다. 실험 결과에 의해 밝혀진 것처럼, 길이 1 및 2의 2T열이 비터비 비트 검출 기에 의해(짧은 2T 열의 양측에서의 보다 긴 런길이의 극성을 직관적으로 보아서) 명백히 식별가능하므로, r=2로부터 r=1로 진행함으로써 성능 이득이 관찰되지 않는다. 그러므로, 다음의 유도는 경우 r=2에 초점을 맞추고, 이에 대해 우리는 RMTR r=6에 의해, BD의 17PP 코드와 동일한 코드비율을 달성할 수 있다.
그래서, 제약 d=1 및 r=2를 갖는 코드는, 거의 1dB(실제로 0.9dB)의 이득, 즉 약 5% 디스크 용량 증가를 허용함으로써 디스크 용량 증가 또는 비트 검출의 신뢰성 증대를 이루는데 사용될 수 있는 향상된 성능을 제공한다는 것이 드러났다.
d=1 및 RMTR 제약 r=2를 갖는 코드의 상세한 설명.
17PP로서의 동일한 코드비율(R=2/3)과 가능한 최소 RMTR 제약(r=2)을 갖는 새로운 d=1 패리티 보존 RLL 코드를 제안하여서 비트 검출 성능을 향상시킬 수 있다: 그 향상은 (SAM)SNR의 0.9dB로서, 또는 동일하게 BD 시스템용 35GB의 용량 범위에서 용량의 5%정도로서 정량화될 수 있다.
또한, 이하의 채널코드의 추가의 특성들은, IEEE Transaction on Information Theory, Vol.IT-29,1983,pp.5-22에서 "Algorithms for Sliding Block Codes. An Application of Symbolic Dynamics to Information Theory"에서 R.L.Adler,D.Coppersmith, and M.Hassner가 기재한 것과 같은 ACH 알고리즘에 의거하여, 룩어헤드 디코딩에 의한 슬라이딩 블록 코드의 구성을 위한 다음의 공지된 기술을 실현할 수 있다:
· K.Kayanuma,C.Noda 및 T.Iwanaga에 의해 기재된 것과 같은, "Eight to Twelve Modulation Code for High Density Optical Disk", Technical Digest ISOM-2003, Nov.3-7 2003,Nara,Japan,paper We-F-45,pp.160-161에서의 ETM 코드의 것과 동일한 (12채널비트 상의 8개의 사용자 비트들로 이루어진) 바이트 기반 매핑;
·17PP에 사용된 것과 같은 패리티 보존 원리에 의한 DC 제어. 이것이 의미하는 것은, 사용자어와 채널어의 패리티가 US 5,477,222에 기재된 것과 동일하거나, 또는 마찬가지로 항상 반대이다는 것이다. 그러므로, 128 짝수 패리티 및 128홀수 패리티 채널어는, RLL 코드의 유한 상태 머신(FSM)의 인코딩 상태들 각각에 대해 필요하다;
·상태 독립적 디코딩은, FSM이 오차 전달을 제한하는데 사용하는 것이 바람직해야 하고: 디코더가 주어진 채널어를 인코딩한 FSM 상태를 알아야 할 필요가 없다.
먼저, 패리티 보존 특성을 갖는 코드들의 특정한 경우에 대해 ACH 기반 코드 구성의 수학과정을 설명하겠다. 이어서, 상기 방법에 따라 설계된 2개의 특별한 코드를 설명하겠다: 일 코드의 런길이 제약이 d=1,k=12 및 r=2이고, 다른 코드의 런길이 제약이 d=1,k=10 및 r=2이다. 양쪽의 코드는, 사용자 정보의 바이트를 12비트 채널어로 인코딩한다는 것을 의미하는 8 대 12 매핑을 한다. 제 1 코드의 k제약은 보다 크기 때문에, ACH 알고리즘에서 필요한 양의 소위 상태 분할은, 아주 엄격한 k=10 제약을 갖는 제 2 코드에서 보다 작을 것이고: 이것은 제 1 및 제 2 코드 각각에 대해 근사 고유벡터의 최대 성분이 5와 8이다는 사실에 의해 반영된다. 주목해야 하는 것은, 상기 8 대 12 매핑의 경우, k 제약에 대해 보다 낮은 값, 즉 k=9는, 상기 가정한 경계 조건(8대 12 매핑, PP 특성) 내에서 가능하지만, ACH 알고리즘에서는 28배 상태 분할을 필요로 하여, 이러한 코드에 대해 오차 전달이 증가되 게 된다.
패리티 보존 코드의 상기 ACH 기반 코드 구성을 설명하기 위해서, 콤비코드 구성을 사용한 코드의 구성을 설명한다.
US 특허 US6469645-B2에는, 콤비 코드의 개념이 기재되어 있다. 추가의 정보는, "Combi-Codes for DC-Free Runlength-Limited Coding", Wim M.J.Cones,IEEE Transaction on Consumer Electronics, Vol.46,No.4,pp.1082-1087,Nov.2000에 있다.
주어진 제약에 대한 콤비 코드는 서로 다른 비율을 갖는 그 제약에 대해 적어도 2개의 코드의 세트로 이루어지고, 여기서, 다양한 코드의 인코더는 인코더 상태의 공통 세트를 공유한다. 이 때문에, 각 인코딩 단계 후, 현재 코드의 인코더는, 상기 세트에 있는 임의의 다른 코드의 인코더로 대체되어도 되고, 이때 새로운 인코더는 현재의 인코더의 종료 상태에서 시작해야 한다. 전형적으로, 표준 코드 또는 주 코드라고 하는 그 코드들 중 하나는 표준용도로는 효율적인 코드이고; 나머지 코드는 채널 비트스트림의 특정 추가 특성을 실현하는 역할을 한다. 콤비 코드에 대한 슬라이딩 블록 디코딩 가능형 코드들의 세트들은, ACH 알고리즘을 사용하여 구성될 수 있고; 여기서 그 코드들은, 제약에 대한 기본적인 프리젠테이션으로부터 얻어진 적절한 프리젠테이션에서 시작하고 동일한 근사 고유벡터를 사용하여 함께 구성된다. (dk)제약을 만족시키는 콤비 코드의 구성은, 근사 고유벡터에 의해 유도된다. K.A.S.Immink,"Codes for Mass Data Storage Systems",1999, Shannon Foundation Publishers,The Netherlands 및 A.Lempel 및 M.Cohn,"Look- Ahead Coding for Input-Constrained Channels",IEEE Trans.Inform.Theory,Vol.28,1982,pp.933-937, 및 H.D.L.Hollmann,"On the Construction of Bounded-Delay Encodable Codes for Constrained Systems",IEEE Trans.Inform.Theory,Vol.41,1995,pp.1354-1378 참조. 상기 벡터의 성분은, IEEE Trans.Inform. Theory, Vol.29,1983,pp.5-22, "Algorithms for Sliding Block Codes. An Application of Symbolic Dynamics to Information Theory"에서 R.L.Adler,D.Coppersmith, M.Hassner가 기재한 것과 같은 ACH 알고리즘에서 필요한 상태 분할 양을 나타낸다. 이러한 알고리즘은, 주 코드와 치환 코드의 구성을 동시에 적용해야 한다.
상기 주 코드는 C1으로 나타내고; 그것은 n 비트 데이터어를 m1 비트 채널어로 매핑하고, 다음 부등식,
Figure 112007028001664-PCT00002
을 만족시키는 근사 고유벡터
Figure 112007028001664-PCT00003
에 의거하여 구성될 수 있다. 여기서, 매트릭스 D는, (dk) 시퀀스를 기술하는 상태 천이도(STD)에 대한 인접 매트릭스 또는 연결 매트릭스로서 공지된 (k+1)×(k+1) 매트릭스이다.
C2로 나타낸 상기 치환 코드에 대해, 우리는 치환 코드의 2개의 특성을 고려하는 유사한 근사 고유벡터 부등식을 얻는다: 분기마다(또는 코딩 상태간의 천이), 반대의 패리티와 동일한 다음 상태를 갖는 2개의 채널어가 있다. 우리는, 짝수 패 리티를 갖는 (STD의 상태
Figure 112007028001664-PCT00004
로부터 떠나고 상태
Figure 112007028001664-PCT00005
에 도달하는) 길이 m2의 채널어의 수와, 홀수 패리티를 갖는 채널어들의 수를 별도로 나열한다. 이들 수들을 각각
Figure 112007028001664-PCT00006
및
Figure 112007028001664-PCT00007
를 각각 나타낸다. 치환 코드에 대해, 그 열거(enumeration)는 단일 채널어를 포함하지 않지만, 워드쌍을 포함하고, 여기서, 각 워드쌍의 2개의 채널어는 반대의 패리티를 갖고 STD의 동일한 다음 상태
Figure 112007028001664-PCT00008
에 도달한다. 이를 위해, 우리는 매트릭스 원소를 갖는
Figure 112007028001664-PCT00009
로 나타낸 길이 m의 시퀀스에 대한 새로운 연결 매트릭스:
Figure 112007028001664-PCT00010
를 정의한다.
n비트 데이터어를 다음 상태가 동일하고 패리티가 반대인 2개의 m2비트 채널어로 이루어진 세트로 매핑하는 치환 코드는, 다음의 부등식:
Figure 112007028001664-PCT00011
을 만족하는 근사 고유벡터
Figure 112007028001664-PCT00012
에 의거하여 구성될 수 있다.
콤비 코드의 구성에 대해, 근사 고유벡터는, 상기 부등식 (3)과 (5)를 만족해야 한다. 주 코드와 치환 코드의 단일 근사 고유벡터의 요구사항은, 상기 주 코 드를 치환 코드로 또는 이와 반대로 끊임없이 천이 가능하게 하는 것이다. 더욱이, (ACH 알고리즘에서 필요한 경우) 동일한 상태의 머징(merging)의 동작을 양 코드에 대해 실행할 수 있다.
패리티 보존 코드로서 사용되는 경우에 대해 치환 코드에 대한 설계 규칙의 완화에 의한 패리티 보존 RLL 코드의 설계 규칙.
단독으로 사용된 즉, 표준 코드가 없는 치환 코드는, (정의상 사용자어와 채널어 사이의 패리티를 유지하는) 패리티 보존 코드이다. 이것은 다음과 같이 보여질 수 있다. n비트 입력어마다, 치환 코드는, 패리티가 반대이고 다음 상태가 동일한 2개의 채널어를 갖는다. 패리티가 반대인 2개의 채널어간의 가능한 선택은 실제로 1비트의 정보를 나타내고: 따라서, 우리는 이것을 n+1 대 m2 매핑(m2는 채널어의 길이)으로 생각할 수 있다. 엄밀하게는, 2n 입력어와 그에 대응한 채널어는 짝수 패리티이고, 엄밀하게는, 2n 입력어와 그에 대응한 채널어는 홀수 패리티이고: 그래서, 이러한 코드는 패리티 보존형이다. 이제, 치환 코드를 사용할 수만 있고( 그래서 주 코드와의 연결이 필요하지 않은) 특수한 경우에는, "동일-다음-상태" 특성을 전혀 필요로 하지 않으므로, 생략할 수 있다. 따라서, 치환 코드에 필요한 것처럼 식(5)의 조인트 설계 규칙은, 목표로 하는 근사 고유벡터에 의해 동시에 만족되어야 하는 2개의 독립적인 설계 규칙으로 패리티 보존 코드에 대해 완화될 수 있다:
Figure 112007028001664-PCT00013
및
Figure 112007028001664-PCT00014
상기 식(6)과 식(7)은, ACH 알고리즘에 의거하여 패리티 보존 코드의 코드 구성의 방법을 설명하므로 중요하다. 이는 아주 독특한 코드 구성방법인데, 그 이유는 K.A.S.Immink("Codes for Mass Data Storage Systems",Second Edition, 2004, Shannon Foundation Publishers,Eindhoven)에 의한 d,k 제약 채널코드에 관한 최근의 검토에서 "...우리가 ACH 알고리즘으로 어떻게 패리티 보존 코드를 효율적으로 설계할 수 있는지가 아직 분명하지 않다."라는 내용을 290쪽에 청구하기 때문이다. 상기 코드 구성은 진행중인 쟁점이라는 것이 명백히 분명하였다.
여기서는 8 대 12 패리티 보존 RLL 코드를 생각한 실제의 경우에 대해, (치환 코드에 사용된 것과 같은 상기의 정의를 갖는) 파라미터는, d=1,r=2,k=12,n+1=8 및 m2=12이다. 이때, 이들 파라미터에 의해 여기서는 어떠한 혼동도 생기지 않아야 한다: 패리티 보존 코드로서 코드의 실제 매핑은 8 대 12이고; (존재하는 경우) 그에 대응한 치환 코드의 매핑은 (브랜치를 따라서 2개의 채널어를 갖는) 7 대 12 매핑이다.
이하, 본 발명을 도면들에 의거하여 설명하겠다.
도 1은 RLL 제약 d=1,k=12 및 r=2에 대한 상태 천이도를 나타낸다.
제 1 예에서는, 제약 d=1,k=12 및 r=2를 갖는 RLL 코드가 개시되어 있다. 도 1에는 이들 RLL 제약에 대한 상태 천이도(STD)가 도시되어 있다. RMTR 제약은 도면의 상부 좌측 구석에 STD 상태 1,2,14,15,16,17 및 3으로부터 명백해진다. 제 2 예에서 설명할 것처럼 보다 낮은 k 제약이 가능하지만, 이는 8배 상태 분할과 상기 코드의 FSM에서 보다 많은 상태를 필요로 하여서, 아주 크게 복잡해지게 된다.
패리티 보존 특성을 갖고, 상기 코드 구성의 식(6-7)을 만족시키는 8비트 심볼을 12비트 채널어로 매핑하는 슬라이딩 블록코드의 ACH 기반 구성에 대한 근사 고유벡터는, 다음과 같이 선택한다:
Figure 112007028001664-PCT00015
상기 근사 고유벡터에 따른 상태 분할과, 연속적인 상태 머징에 의해, 최종적으로는 10개의 상태로 이루어진 유한상태 머신이 된다. 표 III에는 코드표가 도시되어 있다. 그 상태를 S0부터 S9까지 번호를 매겼다. 코드어는, (코드어의 왼쪽에서) MSB가 첫 번째인 십진법으로 열거되어 있다. 주어진 상태에 들어가는 채널어는, 표 I에 나타낸 것과 같은 특정 워드 엔딩을 나타내는 것을 특징으로 한다.
표 I.
워드 엔딩(Word Ending) 및 상태(States)의 특성
Figure 112007028001664-PCT00016
이때, 상기 표에서 6개의 첫 번째 라인의 모든 것에 대해 S0,S1 및 S2가 되는 상태 머징에 의해, 10-상태 FSM에 도달하는 것이 가능하다.
슬라이딩 블록 코드는, 상기 채널어를 유일하게 디코드할 수 있도록 주어진 채널어의 다음 상태를 디코딩할 필요가 있다. 이 다음 상태는, 상기 고려된 채널어(특히, 표 I에 나타낸 것처럼, 워드의 끝에 있는 비트들)의 특징과, 다음 채널어 의 다수의 선행 비트들에 좌우된다. 주어진 채널어와 그것의 다음 상태의 결합은, 대응한 소스 심볼을 유일하게 디코딩하기에 충분하다. 나중의 구별을 위해 "다음 상태" 함수는, 십진법에 대해 특정 그루핑(표 II 참조)에 따른 코딩표에 실현되었다.
이때, 주어진 채널에 대해 "다음 상태"가 최대 5개의 상태(적용된 상태 분할의 최대 양)가 가능하다. 다음 상태의 최대 수를 나타내는 각기 5개의 상태로 이루어진 2개의 세트가 있다(제1 세트는 S0,S1,...,S4로 이루어지고, 제2 세트는 S5,S6,...,S9로 이루어진다). 이때, 양 세트의 각각에서 모든 상태의 팬아웃은 출력어로 이루어진 인접한 서브세트로 명백해 분리된다. 각 서브세트는 십진법의 범위에 기초한다. 상기 FSM의 상태들의 팬아웃에서의 상기와 같은 워드들의 그루핑은, 오차 전달을 제한한다. 물론, (RLL 제약 때문에 약간의 "갭"을 갖고 손실 워드를 갖는) 십진 오더링 대신에 사전식 오더링에 의거하여 유사한 오더링을 할 수 있다.
표 II.
상태들의 팬아웃의 특성(십진법)
Figure 112007028001664-PCT00017
Figure 112007028001664-PCT00018
DC 제어 국면.
이때, 인코딩하기 전에 DC 제어비트를 소스 비트스트림에 삽입하는 것에 의한 오차 전달을 감소시키는 다른 방법은, 현재 제안된 채널코드와 결합될 수 있다. 이러한 방법은, US6,265,994에 기재되어 있다.
제 2 예에서는, 제약 d=1,k=10 및 r=2를 갖는 RLL 코드가 개시되어 있다. k=12일 경우 도 1의 상태 천이도(STD)에 대해 비교하면, 상태 12와 13이 상기 제 2 코드에서 고려된 k=10 제약에 대한 유효 상태가 아니라는 것이 명백하다. 패리티 보존 특성을 갖고, 상기 코드 구성의 식(6-7)을 만족하는 8비트 심볼을 12비트 채널어로 매핑하는 슬라이딩 블록 코드의 ACH 기반 구성에 대한 근사 고유벡터는, 다음과 같이 선택된다:
Figure 112007028001664-PCT00019
상기 근사 고유벡터에 따른 상태 분할과, 연속적인 상태 머징에 의해, 최종적으로는 16개의 상태로 이루어진 유한상태 머신이 된다. 표 IV에는 코드표가 도시되어 있다. 그 상태를 S0부터 S15까지 번호를 매겼다. 슬라이딩 블록 코드는, 상기 채널어를 유일하게 디코드할 수 있도록 주어진 채널어의 다음 상태를 디코딩할 필요가 있다. 그 다음 상태는, 상기 고려된 채널어의 특징과, 다음 채널어의 다수의 선행 비트들에 좌우된다. 주어진 채널어와 그것의 다음 상태의 결합은, 대응한 사용자(또는 소스) 심볼을 유일하게 디코딩하기에 충분하다.
표 III.
Figure 112007028001664-PCT00020
Figure 112007028001664-PCT00021
Figure 112007028001664-PCT00022
Figure 112007028001664-PCT00023
Figure 112007028001664-PCT00024
표 IV.
Figure 112007028001664-PCT00025
Figure 112007028001664-PCT00026
Figure 112007028001664-PCT00027
Figure 112007028001664-PCT00028
Figure 112007028001664-PCT00029
Figure 112007028001664-PCT00030
Figure 112007028001664-PCT00031
Figure 112007028001664-PCT00032
Figure 112007028001664-PCT00033
Figure 112007028001664-PCT00034
Figure 112007028001664-PCT00035
Figure 112007028001664-PCT00036
Figure 112007028001664-PCT00037
Figure 112007028001664-PCT00038
Figure 112007028001664-PCT00039

Claims (27)

  1. d=1의 제약을 갖는 채널코드에 의해 사용자 비트스트림을 코딩된 비트스트림으로 변환하는 방법에 있어서, 상기 채널코드는 r=2의 추가 제약을 갖는 것을 특징으로 하는 변환방법.
  2. 제 1 항에 있어서,
    상기 채널 코드는, 패리티 보존 채널코드이어서, 사용자어와 대응한 상기 채널코드의 채널어 사이의 패리티를 보존하는 것을 특징으로 하는 변환방법.
  3. 제 2 항에 있어서,
    상기 채널코드는, 짝수 패리티 채널어에 대한 제 1 부등식과 홀수 패리티 채널어에 대한 제 2 부등식을 동시에 만족하는 근사 고유벡터를 사용하여 얻어질 수 있는 슬라이딩 블록 디코딩 가능형 채널코드인 것을 특징으로 하는 변환방법.
  4. 제 3 항에 있어서,
    상기 코드는 k=12의 추가의 k 제약을 갖는 것을 특징으로 하는 변환방법.
  5. 제 3 항에 있어서,
    상기 코드는, k=10의 추가의 k 제약을 갖는 것을 특징으로 하는 변환방법.
  6. 제 4 항 및 제 5 항에 있어서,
    상기 코드는 8 대 12 매핑을 하는 것을 특징으로 하는 변환방법.
  7. d=1의 제약을 갖는 채널코드를 적용하는 프로세싱 디바이스를 구비하되 채널코드에 의해 사용자 비트스트림을 코딩된 비트스트림으로 변환하는 코더에 있어서, 상기 코더는, 사용자 비트스트림을 상기 코딩된 비트스트림으로 변환하는 경우 r=2의 추가의 제약을 적용하도록 구성된 것을 특징으로 하는 코더.
  8. 제 7 항에 있어서,
    상기 채널 코드는, 패리티 보존 채널코드이어서, 사용자어와 대응한 상기 채널코드의 채널어 사이의 패리티를 보존하는 것을 특징으로 하는 코더.
  9. 제 8 항에 있어서,
    상기 채널코드는, 짝수 패리티 채널어에 대한 제 1 부등식과 홀수 패리티 채널어에 대한 제 2 부등식을 동시에 만족하는 근사 고유벡터를 사용하여 얻어질 수 있는 슬라이딩 블록 디코딩 가능형 채널코드인 것을 특징으로 하는 코더.
  10. 제 9 항에 있어서,
    상기 코드는 k=12의 추가의 k 제약을 갖는 것을 특징으로 하는 코더.
  11. 제 9 항에 있어서,
    상기 코드는, k=10의 추가의 k 제약을 갖는 것을 특징으로 하는 코더.
  12. 제 10 항 및 제 11 항에 있어서,
    상기 코드는 8 대 12 매핑을 하는 것을 특징으로 하는 코더.
  13. 청구항 7 내지 12 중 어느 한 항에 기재된 코더와, 사용자 비트스트림을 수신하고 사용자 비트스트림을 상기 코더에 공급하는 입력장치와, 상기 코더에 의해 기록수단에 공급된 것과 같은 기록매체에 코딩된 비트스트림을 기록하는 기록수단을 구비한 것을 특징으로 하는 기록장치.
  14. d=1의 제약을 갖는 채널코드에 의해 코딩된 비트스트림에서 코딩된 사용자 비트스트림으로 이루어진 코드 비트스트림에 관해 비트 검출을 수행하는 비트 검출기에 있어서, 상기 채널코드는 r=2의 추가 제약을 갖는 것을 특징으로 하는 비트 검출기.
  15. 제 14 항에 있어서,
    상기 채널 코드는, 패리티 보존 채널코드이어서, 사용자어와 대응한 상기 채널코드의 채널어 사이의 패리티를 보존하는 것을 특징으로 하는 비트 검출기.
  16. 제 15 항에 있어서,
    상기 채널코드는, 짝수 패리티 채널어에 대한 제 1 부등식과 홀수 패리티 채널어에 대한 제 2 부등식을 동시에 만족하는 근사 고유벡터를 사용하여 얻어질 수 있는 슬라이딩 블록 디코딩 가능형 채널코드인 것을 특징으로 하는 비트 검출기.
  17. 제 16 항에 있어서,
    상기 코드는 k=12의 추가의 k 제약을 갖는 것을 특징으로 하는 비트 검출기.
  18. 제 16 항에 있어서,
    상기 코드는, k=10의 추가의 k 제약을 갖는 것을 특징으로 하는 비트 검출기.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 코드는 8 대 12 매핑을 하는 것을 특징으로 하는 비트 검출기.
  20. 청구항 14 내지 19 중 어느 한 항에 기재된 비트 검출기를 구비한 것을 특징으로 하는 재생장치.
  21. d=1의 제약을 갖는 채널코드에 의해 코딩된 비트스트림에서 코딩된 사용자 비트스트림으로 이루어진 신호에 있어서, 상기 채널코드는 r=2의 추가 제약을 갖는 것을 특징으로 하는 신호.
  22. d=1의 제약을 갖는 채널코드에 의해 코딩된 비트스트림에서 코딩된 사용자 비트스트림으로 이루어진 신호를 갖는 트랙을 구비한 기록매체에 있어서, 상기 채널코드는 r=2의 추가 제약을 갖는 것을 특징으로 하는 기록매체.
  23. 제 22 항에 있어서,
    상기 채널 코드는, 패리티 보존 채널코드이어서, 사용자어와 대응한 상기 채널코드의 채널어 사이의 패리티를 보존하는 것을 특징으로 하는 기록매체.
  24. 제 23 항에 있어서,
    상기 채널코드는, 짝수 패리티 채널어에 대한 제 1 부등식과 홀수 패리티 채널어에 대한 제 2 부등식을 동시에 만족하는 근사 고유벡터를 사용하여 얻어질 수 있는 슬라이딩 블록 디코딩 가능형 채널코드인 것을 특징으로 하는 기록매체.
  25. 제 24 항에 있어서,
    상기 코드는 k=12의 추가의 k 제약을 갖는 것을 특징으로 하는 기록매체.
  26. 제 24 항에 있어서,
    상기 코드는, k=10의 추가의 k 제약을 갖는 것을 특징으로 하는 기록매체.
  27. 제 25 항 또는 제 26 항에 있어서,
    상기 코드는 8 대 12 매핑을 하는 것을 특징으로 하는 기록매체.
KR1020077008291A 2004-09-15 2005-09-09 Ｒｌｌ(1,ｋ) 및 ｍｔｒ(2) 제약을 갖는 변조 코딩 KR20070054242A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04104463 2004-09-15
EP04104463.7 2004-09-15

Publications (1)

Publication Number Publication Date
KR20070054242A true KR20070054242A (ko) 2007-05-28

Family

ID=35429368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008291A KR20070054242A (ko) 2004-09-15 2005-09-09 Ｒｌｌ(1,ｋ) 및 ｍｔｒ(2) 제약을 갖는 변조 코딩

Country Status (17)

Country Link
US (1) US20080316071A1 (ko)
EP (1) EP1792403A1 (ko)
JP (1) JP2008513918A (ko)
KR (1) KR20070054242A (ko)
CN (1) CN101023586A (ko)
AR (1) AR050743A1 (ko)
AU (1) AU2005283797A1 (ko)
BR (1) BRPI0515179A (ko)
CA (1) CA2580388A1 (ko)
EA (1) EA200700640A1 (ko)
IL (1) IL181862A0 (ko)
MX (1) MX2007002997A (ko)
MY (1) MY145479A (ko)
NO (1) NO20071882L (ko)
TW (1) TW200627399A (ko)
WO (1) WO2006030359A1 (ko)
ZA (1) ZA200703062B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169833A1 (en) * 2008-09-30 2010-03-31 Thomson Licensing Finite-state machine RLL coding with limited repeated minimum transition runlengths
EP2254248A1 (en) * 2009-05-19 2010-11-24 Thomson Licensing Method for modifying a channel encoder finite state machine, and method for channel encoding
TWI406271B (zh) * 2010-09-27 2013-08-21 Sunplus Technology Co Ltd 資料還原裝置與方法
RU2013125784A (ru) 2013-06-04 2014-12-10 ЭлЭсАй Корпорейшн Устройство для обработки сигналов, переносящих кодированные с модуляцией биты четности

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11120560A (ja) * 1997-10-17 1999-04-30 Sony Corp 光ディスクの記録方法及びアクセス方法、光ディスク、光ディスク記録装置及び光ディスク装置
WO1999031661A1 (fr) * 1997-12-12 1999-06-24 Sony Corporation Procede d'enregistrement/reproduction de disque optique, disque optique et dispositif a disque optique
JP3985173B2 (ja) * 1998-05-29 2007-10-03 ソニー株式会社 変調装置および方法、復調装置および方法、並びにデータ格納媒体
JP4692234B2 (ja) * 2005-11-10 2011-06-01 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体

Also Published As

Publication number Publication date
BRPI0515179A (pt) 2008-07-08
AR050743A1 (es) 2006-11-15
JP2008513918A (ja) 2008-05-01
NO20071882L (no) 2007-06-13
CA2580388A1 (en) 2006-03-23
TW200627399A (en) 2006-08-01
MX2007002997A (es) 2007-05-16
MY145479A (en) 2012-02-29
US20080316071A1 (en) 2008-12-25
EP1792403A1 (en) 2007-06-06
CN101023586A (zh) 2007-08-22
IL181862A0 (en) 2007-07-04
ZA200703062B (en) 2008-08-27
AU2005283797A1 (en) 2006-03-23
WO2006030359A1 (en) 2006-03-23
EA200700640A1 (ru) 2007-08-31

Similar Documents

Publication Publication Date Title
KR101244580B1 (ko) 코더, 및 제약 ｄ＝1,ｒ＝2를 갖는 패리티 상보적 워드할당에 의한 코드의 코딩방법
US7403138B2 (en) Coder and a method of coding for codes having a Repeated Maximum Transition Run constraint of 2
JP3477106B2 (ja) 部分応答磁気記録チャネルのためのレート１６／１７（０，５）変調コードの装置および方法
JP6075582B2 (ja) 複合符号を使用する部分逆連結を使用してデータを記憶するデータ・ストレージ・システム及びそのデータを記憶する方法
JPH0584099B2 (ko)
JP2002271205A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
KR101211244B1 (ko) 모듈레이션 코딩 및 디코딩
KR20070054242A (ko) Ｒｌｌ(1,ｋ) 및 ｍｔｒ(2) 제약을 갖는 변조 코딩
US8078935B2 (en) Method and system for encoding and decoding information with modulation constraints and error control
JP2000040968A (ja) 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体
US20080317140A1 (en) Method of Converting a User Bitstream Into Coded Bitstream, Method for Detecting a Synchronization Pattern in a Signal, a Record Carier, a Signal, a Recording Device and a Playback Device
KR100552699B1 (ko) 코드율 7/8인 ｍｔｒ 코드 부호화/복호화 방법 및 장치
JP5053166B2 (ja) チャネルコーディングおよびデコーディングの方法および装置
US7138931B2 (en) Recording and reproducing apparatus
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
KR20020038709A (ko) 이진 소스신호의 복수의 데이터 비트의 스트림을 이진채널신호의 복수의 데이터 비트의 스트림으로 인코딩하는장치, 메모리장치, 정보 기록장치, 기록매체, 코딩장치와,재생장치
WO2015107571A1 (ja) 復号装置および復号方法、記録再生装置および記録再生方法
McLaughlin et al. One-pairs codes for partial response magnetic recording
Cai et al. A general construction of constrained parity-check codes for optical recording
JP4078734B2 (ja) 符号化回路および符号化方法
Cai et al. On the design of efficient constrained parity-check codes for optical recording
Coene et al. EFMCC: a new combi-code for high density optical recording
Cai et al. Distance-Enhancing Constrained Codes for Optical Recording Channels
KR20070074640A (ko) 변조 제약과 에러 제어를 가지는 정보를 인코딩 및디코딩하는 방법 및 시스템
JPH10134521A (ja) トレリス符号化方法及びディジタル磁気記録装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid