KR20070052442A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070052442A
KR20070052442A KR1020050110092A KR20050110092A KR20070052442A KR 20070052442 A KR20070052442 A KR 20070052442A KR 1020050110092 A KR1020050110092 A KR 1020050110092A KR 20050110092 A KR20050110092 A KR 20050110092A KR 20070052442 A KR20070052442 A KR 20070052442A
Authority
KR
South Korea
Prior art keywords
thin film
forming
film transistor
photoresist pattern
transistor array
Prior art date
Application number
KR1020050110092A
Other languages
English (en)
Inventor
오민석
박정민
김상갑
진홍기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050110092A priority Critical patent/KR20070052442A/ko
Priority to JP2006289212A priority patent/JP2007142388A/ja
Priority to US11/600,481 priority patent/US20070111412A1/en
Priority to TW095142640A priority patent/TW200733399A/zh
Publication of KR20070052442A publication Critical patent/KR20070052442A/ko

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성하는 단계, 상기 저항성 접촉층 위에 데이터 층을 형성하는 단계, 상기 데이터 층 위에 감광막 패턴을 형성하는 단계, 상기 데이터 층을 식각하여 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극의 측면을 덮도록 상기 감광막 패턴을 리플로우하는 단계, 상기 리플로우된 감광막 패턴을 마스크로 하여 상기 저항성 접촉층을 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
저저항 배선, 감광막, 리플로우, 내열성, 누설 전류

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이고,
도 4, 도 17 및 도 20은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 7 내지 도 16은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따라 차례로 도시한 단면도이고,
도 18 및 도 19는 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선 및 XIX-XIX 선을 따라 잘라 도시한 단면도이고,
도 21 및 도 22는 도 20의 박막 트랜지스터 표시판을 XXI-XXI 선 및 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
52,54: 감광막 패턴 83: 연결 다리
110: 절연 기판
121: 게이트선 124: 게이트 전극
131: 유지 전극선 133a, 133b: 유지 전극
140: 게이트 절연막 150: 진성 비정질 규소층
154: 반도체층 160: 불순물 비정질 규소층
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
191: 화소 전극 81, 82: 접촉 보조 부재
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기광학 활성층은 이 전기 신호를 광학 신호로 변환함으로 써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시판(이하, '박막 트랜지스터 표시판'이라 함)에 구비된다.
한편, 액정 표시 장치 또는 유기 발광 표시 장치 등의 표시 장치의 면적이 점점 대형화됨에 따라, 게이트선 및 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서 이러한 저항 증가에 의해 발생하는 신호 지연 등의 문제를 해결하기 위해서는 게이트선 및 데이터선을 비저항이 낮은 재료로 형성할 필요가 있다.
그러나 비저항이 낮은 재료는 일반적으로 내구성 및 내화학성이 약하여 외부의 자극 또는 화학 물질에 의해 잔류물이 쉽게 떨어질 수 있다. 특히 반도체와 접하고 있는 소스 전극 및 드레인 전극에서 떨어져 나온 금속 잔류물이 채널부에 남아서 박막 트랜지스터 특성에 영향을 미칠 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서 금속 잔류물에 의한 오염을 줄이고 박막 트랜지스터 특성을 확보하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성하는 단계, 상기 저항성 접촉층 위에 데이터 층을 형성하는 단계, 상기 데이터 층 위에 감광막 패턴을 형성하는 단계, 상기 데이터 층을 식각하여 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극의 측면을 덮도록 상기 감광막 패턴을 리플로우하는 단계, 상기 리플로우된 감광막 패턴을 마스크로 하여 상기 저항성 접촉층을 식각하는 단계를 포함한다.
또한, 상기 데이터 층은 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 중 적어도 하나를 포함할 수 있다.
또한, 상기 감광막 패턴을 리플로우하는 단계는 130 내지 160℃에서 수행할 수 있다.
또한, 상기 감광막 패턴을 형성하는 단계는 상기 감광막 패턴을 리플로우하는 온도보다 낮은 온도에서 수행할 수 있다.
또한, 상기 감광막 패턴을 형성하는 단계는 감광막을 도포하는 단계, 상기 감광막을 노광하는 단계 그리고 상기 노광된 감광막을 현상하는 단계를 포함하며, 상기 노광된 감광막을 현상하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 사이에 열처리를 수행하지 않을 수 있다.
또한, 상기 저항성 접촉층을 식각하는 단계는 염소 함유 기체를 공급할 수 있다.
또한, 상기 감광막 패턴은 알칼리 가용성 수지, 그리고 화학식 (I)의 발라스트(balast) 구조
Figure 112005066142727-PAT00001
(여기서, R1과 R2는 알킬기이며, R1과 R2는 서로 같거나 다를 수 있다)
를 가지는 감광성 화합물을 포함할 수 있다.
또한, 상기 감광성 화합물은 디아지드계 화합물일 수 있다.
또한, 상기 감광성 화합물은 2,2'-메틸렌비스[6-[(2-히드록시-5-메틸페닐)메틸]-4-메틸-1,2-나프토퀴논디아지드-5-설포네이트(2,2'-methylenebis[6-[(2-hydroxy-5-methyl phenyl)methyl]-4-methyl-1,2-naphtoquinonediazide-5-sulfonate)를 포함할 수 있다.
또한, 상기 감광막 패턴은 내열성 조정 첨가제를 더 포함할 수 있다.
또한, 상기 내열성 조정 첨가제는 화학식 (II)의 제1 화합물
Figure 112005066142727-PAT00002
(여기서, R은 메틸기, 에틸기, 프로필기이다)
및
화학식 (III)의 제2 화합물
Figure 112005066142727-PAT00003
(여기서, R1은 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기이고, R2는 수소(H) 또는 메틸기이다)
중 적어도 하나를 함유할 수 있다.
또한, 상기 내열성 조정 첨가제는 평균 분자량이 200 내지 400일 수 있다.
또한, 상기 감광막 패턴은 5 내지 30중량%의 알칼리 가용성 수지, 2 내지 10중량%의 감광성 화합물, 0.5 내지 3중량%의 내열성 조정 첨가제 및 잔량의 용제를 포함할 수 있다.
또한, 상기 알칼리 가용성 수지는 메타(m)-크레졸과 파라(p)-크레졸이 함유되어 있으며 평균 분자량이 2,000 내지 5,000인 노볼락 수지일 수 있다.
또한, 상기 감광막 패턴을 형성하는 단계는 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 가지도록 형성할 수 있다.
또한, 상기 감광막 패턴을 형성하는 단계 후에 상기 감광막 패턴을 마스크로 하여 상기 데이터 층을 식각하는 단계, 상기 식각된 데이터 층을 마스크로 하여 상기 반도체 층을 식각하는 단계, 상기 감광막 패턴을 소정 두께만큼 제거하는 단계를 더 포함할 수 있다.
또한, 상기 데이터 층을 형성하는 단계는 몰리브덴(Mo)을 포함하는 제1 데이 터 층을 형성하는 단계 및 구리(Cu)를 포함하는 제2 데이터 층을 형성하는 단계를 포함할 수 있다.
또한, 상기 제1 데이터 층을 형성하는 단계는 몰리브덴에 질소 함유 기체를 공급하면서 형성할 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 절연되어 교차하는 제1 및 제2 신호선, 상기 제1 신호선과 연결되어 있는 게이트 전극, 상기 게이트 전극과 중첩하는 반도체, 상기 제2 신호선과 연결되어 있는 소스 전극, 상기 반도체를 중심으로 상기 소스 전극과 제1 간격을 두고 마주하는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극, 그리고 상기 반도체 및 상기 소스 전극 사이와 상기 반도체 및 상기 드레인 전극 사이에 형성되어 있으며 상기 제1 간격보다 좁은 제2 간격을 두고 마주하는 한쌍의 저항성 접촉 부재를 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 교차하게 형성되어 있는 제1 및 제2 신호선, 상기 제1 신호선과 연결되어 있는 게이트 전극, 상기 제2 신호선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 소스 전극과 상기 드레인 전극 사이에서 노출된 부분을 포함하는 반도체, 그리고 상기 반도체 위에 형성되어 있으며 상기 소스 전극과 상기 드레인 전극으로 덮이지 않은 돌출 부분을 포함하는 저항성 접촉 부재를 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한 다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 따위의 저저항성 도전체로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접 촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 몰리브덴 하부막과 구리 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80도인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만 들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30 내지 80도 정도이다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
소스 전극(173)과 드레인 전극(175) 사이에는 반도체(151)의 돌출부(154), 저항성 접촉 부재(161)의 돌출부(163) 및 섬형 저항성 접촉 부재(165)가 드러나 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 데이터선(171) 및 드레인 전극(175)은 하부막과 상부막을 포함한다. 하부막은 몰리브덴 또는 몰리브덴 합금 따위의 접착성(adhesion)이 우수한 도전체로 만들어질 수 있으며, 상부막은 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 따위의 저저항성 도전체로 만들어질 수 있다. 하부막의 두께는 약 200 내지 1000Å이며, 상부막의 두께는 약 1500 내지 3000Å이다.
도 2 및 도 3에서 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 번호에 덧붙여 표기하였다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30 내지 80도 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에 존재하여 이들 사이의 접촉 저항을 낮추며, 소 스 전극(173) 및 드레인 전극(175) 사이에 일부 돌출된 부분을 포함한다.
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉층(161, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 즉, 선형 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(161, 163, 165)의 아래에 모두 형성되어 있으며, 소스 전극(173)과 드레인 전극(175) 사이에는 노출되어 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133a, 133b)의 고정단 부근 또는 자유단의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a, 183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(171)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 한 쌍의 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 22를 참조하여 상세하게 설명한다.
도 4, 도 17 및 도 20은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 7 내지 도 16은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따라 차례로 도시한 단면도이고, 도 18 및 도 19는 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선 및 XIX-XIX 선을 따라 잘라 도시한 단면도이고, 도 21 및 도 22는 도 20의 박막 트랜지스터 표시판을 XXI-XXI 선 및 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 구리로 만들어진 도전층을 형성한 후 습식 식각(wet etching)하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
이어서, 도 7 및 도 8에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층(150) 및 불순물이 도핑된 비정질 규소(n+ a-Si)층(160)을 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 형성한다. 진성 비정질 규소층(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소층(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
연속적으로, 불순물이 도핑된 비정질 규소층(160) 위에 질화몰리브덴(MoN)으로 만들어진 하부 도전층(170p)과 구리(Cu)로 만들어진 상부 도전층(170q)을 포함하는 데이터 층(170)을 형성한다. 하부 도전층(170p)과 상부 도전층(170q)은 스퍼터링으로 형성하며, 이 중 하부 도전층(170p)은 몰리브덴 형성시 질소 기체(N2) 따위의 질소 함유 기체를 공급하면서 형성한다. 질화몰리브덴은 몰리브덴과 구리 사이에 질화막이 형성되어 구리가 몰리브덴으로 확산되는 것을 방지할 수 있다.
다음, 데이터 층(170) 위에 감광막을 형성한다.
감광막은 내열성이 낮으며 흐름성이 우수한 감광성 조성물로 만들어진다. 이와 같은 감광성 조성물에 대하여 예시적으로 설명한다.
본 실시예에 적용할 수 있는 감광성 조성물은 알칼리 가용성 수지 및 발라스 트(balast) 구조를 가지는 감광성 화합물을 포함한다.
알칼리 가용성 수지로는, 대표적으로 노볼락 수지(novolac resin)를 들 수 있다.
노볼락 수지는 일반적으로 산촉매(acid catalyst)의 존재 하에 페놀 단량체(phenol monomer)와 알데히드(aldehyde) 화합물을 반응시켜 얻어진 고분자 중합체이다.
여기서, 페놀 단량체로는 메타(m)-크레졸과 파라(p)-크레졸을 특정 비율로 합성하여 이용할 수 있다.
알데히드 화합물로는 포름알데히드, p-포름알데히드, 벤즈알데히드, 니트로벤즈알데히드, 아세트알데히드 등에서 선택된 1종 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 상기 페놀 단량체와 알데히드 화합물의 반응시 첨가되는 산촉매(acidic catalyst)는, 예컨대 염산, 질산, 황산, 개미산 또는 옥살산 등에서 선택될 수 있다.
본 실시예에 적용하기 적합한 노볼락 수지의 평균 분자량은 약 2,000 내지 5,000이다. 평균 분자량이 2,000보다 낮은 경우 감도가 낮아져 미세 패턴을 형성하기 어렵고, 5,000을 초과하는 경우 감광막의 리플로우 특성이 낮아지고 다른 막과의 접착성이 약해질 수 있다.
알칼리 가용성 수지는 감광성 조성물의 총 함량에 대하여 5 내지 30중량%로 함유되는 것이 바람직하다.
감광성 화합물은 노광시 빛에 반응하여 광화학 반응(photochemical reaction)을 일으키는 화합물이다.
본 실시예에서는 광화학 반응과 함께 감광막의 유동성을 증가시킬 수 있는 감광성 화합물로서, 화학식 (I)의 발라스트(ballast) 구조
Figure 112005066142727-PAT00004
(여기서, R1과 R2는 알킬기이며, R1과 R2는 서로 같거나 다를 수 있다)
를 가지는 화합물을 사용한다.
발라스트 구조는 상기 구조식에서 보는 바와 같이 다수의 벤젠 고리 사이에 알킬기(alkyl group)가 연결되어 있기 때문에 화합물에 유연성을 부여하고 감광성 조성물의 유동성을 증가시킬 수 있다.
또한, 상기 발라스트 구조의 히드록시기(hydroxy group, -OH)에 예컨대 퀴논디아지드(quinone diazide)와 같은 디아지드계 화합물이 결합되어 감광 특성을 나타낼 수 있다.
발라스트 구조에 디아지드 화합물이 결합되어 있는 화합물로는, 예컨대 2,2'-메틸렌비스[6-[(2-히드록시-5-메틸페닐)메틸]-4-메틸-1,2-나프토퀴논디아지드-5-설포네이트(2,2'-methylene bis[6-[(2-hydroxy-5-methyl phenyl)methyl]-4-methyl-1,2-naphtoquinonediazide-5-sulfonate)를 들 수 있다.
감광성 화합물은 감광성 조성물의 총 함량에 대하여 2 내지 10중량%로 함유될 수 있다. 감광성 화합물이 2중량% 미만으로 함유되는 경우 노광시 감응 속도가 저하되고, 10중량%를 초과하여 함유되는 경우 감응 속도가 급격하게 증가하여 양호한 프로파일로 형성되지 않는다.
또한, 본 발명은 감광막의 내열성을 감소시키기 위하여 내열성 조정 첨가제를 포함할 수 있다.
내열성 조정 첨가제란, 감광성 조성물의 내열성을 감소시켜 원래의 리플로우 온도보다 낮은 온도에서 리플로우될 수 있도록 첨가되는 화합물이다.
내열성 조정 첨가제로는, 화학식 (II)로 표현되는 제1 비스페놀(bisphenol)계 화합물
Figure 112005066142727-PAT00005
(여기서, R은 메틸기, 에틸기, 프로필기이다)
또는 화학식 (III)으로 표현되는 제2 비스페놀계 화합물
Figure 112005066142727-PAT00006
(여기서, R1은 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기이고, R2는 수소(H) 또는 메틸기이다)
을 들 수 있다.
내열성 조정 첨가제는 감광성 조성물의 총 함량에 대하여 0.5 내지 3중량%로 함유될 수 있다.
감광성 조성물은, 상기 성분 외에, 필요에 따라 가소제(plasticizers), 안정제(stabilizers) 또는 계면활성제(surfactant)와 같은 다른 첨가제를 더 포함할 수도 있다.
알칼리 가용성 수지, 감광성 화합물 및 각종 첨가제는 유기 용매로 용해된 용액 형태로 사용된다. 유기 용매로는, 예컨대 에틸아세테이트(ethyl acetate), 부틸아세테이트(butyl acetate), 디에틸렌글리콜디메틸에테르(diethylene glycol dimethyl ether), 디에틸렌글리콜디메틸에틸에테르(diethylene glycol dimethyl ethyl ether), 메틸메톡시프로피온산(methyl methoxy propionate), 에틸에톡시프로피온산(ethyl ethoxy propionate), 에틸락트산(ethyl lactate), 프로필렌글리콜메틸에테르아세테이트(propylene glycol methyl ether acetate), 프로필렌글리콜메틸에테르(propylene glycol methyl ether), 프로필렌글리콜프로필에테르(propylene glycol propyl ether), 메틸셀로솔브아세테이트(methyl cellosolve acetate), 에틸셀로솔브아세테이트(ethyl cellosolve acetate), 디에틸렌글리콜메틸아세테이트(diethylene glycol methyl acetate), 디에틸렌글리콜에틸아세테이트(diethylene glycol ethyl acetate), 아세톤(acetone), 메틸이소부틸케톤(methyl isobutyl ketone), 시클로헥사논(cyclohexanone), 디메틸포름아미드(dimethyl formamide), N,N-디메틸아세트아미드(N,N-dimethyl acetamide), N-메틸-2-피롤리돈(N-methyl-2-pyrolidone), γ-부티로락톤(γ-butyrolactone), 디에틸에테르(diethyl ether), 에틸렌글리콜디메틸에테르(ethylene glycol dimethyl ether), 디글라임(diglyme), 테트라히드로퓨란(tetrahydrofurane), 메탄올(methanol), 에탄올(ethanol), 프로판올 (propanol), 이소프로판올(isopropanol), 메틸셀로솔브(methyl cellosolve), 에틸셀로솔브(ethyl cellosolve), 디에틸렌글리콜메틸에테르(diethylene glycol methyl ether), 디에틸렌글리콜에틸에테르(diethylene glycol ethyl ether), 디프로필렌글리콜메틸에테르(dipropylene glycol methyl ether), 톨루엔(toluene), 크실렌(xylene), 헥산(hexane), 헵탄(heptane), 옥탄(octane) 등에서 선택될 수 있다.
용매는 감광성 조성물의 총 함량에 대하여 알칼리 가용성 수지, 감광성 화합물 및 각종 첨가제를 제외한 잔량으로 함유되며, 바람직하게는 60 내지 90중량%로 함유된다.
이어서, 도 9 및 도 10에 도시한 바와 같이, 상술한 감광성 조성물로 만들어진 감광막을 노광 및 현상하여 제1 감광막 패턴(52)과 제1 감광막 패턴(52)보다 두께가 얇은 제2 감광막 패턴(54)을 형성한다.
이 때 감광막을 현상한 후 별도의 열처리(post bake)는 수행하지 않거나 감광막의 리플로우 온도보다 낮은 온도에서 열처리를 수행한다. 일반적으로 이 단계에서 수행하는 열처리는 현상액에 의해 패터닝된 감광막을 기판 위에 단단하게 고정하기 위하여 수행한다. 그러나, 전술한 바와 같은 내열성이 낮은 감광막을 높은 온도에서 열처리하는 경우, 감광막의 리플로우를 유발하여 초기에 형성된 감광성 패턴의 프로파일(profile)을 무너뜨린다. 이 경우, 채널 영역에 형성된 감광막의 프로파일 및 경사각이 변하여 후속 식각을 불량하게 하며 경우에 따라 단락(short)과 같이 박막 트랜지스터 특성에 영향을 미칠 수 있다.
이에 따라, 감광막을 현상한 후 별도의 열처리를 수행하지 않거나 리플로우 온도보다 낮은 온도에서 열처리한 후 바로 식각 단계를 수행한다.
여기서, 설명의 편의상, 배선이 형성될 부분의 데이터 층(170), 불순물이 도핑된 비정질 규소층(160), 진성 비정질 규소층(150)을 배선 부분(A)이라 하고, 게이트 전극(124) 위에 채널이 형성되는 부분을 채널 부분(B)이라 하고, 배선 부분(A) 및 채널 부분(B)을 제외한 영역을 나머지 부분(C)이라 한다.
감광막 패턴(52, 54) 중에서 배선 부분(A)에 위치한 제1 감광막 패턴(52)은 채널 부분(B)에 위치한 제2 감광막 패턴(54)보다 두껍게 형성하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 제1 감광막 패턴(52)의 두께와 제2 감광막 패턴(54)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 감광막 패턴(54)의 두께를 제1 감광막 패턴(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다.
이어서, 도 11 및 도 12에 도시한 바와 같이, 제1 감광막 패턴(52)을 이용하여 나머지 부분(C)에 노출되어 있는 데이터 층(170)을 습식 식각으로 제거하여 복 수의 데이터 패턴(171, 174, 179)을 형성한다.
그 다음, 도 13 및 도 14에 도시한 바와 같이, 데이터 패턴(171, 174, 179)을 마스크로 하여 나머지 부분(C)에 남아있는 불순물이 도핑된 비정질 규소층(160) 및 진성 비정질 규소층(150)을 건식 식각(dry etching)한다.
이어서, 에치백(etch back) 공정을 이용하여 채널 부분(B)에 존재하는 제2 감광막 패턴(54)을 제거한다. 이 때, 제1 감광막 패턴(52)도 제2 감광막 패턴(54)의 두께만큼 제거되기 때문에 얇아진다. 또한, 제1 감광막 패턴(52)의 측면도 어느 정도 제거되기 때문에 하부에 형성되어 있는 데이터 패턴(171, 174, 179)의 양 끝을 노출한다.
다음, 남아있는 제1 감광막 패턴(52)을 마스크로 하여 데이터 패턴(174)을 식각하여 소스 전극(173) 및 드레인 전극(175)으로 분리하고, 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역에 불순물이 도핑된 비정질 규소 패턴(164)을 노출한다.
다음, 도 15 및 도 16에 도시한 바와 같이, 제1 감광막 패턴(52)을 약 130 내지 160℃에서 열처리하여 리플로우한다.
전술한 감광성 조성물은 발라스트 구조의 감광성 화합물 및 내열성 조정 첨가제를 포함하기 때문에 상기 온도 범위에서 쉽게 리플로우될 수 있다. 이 때 리플로우된 제1 감광막 패턴(52a)은 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)을 완전히 덮는다. 특히, 채널 영역을 중심으로 서로 마주하는 소스 전극(173) 및 드레인 전극(175)의 측면을 완전히 덮어서 구리 와 같이 내구성 및 내화학성이 낮은 금속이 노출되지 않는다.
다음, 도 17 내지 도 19에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 패턴(164)의 노출 부분을 건식 식각한다. 이 때, 건식 식각은 Cl2, HCl, BCl3, CCl4, SiCl2H2 따위의 염소 함유 기체를 사용한다.
이와 같이 내열성이 낮은 감광성 패턴을 리플로우하여 소스 전극(173)과 드레인 전극(175)의 측면을 완전히 덮음으로써, 불순물이 도핑된 비정질 규소 패턴(164) 식각시 소스 전극(173) 및 드레인 전극(175)을 이루는 구리가 손상되어 그 일부가 반도체층으로 떨어져 나오는 것을 방지할 수 있다. 또한 불순물이 도핑된 비정질 규소 패턴(164) 식각시 공급되는 염소 함유 기체에 의해 구리가 부식되는 것을 방지할 수 있다. 따라서 구리와 같은 저저항 배선을 사용하는 경우에도 감광막의 리플로우에 의해 소스 전극 및 드레인 전극의 측면을 덮어줌으로써 후속 공정에서 물리적, 화학적 손상을 방지할 수 있고 이에 따라 반도체층에 금속 잔류물이 남는 것을 방지하여 누설 전류 증가 등 박막 트랜지스터 특성에 미치는 영향을 줄일 수 있다.
이어서 리플로우된 제1 감광막 패턴(52a)을 제거한다.
그 다음, 도 20 내지 도 22에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)에 의해 가려지지 않는 반도체의 돌출부(154)를 덮도록 보호막(180)을 형성한다.
이어서, 보호막(180)을 사진 공정으로 식각하여 복수의 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 따위의 투명한 도전 물질을 스퍼터링으로 증착한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(83)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 내열성이 낮은 감광막을 리플로우하여 저저항 배선을 덮어줌으로써 저저항 배선이 후속 공정에 의해 물리적 화학적 손상을 받는 것을 방지할 수 있으며, 이에 따라 누설 전류 증가와 같은 박막 트랜지스터 특성에 미치는 영향을 줄일 수 있다.

Claims (20)

  1. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성하는 단계,
    상기 저항성 접촉층 위에 데이터 층을 형성하는 단계,
    상기 데이터 층 위에 감광막 패턴을 형성하는 단계,
    상기 데이터 층을 식각하여 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극의 측면을 덮도록 상기 감광막 패턴을 리플로우하는 단계,
    상기 리플로우된 감광막 패턴을 마스크로 하여 상기 저항성 접촉층을 식각하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 데이터 층은 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 중 적어도 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 감광막 패턴을 리플로우하는 단계는 130 내지 160℃에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 감광막 패턴을 형성하는 단계는 상기 감광막 패턴을 리플로우하는 온도보다 낮은 온도에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제1항에서,
    상기 감광막 패턴을 형성하는 단계는
    감광막을 도포하는 단계,
    상기 감광막을 노광하는 단계, 그리고
    상기 노광된 감광막을 현상하는 단계를 포함하며,
    상기 감광막을 현상하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 사이에 열처리를 수행하지 않는
    박막 트랜지스터 표시판의 제조 방법.
  6. 제1항에서,
    상기 저항성 접촉층을 식각하는 단계는 염소 함유 기체를 공급하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제1항에서,
    상기 감광막 패턴은 알칼리 가용성 수지, 그리고
    화학식 (I)의 발라스트(balast) 구조
    Figure 112005066142727-PAT00007
    (여기서, R1과 R2는 알킬기이며, R1과 R2는 서로 같거나 다를 수 있다)
    를 가지는 감광성 화합물
    을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 감광성 화합물은 디아지드계 화합물인 박막 트랜지스터 표시판의 제조 방법.
  9. 제7항에서,
    상기 감광성 화합물은 2,2'-메틸렌비스[6-[(2-히드록시-5-메틸페닐)메틸]-4-메틸-1,2-나프토퀴논디아지드-5-설포네이트(2,2'-methylenebis[6-[(2-hydroxy-5-methyl phenyl)methyl]-4-methyl-1,2-naphtoquinonediazide-5-sulfonate)를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 감광막 패턴은 내열성 조정 첨가제를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 내열성 조정 첨가제는 화학식 (II)의 제1 화합물
    Figure 112005066142727-PAT00008
    (여기서, R은 메틸기, 에틸기, 프로필기이다)
    및
    화학식 (III)의 제2 화합물
    Figure 112005066142727-PAT00009
    (여기서, R1은 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기이고, R2는 수소(H) 또는 메틸기이다)
    중 적어도 하나를 함유하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제10항에서,
    상기 내열성 조정 첨가제는 평균 분자량이 200 내지 400인 박막 트랜지스터 표시판의 제조 방법.
  13. 제7항에서,
    상기 감광막 패턴은 5 내지 30중량%의 알칼리 가용성 수지, 2 내지 10중량%의 감광성 화합물, 0.5 내지 3중량%의 내열성 조정 첨가제 및 잔량의 용제를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제7항에서,
    상기 알칼리 가용성 수지는 메타(m)-크레졸과 파라(p)-크레졸이 함유되어 있으며 평균 분자량이 2,000 내지 5,000인 노볼락 수지인 박막 트랜지스터 표시판의 제조 방법.
  15. 제1항에서,
    상기 감광막 패턴을 형성하는 단계는 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 가지도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 감광막 패턴을 형성하는 단계 후에
    상기 감광막 패턴을 마스크로 하여 상기 데이터 층을 식각하는 단계,
    상기 식각된 데이터 층을 마스크로 하여 상기 반도체 층을 식각하는 단계,
    상기 감광막 패턴을 소정 두께만큼 제거하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제15항에서,
    상기 데이터 층을 형성하는 단계는 몰리브덴(Mo)을 포함하는 제1 데이터 층을 형성하는 단계 및 구리(Cu)를 포함하는 제2 데이터 층을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 제1 데이터 층을 형성하는 단계는 몰리브덴에 질소 함유 기체를 공급하면서 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 기판,
    상기 기판 위에 절연되어 교차하는 제1 및 제2 신호선,
    상기 제1 신호선과 연결되어 있는 게이트 전극,
    상기 게이트 전극과 중첩하는 반도체,
    상기 제2 신호선과 연결되어 있는 소스 전극,
    상기 반도체를 중심으로 상기 소스 전극과 제1 간격을 두고 마주하는 드레인 전극,
    상기 드레인 전극과 연결되어 있는 화소 전극, 그리고
    상기 반도체 및 상기 소스 전극 사이와 상기 반도체 및 상기 드레인 전극 사이에 형성되어 있으며 상기 제1 간격보다 좁은 제2 간격을 두고 마주하는 한쌍의 저항성 접촉 부재
    를 포함하는 박막 트랜지스터 표시판.
  20. 기판,
    상기 기판 위에 교차하게 형성되어 있는 제1 및 제2 신호선,
    상기 제1 신호선과 연결되어 있는 게이트 전극,
    상기 제2 신호선과 연결되어 있는 소스 전극,
    상기 소스 전극과 마주하는 드레인 전극,
    상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 소스 전극과 상기 드레인 전극 사이에서 노출된 부분을 포함하는 반도체, 그리고
    상기 반도체 위에 형성되어 있으며 상기 소스 전극과 상기 드레인 전극으로 덮이지 않은 돌출 부분을 포함하는 저항성 접촉 부재
    를 포함하는 박막 트랜지스터 표시판.
KR1020050110092A 2005-11-17 2005-11-17 박막 트랜지스터 표시판 및 그 제조 방법 KR20070052442A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050110092A KR20070052442A (ko) 2005-11-17 2005-11-17 박막 트랜지스터 표시판 및 그 제조 방법
JP2006289212A JP2007142388A (ja) 2005-11-17 2006-10-24 薄膜トランジスタ表示板及びその製造方法
US11/600,481 US20070111412A1 (en) 2005-11-17 2006-11-15 Thin film transistor array panel and method of manufacturing the same
TW095142640A TW200733399A (en) 2005-11-17 2006-11-17 Thin film transistor array panel and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110092A KR20070052442A (ko) 2005-11-17 2005-11-17 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070052442A true KR20070052442A (ko) 2007-05-22

Family

ID=38275094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110092A KR20070052442A (ko) 2005-11-17 2005-11-17 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070052442A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293155B1 (ko) * 2006-02-01 2013-08-12 주식회사 동진쎄미켐 패턴 형성용 포토레지스트 조성물 및 이를 이용한 표시장치 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293155B1 (ko) * 2006-02-01 2013-08-12 주식회사 동진쎄미켐 패턴 형성용 포토레지스트 조성물 및 이를 이용한 표시장치 패턴 형성 방법

Similar Documents

Publication Publication Date Title
KR101240643B1 (ko) 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR101326128B1 (ko) 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
US7537974B2 (en) Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same
US20070111412A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20070034280A (ko) 가요성 표시 장치용 표시판의 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4860428B2 (ja) フォトレジスト組成物及びそれを用いた薄膜トランジスタ基板の製造方法
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR101230305B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080034598A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070052442A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063372A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070056675A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101316726B1 (ko) 감광성 수지 조성물 및 이를 사용한 표시판의 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR101197052B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070039758A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080049985A (ko) 액정 표시 장치 및 그 제조 방법
KR20040071898A (ko) 박막 트랜지스터 표시판
KR20060088962A (ko) 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20080027582A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080046814A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination