KR20070047016A - Method of forming a deep trench in semiconductor device - Google Patents

Method of forming a deep trench in semiconductor device Download PDF

Info

Publication number
KR20070047016A
KR20070047016A KR1020050103663A KR20050103663A KR20070047016A KR 20070047016 A KR20070047016 A KR 20070047016A KR 1020050103663 A KR1020050103663 A KR 1020050103663A KR 20050103663 A KR20050103663 A KR 20050103663A KR 20070047016 A KR20070047016 A KR 20070047016A
Authority
KR
South Korea
Prior art keywords
deep trench
forming
semiconductor device
cleaning process
silicon substrate
Prior art date
Application number
KR1020050103663A
Other languages
Korean (ko)
Other versions
KR101147383B1 (en
Inventor
박근주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050103663A priority Critical patent/KR101147383B1/en
Publication of KR20070047016A publication Critical patent/KR20070047016A/en
Application granted granted Critical
Publication of KR101147383B1 publication Critical patent/KR101147383B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

본 발명은 반도체 소자의 딥 트렌치(deep trench) 형성방법에 관한 것으로서, 건식 세정공정을 수행하여, 딥 트렌치의 측벽에 발생하는 스캘럽(scallop)을 제거할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a deep trench in a semiconductor device, and has a dry cleaning process to remove scallops generated on sidewalls of a deep trench.

이를 위한 본 발명에 의한 반도체 소자의 딥 트렌치 형성 방법은, 실리콘 기판상에 상기 실리콘 기판의 일부분을 노출시키는 패드 산화막 및 식각 마스크를 차례로 형성하는 단계; 상기 식각 마스크에 의해 노출된 상기 실리콘 기판을 식각하여 딥 트렌치를 형성하는 단계; 상기 식각 마스크를 제거하는 단계; 및 건식 세정공정을 수행하여, 상기 딥 트렌치를 형성하는 과정에서 상기 딥 트렌치의 측벽에 발생하는 스캘럽을 제거하는 단계를 포함한다.The deep trench forming method of the semiconductor device according to the present invention for this purpose comprises the steps of sequentially forming a pad oxide film and an etching mask to expose a portion of the silicon substrate on a silicon substrate; Etching the silicon substrate exposed by the etching mask to form a deep trench; Removing the etch mask; And performing a dry cleaning process to remove scallop generated on sidewalls of the deep trench in the process of forming the deep trench.

MEMS, 보쉬 프로세스, 딥 트렌치, 스캘럽, 건식 세정공정 MEMS, Bosch Process, Deep Trench, Scallop, Dry Cleaning Process

Description

반도체 소자의 딥 트렌치 형성 방법{Method of forming a deep trench in Semiconductor device}Method of forming a deep trench of a semiconductor device {Method of forming a deep trench in Semiconductor device}

도 1은 종래 기술에 따른 반도체 소자의 딥 트렌치 형성 방법에 따라 형성된 딥 트렌치에 스캘럽이 발생된 상태를 나타내는 사진.1 is a photograph showing a state where a scallop is generated in a deep trench formed by a method of forming a deep trench of a semiconductor device according to the related art.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 딥 트렌치 형성 방법을 설명하기 위한 공정별 단면도.2A to 2E are cross-sectional views illustrating processes of forming a deep trench in a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 실리콘 기판 101: 패드 산화막100: silicon substrate 101: pad oxide film

102: 감광막 패턴 103: 딥 트렌치102: photosensitive film pattern 103: deep trench

103a: 스캘럽이 제거된 딥 트렌치 104: 폴리머103a: deep trench with scallops removed 104: polymer

105: 건식 세정공정105: dry cleaning process

본 발명은 반도체 소자의 딥 트렌치(deep trench) 형성방법에 관한 것으로서, 특히, 딥 트렌치의 측벽에 발생하는 스캘럽(scallope)을 제거할 수 있는 반도체 소자의 딥 트렌치 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a deep trench of a semiconductor device, and more particularly, to a method of forming a deep trench of a semiconductor device capable of removing scalps generated on sidewalls of a deep trench.

일반적으로, 딥 트렌치는 반도체 소자의 제조공정에 적용되고 있으며, 특히, 미세 구조물이라 칭하는 MEMS(micro electro mechanical system) 구조물에서 많이 사용되고 있다.In general, deep trenches are applied to the manufacturing process of semiconductor devices, and in particular, they are widely used in micro electro mechanical system (MEMS) structures called microstructures.

상기 MEMS 구조물은, 주로 반도체 제조기술을 응용하여 제조하는데, 미소 광학 및 극한 소자를 이용하여 자기 및 광 헤드와 같은 각종 정보기기 부품에 응용되며, 또한 여러 종류의 마이크로 유체 제어 기술을 이용하여 생명, 의학 분야 및 반도체 제조공정 등에도 응용된다.The MEMS structure is mainly manufactured by applying a semiconductor manufacturing technology, and is applied to various information equipment parts such as magnetic and optical heads using micro-optics and extreme devices, and also uses various kinds of microfluidic control technologies for life, It is also applied to the medical field and semiconductor manufacturing process.

이러한 MEMS 구조물을 제작하는 데에 있어서, 딥 트렌치를 식각하는 것이 필수적이다. 통상적으로, 딥 트렌치는 높은 종횡비(High Aspect Ratio)에 보통 20㎛ 이상의 깊이를 갖는 트렌치를 일컫는다. In fabricating such MEMS structures, it is essential to etch the deep trenches. In general, deep trenches refer to trenches having a high aspect ratio and usually having a depth of 20 μm or more.

종래기술에 따른 반도체 소자의 딥 트렌치 형성 방법에 있어서, 상기 딥 트렌치는, 일반적으로 SF6 또는 O2 플라즈마를 이용한, ICP DRIE(Inductive Coupled Plasma Deep Reactive Ion Etching) 공정과 C4F8 등과 같은 CFx 계열 중 어느 하나를 이용한 측벽 패시베이션(Passivation) 공정을 수차례 반복 수행하여 형성된다. 이렇게, 실리콘 기판에 식각 공정과 패시베이션 공정을 반복하여 진행하는 것을 보쉬 프로세스(Bosh process)라고 한다. In the method of forming a deep trench in a semiconductor device according to the prior art, the deep trench is generally CF, such as an ICP DRIE (Inductive Coupled Plasma Deep Reactive Ion Etching) process using SF 6 or O 2 plasma and C 4 F 8 . It is formed by repeatedly performing a sidewall passivation process using any one of x series. In this manner, the etching process and the passivation process are repeatedly performed on the silicon substrate, which is called the Bosch process.

그러나, 상기 보쉬 프로세스를 적용하는 종래기술에 따른 딥 트렌치 형성방법에서는, 상기 딥 트렌치의 내부에 식각 및 증착작용이 반복됨으로써, 딥 트렌치의 측벽이 울퉁불퉁해지는 스캘럽(scallop)이 발생하는 문제점이 있다. However, in the deep trench forming method according to the prior art to which the Bosch process is applied, there is a problem in that a scallop in which the sidewalls of the deep trench are unevenly generated is etched and deposited in the deep trench.

여기서, 도 1은 종래 기술에 따라 형성된 딥 트렌치에 스캘럽이 발생된 상태를 나타내는 사진이다. 도 1에서 보여지는 바와 같이, 딥 트렌치의 측벽에 발생되는 스캘럽은, 상기 딥 트렌치의 측벽을 거칠게 함으로써, 갭필 특성 및 소자 특성을 저하시키는 원인이 된다.1 is a photograph showing a state where a scallop is generated in a deep trench formed according to the prior art. As shown in FIG. 1, the scallop generated on the sidewalls of the deep trenches causes roughness of the sidewalls of the deep trenches, resulting in deterioration of the gap fill characteristics and device characteristics.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 딥 트렌치 측벽에 발생하는 스캘럽을 방지하는 반도체 소자의 딥 트렌치 형성 방법을 제공하는 데 있다. Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a method of forming a deep trench in a semiconductor device which prevents scallop generated on the deep trench sidewalls.

상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 딥 트렌치 형성 방법은, 실리콘 기판상에 상기 실리콘 기판의 일부분을 노출시키는 패드 산화막 및 식각 마스크를 차례로 형성하는 단계; 상기 식각 마스크에 의해 노출된 상기 실리콘 기판을 식각하여 딥 트렌치를 형성하는 단계; 상기 식각 마스크를 제거하는 단계; 및 건식 세정공정을 수행하여, 상기 딥 트렌치를 형성하는 과정에서 상기 딥 트렌치의 측벽에 발생하는 스캘럽을 제거하는 단계를 포함한다.The deep trench forming method of the semiconductor device according to the present invention for achieving the above object comprises the steps of sequentially forming a pad oxide film and an etching mask to expose a portion of the silicon substrate on a silicon substrate; Etching the silicon substrate exposed by the etching mask to form a deep trench; Removing the etch mask; And performing a dry cleaning process to remove scallop generated on sidewalls of the deep trench in the process of forming the deep trench.

또한, 상기 식각 마스크에 의해 노출된 상기 실리콘 기판을 식각하여 딥 트렌치를 형성하는 단계에서, SF6 또는 O2 플라즈마를 이용하는 것을 특징으로 한다.In the forming of the deep trench by etching the silicon substrate exposed by the etching mask, SF 6 or O 2 plasma may be used.

또한, 상기 건식 세정공정은, 300 내지 500 sccm의 O2 및 30 내지 200 sccm의 CF4의 혼합 플라즈마를 이용하여 수행하는 것을 특징으로 한다.The dry cleaning process may be performed using a mixed plasma of 300 to 500 sccm O 2 and 30 to 200 sccm CF 4 .

또한, 상기 건식 세정공정은, 800 내지 1000 mTorr의 높은 압력에서, 바이어스 파워 없이 소스 파워만 사용하여 수행하는 것을 특징으로 한다.The dry cleaning process may be performed using only source power without a bias power at a high pressure of 800 to 1000 mTorr.

또한, 상기 건식 세정공정을 수행하기 전에, 습식 세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.In addition, before performing the dry cleaning process, characterized in that it further comprises the step of performing a wet cleaning process.

또한, 상기 습식 세정 공정은, HF를 이용하여 수행하는 것을 특징으로 한다.In addition, the wet cleaning process, it characterized in that carried out using HF.

또한, 상기 식각 마스크로서 감광막 또는 질화막을 사용하는 것을 특징으로 한다.In addition, a photosensitive film or a nitride film is used as the etching mask.

이하 첨부한 도면을 참고로 하여 본 발명의 실시에에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 딥 트렌치 형성 방법을 설명하기 위한 공정별 단면도이다.2A through 2E are cross-sectional views illustrating processes of forming a deep trench of a semiconductor device in accordance with an embodiment of the present invention.

도 2a에 도시한 바와 같이, 실리콘 기판(100) 상에 패드 산화막(101)을 증착한다. 다음으로, 상기 패드 산화막(101) 상에, 식각 마스크로서, 상기 실리콘 기판 (100)의 일부분과 대응하는 상기 패드 산화막(101) 부분을 노출시키는 감광막 패턴(102)을 형성한다. 여기서, 상기 식각 마스크로서, 상기한 바와 같이 감광막을 사용하는 대신에 질화막 등을 사용할 수도 있다. 그런 다음, 상기 감광막 패턴(102)을 식각 마스크로 이용하여, 상기 패드 산화막(101)을 식각하여 상기 실리콘 기판(100)의 일부분을 노출시킨다.As shown in FIG. 2A, a pad oxide film 101 is deposited on the silicon substrate 100. Next, a photoresist pattern 102 is formed on the pad oxide film 101 to expose a portion of the pad oxide film 101 corresponding to a portion of the silicon substrate 100 as an etching mask. As the etching mask, a nitride film or the like may be used instead of the photosensitive film as described above. Thereafter, the pad oxide layer 101 is etched using the photoresist pattern 102 as an etching mask to expose a portion of the silicon substrate 100.

그런 다음, 도 2b에 도시한 바와 같이, 상기 감광막 패턴(102)에 의해 노출된 상기 실리콘 기판(100)을 식각하여, 딥 트렌치(103)를 형성한다. 이때, 상기 딥 트렌치(103)는, SF6 또는 O2 플라즈마를 이용한 ICP DRIE 공정과 C4F8 등과 같은 CFx 계열 중 어느 하나를 이용한 측벽 패시베이션 공정을 수차례 반복하는 보쉬 프로세스를 적용하여 형성한다. 여기서, 상기 보쉬 프로세스에서 사용되는 SF6 플라즈마의 F(fluorine)에 의해 실리콘 기판(100)이 식각되고, C4F8으로부터 CFx 폴리머(104)가 생성되어, 상기 식각되는 실리콘 기판(100)의 표면에 증착되며, 이러한 과정을 거치는 동안에, 도면에 도시한 바와 같이, 딥 트렌치(103)의 측벽이 울퉁불퉁해지는 스캘럽이 발생되고, 이에 따라 상기 딥 트렌치(103)의 측벽이 거칠어진다.Then, as shown in FIG. 2B, the deep trench 103 is formed by etching the silicon substrate 100 exposed by the photoresist pattern 102. In this case, the deep trench 103 is formed by applying a Bosch process that repeats the ICP DRIE process using SF 6 or O 2 plasma and the sidewall passivation process using any one of CF x series such as C 4 F 8 . do. Here, the silicon substrate 100 is etched by F (fluorine) of SF 6 plasma used in the Bosch process, and the CF x polymer 104 is generated from C 4 F 8 , thereby etching the silicon substrate 100. During the process, as shown in the drawing, a scallop is formed in which the sidewalls of the deep trenches 103 are rugged, thereby roughening the sidewalls of the deep trenches 103.

그 다음에, 도 2c에 도시한 바와 같이, 상기 감광막 패턴(102)을 스트립(strip) 공정으로 제거한다. 이후에, 세정공정을 통해 상기 실리콘 기판(100)의 표면에 잔류된 폴리머(104)와 불순물 등을 제거한다. 상기 폴리머(104)는, HF를 이용하는 습식 세정공정을 통해 제거할 수 있다.Next, as shown in FIG. 2C, the photoresist pattern 102 is removed by a strip process. Thereafter, the polymer 104, impurities, and the like remaining on the surface of the silicon substrate 100 are removed through a cleaning process. The polymer 104 may be removed through a wet cleaning process using HF.

그런 다음, 도 2d에 도시한 바와 같이, 건식 세정공정(105)을 수행하여, 상 기 딥 트렌치(103) 측벽에 발생한 스캘럽을 제거한다. 상기 건식 세정공정(105)은, 상기 폴리머(104)를 제거하기 위한 습식 세정공정 후에, O2 및 CF4의 혼합 플라즈마를 이용하여 수행한다. 이와 같이, O2 및 CF4의 혼합 플라즈마를 이용하는 상기 건식 세정공정이 진행됨에 따라, O2에 의하여 스캘럽이 발생된 딥 트렌치(103)의 표면에 가벼운 산화(lightly oxidation)가 발생되고, CF4의 F에 의하여 상기 산화된 스캘럽부분이 식각됨으로써, 딥 트렌치(103) 식각공정상 발생한 데미지 및 스캘럽이 제거될 수 있다. 이에 따라, 측벽이 매끈한 딥 트렌치(103a)를 형성할 수 있다.Then, as shown in FIG. 2D, the dry cleaning process 105 is performed to remove the scallop generated on the sidewalls of the deep trench 103. The dry cleaning process 105 is performed using a mixed plasma of O 2 and CF 4 after the wet cleaning process for removing the polymer 104. As such, as the dry cleaning process using the mixed plasma of O 2 and CF 4 proceeds, light oxidation is generated on the surface of the deep trench 103 in which the scallop is generated by O 2 , and CF 4 The oxidized scallop part is etched by F, so that damage and scallop generated during the deep trench 103 etching process may be removed. Accordingly, the deep trench 103a having smooth sidewalls can be formed.

여기서, 상기 건식 세정공정(105)에서 사용되는 O2 및 CF4의 혼합 플라즈마에서, 상기 O2:CF4는 3 내지 8:1의 비율로 혼합하는 것이 바람직하고, O2는 300 내지 500 sccm을, CF4는 30 내지 200 sccm을 사용하는 것이 바람직하다. 특히, 상기 CF4는 100 sccm을 사용하는 것이 더욱 바람직하다. 또한, 상기 건식 세정공정(105)은, 800 내지 1000 mTorr의 고압에서, 바이어스 파워(bias power) 없이 소스 파워(source power)만 사용하여 수행한다.Here, in the mixed plasma of O 2 and CF 4 used in the dry cleaning step 105, the O 2 : CF 4 is preferably mixed in a ratio of 3 to 8: 1, O 2 is 300 to 500 sccm It is preferable to use CF 4 from 30 to 200 sccm. In particular, the CF 4 is more preferably 100 sccm. In addition, the dry cleaning process 105 is performed at a high pressure of 800 to 1000 mTorr using only source power without bias power.

한편, 상술한 바와 같은, 본 발명의 실시예 따라 제조되는 딥 트렌치는, 상기 MEMS 소자 뿐만 아니라, 반도체 소자의 메모리 분야에서 캐패시터(capacitor)를 형성할 때에도 적용될 수 있고, CIS(CMOS Image Sensor) 등과 같은 로직(Logic) 소자를 형성할 때에도 적용될 수 있다. 여기서, CIS 소자에 상기 딥 트렌치가 적용될 경우, 상기 딥 트렌치는, 포토 다이오드 영역에서의 크로스 토크(cross talk)를 방지하기 위한 아이솔레이션(isolation) 역할을 하게 된다.Meanwhile, as described above, the deep trench manufactured according to the embodiment of the present invention may be applied not only to the MEMS device but also to the formation of a capacitor in the memory field of the semiconductor device, and to a CIS (CMOS Image Sensor). The same applies to the formation of the same logic device. Here, when the deep trench is applied to the CIS device, the deep trench serves as an isolation to prevent cross talk in the photodiode region.

이상에서 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.The present invention is not limited to the above-described embodiments, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims. You will have to look.

앞에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 딥 트렌치 형성 방법에 의하면, O2 및 CF4의 혼합 플라즈마를 이용한 건식 세정공정을 수행하여, 딥 트렌치의 측벽에 발생하는 스캘럽을 제거할 수 있다.As described above, according to the method of forming a deep trench of a semiconductor device according to the present invention, a dry cleaning process using a mixed plasma of O 2 and CF 4 may be performed to remove scallop generated on sidewalls of the deep trench.

따라서, 본 발명은 스캘럽이 완전히 제거되어, 측벽이 매끈한 딥 트렌치를 형성할 수 있으므로, 우수한 갭필 특성을 확보할 수 있게 되고, 나아가 소자의 특성이 저하되는 것을 방지할 수 있다. 또한, 본 발명은 MEMS 뿐만 아니라, 3차원 인테그레이션(integration) 및 SIP(System in Package)에도 응용이 가능하다. Therefore, in the present invention, since the scallop is completely removed to form a deep trench with smooth sidewalls, excellent gap fill characteristics can be ensured, and further, the characteristics of the device can be prevented from deteriorating. In addition, the present invention can be applied not only to MEMS but also to 3D integration and SIP in system.

Claims (7)

실리콘 기판상에 상기 실리콘 기판의 일부분을 노출시키는 패드 산화막 및 식각 마스크를 차례로 형성하는 단계;Sequentially forming a pad oxide layer and an etching mask on the silicon substrate to expose a portion of the silicon substrate; 상기 식각 마스크에 의해 노출된 상기 실리콘 기판을 식각하여 딥 트렌치를 형성하는 단계;Etching the silicon substrate exposed by the etching mask to form a deep trench; 상기 식각 마스크를 제거하는 단계; 및Removing the etch mask; And 건식 세정공정을 수행하여, 상기 딥 트렌치를 형성하는 과정에서 상기 딥 트렌치의 측벽에 발생하는 스캘럽을 제거하는 단계를 포함하는 반도체 소자의 딥 트렌치 형성 방법.Performing a dry cleaning process to remove scallop generated on sidewalls of the deep trenches in the process of forming the deep trenches. 제 1항에 있어서,The method of claim 1, 상기 식각 마스크에 의해 노출된 상기 실리콘 기판을 식각하여 딥 트렌치를 형성하는 단계에서,Etching the silicon substrate exposed by the etching mask to form a deep trench; SF6 또는 O2 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법.A method of forming a deep trench in a semiconductor device, comprising using SF 6 or O 2 plasma. 제 1항에 있어서,The method of claim 1, 상기 건식 세정공정은, 300 내지 500 sccm의 O2 및 30 내지 200 sccm의 CF4의 혼합 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법. The dry cleaning process is a deep trench forming method of a semiconductor device, characterized in that performed using a mixed plasma of 300 to 500 sccm O 2 and 30 to 200 sccm CF 4 . 제 1항에 있어서, The method of claim 1, 상기 건식 세정공정은, 800 내지 1000 mTorr의 높은 압력에서, 바이어스 파워 없이 소스 파워만 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법. The dry cleaning process is a deep trench forming method of a semiconductor device, characterized in that performed at a high pressure of 800 to 1000 mTorr using only source power without bias power. 제 1항에 있어서, The method of claim 1, 상기 건식 세정공정을 수행하기 전에, 습식 세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법. Before performing the dry cleaning process, the method of forming a deep trench of a semiconductor device, further comprising performing a wet cleaning process. 제 5항에 있어서, The method of claim 5, 상기 습식 세정 공정은, HF를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법.The wet cleaning process is a deep trench formation method of a semiconductor device, characterized in that performed using HF. 제 1 항에 있어서,The method of claim 1, 상기 식각 마스크로서 감광막 또는 질화막을 사용하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법.And forming a photoresist film or a nitride film as the etching mask.
KR1020050103663A 2005-11-01 2005-11-01 Method of forming a deep trench in Semiconductor device KR101147383B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103663A KR101147383B1 (en) 2005-11-01 2005-11-01 Method of forming a deep trench in Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103663A KR101147383B1 (en) 2005-11-01 2005-11-01 Method of forming a deep trench in Semiconductor device

Publications (2)

Publication Number Publication Date
KR20070047016A true KR20070047016A (en) 2007-05-04
KR101147383B1 KR101147383B1 (en) 2012-05-23

Family

ID=38272050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103663A KR101147383B1 (en) 2005-11-01 2005-11-01 Method of forming a deep trench in Semiconductor device

Country Status (1)

Country Link
KR (1) KR101147383B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864777B1 (en) * 2006-05-19 2008-10-22 산요덴키가부시키가이샤 Method for manufacturing semiconductor device
CN102315157A (en) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 Method for forming and correcting TSV (through silicon via)
WO2012154764A2 (en) * 2011-05-12 2012-11-15 Lam Research Corporation Method for achieving smooth side walls after bosch etch process
KR20120138263A (en) * 2011-06-14 2012-12-26 삼성전자주식회사 Method of forming a pattern
CN103050434A (en) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 Through silicon via etching method
CN103839870A (en) * 2012-11-20 2014-06-04 中微半导体设备(上海)有限公司 Method for reducing side-wall roughness of TSV during TSV etching
CN116598254A (en) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 Method for forming deep trench isolation structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088028B2 (en) 2018-11-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566270B1 (en) 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
KR20050011471A (en) * 2003-07-23 2005-01-29 매그나칩 반도체 유한회사 Method for forming isolation layer of semiconductor device
KR20050056343A (en) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 Method for forming an isolation in a semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864777B1 (en) * 2006-05-19 2008-10-22 산요덴키가부시키가이샤 Method for manufacturing semiconductor device
US8669183B2 (en) 2006-05-19 2014-03-11 Sanyo Semiconductor Manufacturing Co., Ltd. Manufacturing method of semiconductor device
CN102315157A (en) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 Method for forming and correcting TSV (through silicon via)
WO2012154764A2 (en) * 2011-05-12 2012-11-15 Lam Research Corporation Method for achieving smooth side walls after bosch etch process
WO2012154764A3 (en) * 2011-05-12 2013-01-10 Lam Research Corporation Method for achieving smooth side walls after bosch etch process
KR20120138263A (en) * 2011-06-14 2012-12-26 삼성전자주식회사 Method of forming a pattern
CN103050434A (en) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 Through silicon via etching method
CN103839870A (en) * 2012-11-20 2014-06-04 中微半导体设备(上海)有限公司 Method for reducing side-wall roughness of TSV during TSV etching
CN116598254A (en) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 Method for forming deep trench isolation structure
CN116598254B (en) * 2023-07-19 2023-09-29 粤芯半导体技术股份有限公司 Method for forming deep trench isolation structure

Also Published As

Publication number Publication date
KR101147383B1 (en) 2012-05-23

Similar Documents

Publication Publication Date Title
KR101147383B1 (en) Method of forming a deep trench in Semiconductor device
KR100480897B1 (en) Method for manufacturing STI of semiconductor device
KR100607326B1 (en) Method for fabricating semiconductor device
KR101167195B1 (en) Method of forming a deep trench in Semiconductor device
US20180182791A1 (en) Capacitor, image sensor circuit and fabrication methods thereof
KR100836505B1 (en) Method of etching semiconduct&#39;s insulating layer
KR20050028618A (en) Method for forming isolation layer of semiconductor device
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR20060002138A (en) Method of manufacturing semiconductor device
KR100565759B1 (en) Method for fabricating semiconductor device
KR100923760B1 (en) Method for forming device isolation layer in semiconductor device
KR100356478B1 (en) Method of forming a gate electrode in a semiconductor device
KR100500926B1 (en) Method of forming isolation layer for semiconductor device
KR20040004988A (en) Method for forming isolation layer of semiconductor device
KR100364814B1 (en) Method for forming trench of semiconductor device
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR100451519B1 (en) Method for manufacturing STI of semiconductor device
KR100876785B1 (en) Method for fabricating device isolation film of semiconductor device
KR100481557B1 (en) Method for making narrow sti by using double nitride etch
KR100760908B1 (en) Method for fabricating semiconductor device
KR100973094B1 (en) Method for forming gate of nonvolatile memory device
KR100449658B1 (en) Method for fabricating shallow trench
TW202038329A (en) Method for forming a shallow trench structure
KR100503356B1 (en) Manufacturing method of shallow trench isolation structure
KR100557035B1 (en) Method for forming trench isolation layer of semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee