KR100876785B1 - Method for fabricating device isolation film of semiconductor device - Google Patents

Method for fabricating device isolation film of semiconductor device Download PDF

Info

Publication number
KR100876785B1
KR100876785B1 KR1020020086764A KR20020086764A KR100876785B1 KR 100876785 B1 KR100876785 B1 KR 100876785B1 KR 1020020086764 A KR1020020086764 A KR 1020020086764A KR 20020086764 A KR20020086764 A KR 20020086764A KR 100876785 B1 KR100876785 B1 KR 100876785B1
Authority
KR
South Korea
Prior art keywords
forming
film
photoresist
trench
etching
Prior art date
Application number
KR1020020086764A
Other languages
Korean (ko)
Other versions
KR20040060222A (en
Inventor
서대영
이호석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086764A priority Critical patent/KR100876785B1/en
Publication of KR20040060222A publication Critical patent/KR20040060222A/en
Application granted granted Critical
Publication of KR100876785B1 publication Critical patent/KR100876785B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Abstract

본 발명은 포토레지스트막을 비등방성 식각하여 스페이서를 형성한 후 이를 마스크로 트렌치를 형성함으로써 상부 및 하부 코너가 균일하게 라운딩된 소자 분리막을 제공하는 반도체 소자의 소자 분리막 제조 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막의 적층 구조를 형성하는 단계와, 상기 적층 구조를 식각하여 소자 분리 영역으로 예정된 부분의 반도체 기판을 노출시키는 개구부를 형성하는 단계와, 전면에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 비등방성 식각하여 상기 개구부 내에 중앙 부분이 오목한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴 및 그 하부의 반도체 기판을 등방성 식각하여 트렌치를 형성하는 단계와, 잔여 포토레지스트 패턴을 제거하는 단계와, 상기 트렌치의 상부 코너를 식각하여 라운딩하는 단계와, 상기 트렌치를 매립하는 산화막을 형성하는 단계 및 상기 패드 질화막 및 상기 패드 산화막을 제거하는 단계를 포함한다.The present invention relates to a method of fabricating a device isolation layer of a semiconductor device by providing an isolation layer having an upper and lower corners uniformly rounded by forming an spacer by anisotropically etching the photoresist layer and then forming a trench with a mask. The method of forming a device isolation film of a semiconductor device according to the present invention includes forming a stack structure of a pad oxide film and a pad nitride film on an upper portion of a semiconductor substrate, and etching the stack structure to expose an opening of a portion of the semiconductor substrate, which is a predetermined portion, as the device isolation region. Forming a photoresist film, forming a photoresist film on an entire surface thereof, anisotropically etching the photoresist film to form a photoresist pattern having a central portion recessed in the opening, and forming the photoresist pattern and a semiconductor substrate below the photoresist pattern. Isotropic etching to form a trench, removing a residual photoresist pattern, etching and rounding an upper corner of the trench, forming an oxide film filling the trench, and forming the pad nitride film and the pad. Removing the oxide film.

라운딩, STI, PHOTORESISTRounding, STI, PHOTORESIST

Description

반도체 소자의 소자 분리막 제조 방법{METHOD FOR FABRICATING DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE}METHODS FOR FABRICATING DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 단면도들.1A to 1C are cross-sectional views illustrating a method of forming a device isolation layer of a semiconductor device according to the prior art.

도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 단면도들.2A to 2H are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to the present invention.

본 발명은 반도체 소자의 소자 분리막 제조 방법에 관한 것으로, 특히 포토레지스트막을 비등방성 식각하여 스페이서를 형성한 후 이를 마스크로 트렌치를 형성함으로써 상부 및 하부 코너가 균일하게 라운딩된 소자 분리막을 제공하는 반도체 소자의 소자 분리막 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a device isolation film of a semiconductor device, and more particularly, to forming a spacer by anisotropically etching a photoresist film and forming a trench with a mask, thereby providing a device isolation film having upper and lower corners uniformly rounded. It relates to a device isolation film manufacturing method of.

반도체 소자의 집적도가 증가함에 따라 소자 분리막이 소자의 특성에 많은 영향을 미치게 되었다. 따라서, 소자의 특성을 향상시키기 위하여 소자 분리막이 형성되는 트렌치의 상부 및 하부 코너를 라운딩하는 방법이 제안되었다.As the degree of integration of semiconductor devices increases, device isolation layers have a great influence on device characteristics. Therefore, a method of rounding the upper and lower corners of the trench in which the device isolation layer is formed is proposed to improve device characteristics.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자 분리막 제조 방법 을 도시한 단면도이다. 도 1a 내지 도 1c를 참조하면, 반도체 기판(10) 상부에 패드 산화막(20) 및 패드 질화막(30)의 적층 구조를 형성한 후 소자 분리 영역을 정의하는 포토레지스트 마스크(40)를 이용하여 상기 적층 구조를 식각하여 반도체 기판(10)을 노출시킨다. 이러한 상기 식각 공정 진행 중에 폴리머(50)가 발생하게 되며, 후속 공정에서 반도체 기판을 식각할 때 폴리머(50)를 식각 정지층으로 이용하여 트렌치의 상부 및 하부 코너를 라운딩하게 된다.1A to 1C are cross-sectional views illustrating a method of manufacturing a device isolation layer of a semiconductor device according to the prior art. 1A to 1C, after forming a lamination structure of a pad oxide film 20 and a pad nitride film 30 on a semiconductor substrate 10, the photoresist mask 40 defining a device isolation region is formed using the photoresist mask 40. The stacked structure is etched to expose the semiconductor substrate 10. The polymer 50 is generated during the etching process, and the upper and lower corners of the trench are rounded by using the polymer 50 as an etch stop layer when etching the semiconductor substrate in a subsequent process.

그러나, 이러한 방법을 이용하면 코너의 라운딩은 가능하나, 그 라운딩의 정도 및 모양이 불균일하게 되어 소자의 특성이 균일하게 되지 못한다는 문제점이 있다.However, using this method, the rounding of the corner is possible, but the degree and shape of the rounding is uneven, so that there is a problem in that the characteristics of the device are not uniform.

이러한 문제점을 해결하기 위하여, 포토레지스트막을 비등방성 식각하여 스페이서를 형성한 후 이를 마스크로 트렌치를 형성함으로써 상부 및 하부 코너가 균일하게 라운딩된 소자 분리막을 형성할 수 있는 반도체 소자의 소자 분리막 제조 방법을 제공하는 것을 그 목적으로 한다.In order to solve this problem, an isotropic etching of a photoresist film to form a spacer and then formed a trench with a mask to form a device isolation film manufacturing method of a semiconductor device capable of forming a device isolation film with rounded top and bottom corners uniformly. Its purpose is to provide.

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막의 적층 구조를 형성하는 단계와, 상기 적층 구조를 식각하여 소자 분리 영역으로 예정된 부분의 반도체 기판을 노출시키는 개구부를 형성하는 단계와, 전면에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 비등방성 식각하여 상기 개구부 내에 중앙 부분이 오목한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴 및 그 하부의 반도체 기판을 등방성 식각하여 트렌치를 형성하는 단계와, 상기 포토레지스트 패턴의 남은 부분을 제거하는 단계와, 상기 트렌치의 상부 코너를 식각하여 라운딩하는 단계와, 상기 트렌치를 매립하는 산화막을 형성하는 단계와, 상기 패드 질화막 및 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.The method of forming a device isolation film of a semiconductor device according to the present invention includes forming a stack structure of a pad oxide film and a pad nitride film on an upper portion of a semiconductor substrate, and etching the stack structure to expose an opening of a portion of the semiconductor substrate, which is a predetermined portion, as the device isolation region. Forming a photoresist film, forming a photoresist film on an entire surface thereof, anisotropically etching the photoresist film to form a photoresist pattern having a central portion recessed in the opening, and forming the photoresist pattern and a semiconductor substrate below the photoresist pattern. Isotropic etching to form a trench, removing remaining portions of the photoresist pattern, etching and rounding an upper corner of the trench, forming an oxide film filling the trench, and forming the pad, Removing the nitride film and the pad oxide film. And it characterized in that.
Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

삭제delete

도 2a 내지 도 2h를 참조하면, 반도체 기판(100) 상부에 패드 산화막(110) 및 패드 질화막(120)의 적층 구조를 형성한 후 소자 분리 영역을 정의하는 포토레지스트 마스크(130)를 이용하여 상기 적층 구조를 식각하여 반도체 기판(100)을 노출시키는 개구부(140)를 형성한다.2A to 2H, after forming a stacked structure of the pad oxide layer 110 and the pad nitride layer 120 on the semiconductor substrate 100, the photoresist mask 130 defining the device isolation region is formed. The stacked structure is etched to form openings 140 exposing the semiconductor substrate 100.

다음에는, 상기 구조물의 전면에 포토레지스트막(미도시)을 형성하고 상기 포토레지스트막(미도시)을 비등방성 식각한다. 상기 비등방성 식각 공정에 의하여 개구부(140) 내에 중앙 부분이 오목한 포토레지스트 패턴(150)이 형성된다.Next, a photoresist film (not shown) is formed on the entire surface of the structure, and the photoresist film (not shown) is anisotropically etched. By the anisotropic etching process, a photoresist pattern 150 having a central portion concave is formed in the opening 140.

그 다음에, 등방성 식각 공정을 수행하여 포토레지스트 패턴(150) 및 그 하부의 반도체 기판(100)을 등방성 식각한다. 포토레지스트 패턴의 중앙 부분이 오목하므로 상기 등방성 식각 공정을 수행하면, 반도체 기판(100)이 노출되기 직전의 포토레지스트 패턴(150)은, 도 2d에 도시된 바와 같이, 양 측벽에 스페이서를 구비한 형태가 된다. 상기 등방성 식각 공정이 계속 진행되면, 반도체 기판(100)이 식각되어 트렌치(160)가 형성되며 이 때, 트렌치(160)의 하부는 라운딩된 형태가 된 다. 또한, 식각 속도가 느린 상기 스페이서가 마스크의 기능을 하여 트렌치(160)의 상부 코너는 식각되지 않으며 따라서, 식각 후의 포토레지스트 패턴(150) 및 트렌치(160)는 도 2e에 도시된 형태를 가지게 된다. 여기서, 상기 등방성 식각 공정은 O2 플라즈마를 이용한 식각 공정인 것이 바람직하다.Next, an isotropic etching process is performed to isotropically etch the photoresist pattern 150 and the semiconductor substrate 100 below. Since the center portion of the photoresist pattern is concave, when the isotropic etching process is performed, the photoresist pattern 150 immediately before the semiconductor substrate 100 is exposed has spacers on both sidewalls, as shown in FIG. 2D. Form. If the isotropic etching process continues, the semiconductor substrate 100 is etched to form the trench 160, and the lower portion of the trench 160 becomes rounded. In addition, since the spacer having a slow etching speed functions as a mask, the upper corner of the trench 160 is not etched, and thus the photoresist pattern 150 and the trench 160 after etching have the shape shown in FIG. 2E. . Here, the isotropic etching process is preferably an etching process using O 2 plasma.

다음에는, 잔여 포토레지스트 패턴(150)을 제거하고 트렌치(160)의 상부 코너를 식각하여 라운딩한다.
후속 공정은 종래의 소자 분리막 형성 공정과 동일하다. 먼저, 상기 구조물 전면에 트렌치(160)를 매립하는 산화막(170)을 형성하고 평탄화하여 패드 산화막(120)을 노출시킨 후 패드 질화막(120) 및 상기 패드 산화막(110)을 제거하여 소자 분리막(180)을 형성한다.Next, the remaining photoresist pattern 150 is removed and the upper corner of the trench 160 is etched and rounded.
Subsequent processes are the same as the conventional device isolation film formation process. First, an oxide film 170 filling the trench 160 is formed on the entire surface of the structure and planarized to expose the pad oxide film 120, and then the pad nitride film 120 and the pad oxide film 110 are removed to remove the device isolation layer 180. ).

삭제delete

본 발명에 따른 반도체 소자의 소자 분리막 제조 방법은 포토레지스트막을 비등방성 식각하여 스페이서를 형성한 후 이를 마스크로 트렌치를 형성함으로써 상부 및 하부 코너가 균일하게 라운딩된 소자 분리막을 형성할 수 있는 효과가 있다.In the method of manufacturing a device isolation layer of a semiconductor device according to the present invention, anisotropically etch the photoresist layer to form a spacer, and then form a trench using a mask to form a device isolation layer having uniformly rounded upper and lower corners. .

Claims (3)

반도체 기판 상부에 패드 산화막 및 패드 질화막의 적층 구조를 형성하는 단계;Forming a stacked structure of a pad oxide film and a pad nitride film on the semiconductor substrate; 상기 적층 구조를 식각하여 소자 분리 영역으로 예정된 부분의 반도체 기판을 노출시키는 개구부를 형성하는 단계;Etching the stacked structure to form an opening that exposes a semiconductor substrate in a predetermined portion as a device isolation region; 전면에 포토레지스트막을 형성하는 단계;Forming a photoresist film on the entire surface; 상기 포토레지스트막을 비등방성 식각하여 상기 개구부 내에 중앙 부분이 오목한 포토레지스트 패턴을 형성하는 단계;Anisotropically etching the photoresist film to form a photoresist pattern having a central portion recessed in the opening; 상기 포토레지스트 패턴 및 그 하부의 반도체 기판을 등방성 식각하여 트렌치를 형성하는 단계;Isotropically etching the photoresist pattern and the semiconductor substrate below to form a trench; 상기 포토레지스트 패턴의 남은 부분을 제거하는 단계;Removing remaining portions of the photoresist pattern; 상기 트렌치의 상부 코너를 식각하여 라운딩하는 단계;Etching and rounding an upper corner of the trench; 상기 트렌치를 매립하는 산화막을 형성하는 단계; 및Forming an oxide film filling the trench; And 상기 패드 질화막 및 상기 패드 산화막을 제거하는 단계Removing the pad nitride film and the pad oxide film 를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Device isolation film forming method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴 및 그 하부의 반도체 기판을 등방성 식각하는 공정 은 O2 플라즈마를 이용한 등방성 식각 공정인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The isotropic etching of the photoresist pattern and the semiconductor substrate below is an isotropic etching process using an O 2 plasma. 삭제delete
KR1020020086764A 2002-12-30 2002-12-30 Method for fabricating device isolation film of semiconductor device KR100876785B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086764A KR100876785B1 (en) 2002-12-30 2002-12-30 Method for fabricating device isolation film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086764A KR100876785B1 (en) 2002-12-30 2002-12-30 Method for fabricating device isolation film of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040060222A KR20040060222A (en) 2004-07-06
KR100876785B1 true KR100876785B1 (en) 2009-01-07

Family

ID=37352149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086764A KR100876785B1 (en) 2002-12-30 2002-12-30 Method for fabricating device isolation film of semiconductor device

Country Status (1)

Country Link
KR (1) KR100876785B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801083A (en) 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US5937309A (en) 1998-11-23 1999-08-10 United Semiconductor Corp. Method for fabricating shallow trench isolation structure
US5972773A (en) 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972773A (en) 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits
US5801083A (en) 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US5937309A (en) 1998-11-23 1999-08-10 United Semiconductor Corp. Method for fabricating shallow trench isolation structure

Also Published As

Publication number Publication date
KR20040060222A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100480897B1 (en) Method for manufacturing STI of semiconductor device
KR20150101398A (en) A method for producing fin structures of a semiconductor device in a substrate
KR20030013761A (en) Structure of Trench Isolation and Method of Forming The Same
JPH05206261A (en) Flattebing method for separation of groove in manufacture of integrated circuit
KR20070017656A (en) Method for manufacturing semiconductor device
KR100876785B1 (en) Method for fabricating device isolation film of semiconductor device
KR100842508B1 (en) Method for manufacturing device isolation layer of semiconductor device
KR100608343B1 (en) Method for forming isolation region of semiconductor device
KR20050028618A (en) Method for forming isolation layer of semiconductor device
KR100831671B1 (en) Method for forming isolation of semiconductor device
KR100364125B1 (en) Method for manufacturing isolation layer in semiconductor device
KR100849079B1 (en) Method for element isolating of semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR100333378B1 (en) Method of manufacturing semiconductor device
KR100338948B1 (en) Manufacturing method for isolation in semiconductor device
KR100417574B1 (en) Method for fabricating semiconductor device
KR100980260B1 (en) Method for manufacturing device isolation film of semiconductor device
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR100338938B1 (en) Manufacturing method for isolation in semiconductor device
KR100661722B1 (en) Method of fabricating the trench isolation layer in semiconductor device
KR20040070648A (en) Method for manufacturing sti gap fill margin
KR19990065238A (en) Device isolation layer formation method of a semiconductor device
KR100760908B1 (en) Method for fabricating semiconductor device
KR20030002363A (en) Method for manufacturing device having a shallow trench isolation and deep trench isolation
KR20010082901A (en) Method for fabricating isolation film in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee