KR20070046669A - 스페이서 및 이를 구비한 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 스페이서 및 이를 구비한 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게 본 발명의 실시예에 따른 스페이서는 모체 및 이 모체의 측면으로부터 순차적으로 형성되는 제1, 제2 및 제3 코팅층으로 이루어지고, 상기 제1, 제2 및 제3 코팅층은 상기 모체의 어느 일 단부로부터 서로 다른 높이를 가진다. 또한, 각 코팅층의 높이는 제1 코팅층에 제3 코팅층으로 갈수록 점층적으로 낮아지며, 각 코팅층의 저항값도 제1 코팅층에 제3 코팅층으로 갈수록 점층적으로 낮아진다.

전자방출, 스페이서, 코팅층, 저항, 높이

Description

스페이서 및 이를 구비한 전자 방출 표시 디바이스 {SPACER AND ELECTRON EMISSION DISPLAY DEVICE HAVING THE SAME}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 2는 도 1에 도시된 스페이서를 절개하여 나타낸 부분 사시도이다.

도 3은 본 발명의 제2 실시예에 따른 스페이서의 단면도이다.

도 4는 본 발명의 제3 실시예에 따른 스페이서의 단면도이다.

본 발명은 스페이서 및 이를 구비한 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 스페이서의 표면에 형성되는 코팅층에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류될 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; 이하 'FEA'라 함)형, 표면 전도 에미션(Surface-Conduction Emission; 이하 'SCE'라 함)형, 금속-절연층-금속(Metal-Insulator-Metal; 이하 'MIM'이라 함)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; 이하 'MIS'라 함)형 등이 알려져 있다.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때, 금속이나 반도체로부터 공급되는 전자가 터널링(tunneling) 현상에 의하여 절연층을 통과하여 상부 금속에 도달하고, 도달한 전자 중 상부 금속의 일함수(work function) 이상의 에너지를 가지는 전자가 상부 전극으로부터 방출되는 원리를 이용한다.

상기 SCE형 전자 방출 소자는 일 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 제공하고 이 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

상기 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

한편, 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디 바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

즉, 통상의 전자 방출 디바이스는 전자 방출부들과 더불어 주사 전극들과 데이터 전극들로 기능하는 복수의 구동 전극들을 구비하여 전자 방출부와 구동 전극들의 작용으로 화소별 전자 방출의 온/오프와 전자 방출량을 제어한다. 그리고 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 한다.

또한, 상기 전자 방출 표시 디바이스는 진공 용기의 내,외부 압력 차이에 의한 기판의 변형과 파손을 방지하도록 진공 용기 내부에 다수의 스페이서를 구비한다.

스페이서는 전자의 흐름이 지속적으로 발생하는 진공의 내부 공간에 노출되어 전자 방출부에서 방출되는 전자들과 충돌하며, 이는 스페이서의 차징으로 이어져 전자빔의 경로를 왜곡시키는 원인이 되고 있다. 이를 방지하기 위하여 종래 스페이서 표면에 코팅층을 부가하고 이 코팅층을 전극과 접촉시켜 스페이서 표면에 차징된 전하를 방전시키는 구조가 개시되어 있다.

그러나 상기와 같은 코팅층은 두께가 얇아 전극과의 접촉 불량을 초래하고, 이중층으로 형성되는 경우에도 각각의 저항값을 고려하지 않고 스페이서 전면(全面)에 부가되어 통전 효율이 떨어지는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전류 흐름을 원활하게 하는 높이 및 저항 구배를 갖는 다층의 코팅층을 형성한 스페이서 및 이를 구비한 전자 방출 표시 디바이스를 제공함에 있다.

상기의 목적을 달성하기 위하여, 본 발명은 전자 방출 유닛이 제공되는 제1 기판과, 발광 유닛이 제공되는 제2 기판 사이에 배치되어 제1 기판과 제2 기판의 간격을 유지시키는 전자 방출 표시 디바이스용 스페이서에 있어서, 모체 및 이 모체의 측면으로부터 순차적으로 형성되는 제1, 제2 및 제3 코팅층으로 이루어지고, 상기 제1, 제2 및 제3 코팅층이 상기 모체의 어느 일 단부로부터 서로 다른 높이를 가지는 전자 방출 표시 디바이스용 스페이서를 제공한다.

또한, 상기 제1, 제2 및 제3 코팅층은 하기 조건을 만족할 수 있다.

H₁ ＞ H₂ ＞ H₃

여기서, 상기 H₁, H₂ 및 H₃는 상기 모체의 어느 일 단부를 기준으로 형성된 제1, 제2 및 제3 코팅층의 높이를 말한다.

또한, 상기 제1, 제2 및 제3 코팅층은 하기 조건을 만족할 수 있다.

R₁ ＞ R₂ ＞ R₃

여기서, R₁, R₂ 및 R₃는 상기 제1, 제2 및 제3 코팅층의 저항값을 말한다.

또한, 상기 제1, 제2 및 제3 코팅층 각각은 상기 모체의 양단부로부터 서로 근접하여 간격을 유지하고, 각 코팅층의 간격이 제1 코팅층에서 제3 코팅층으로 갈 수록 점층적으로 커질 수 있다.

또한, 상기 제1 코팅층의 저항값은 상기 모체의 저항값보다 낮을 수 있다.

또한, 상기 제3 코팅층은 금속으로 이루어질 수 있다.

또한, 상기 제1 코팅층은 상기 모체의 측면 전체에 형성될 수 있다.

또한, 본 발명은 상기와 같은 스페이서를 구비한 전자 방출 표시 디바이스를 제공한다. 보다 구체적으로 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 서로 대향 배치되어 진공 용기를 구성하는 제1 기판 및 제2 기판과, 상기 제1 기판에 제공되는 전자 방출 유닛과, 상기 제2 기판에 제공되는 발광 유닛과, 상기 전자 방출 유닛과 상기 발광 유닛 사이에 배치되는 스페이서를 포함한다. 여기서, 상기 스페이서는 모체 및 이 모체의 측면으로부터 순차적으로 형성되는 제1, 제2 및 제3 코팅층으로 이루어지고, 상기 모체의 어느 일 단부로부터 형성된 상기 제1, 제2 및 제3 코팅층의 각 높이가 제1 코팅층에서 제3 코팅층으로 갈수록 점층적으로 낮아진다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이고, 도 2는 도 1에 도시된 스페이서를 절개하여 나타낸 부분 사시도이다.

도 1을 참고하면, 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치 되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(2), 제2 기판(4) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(4)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되는 전자 방출 유닛이 형성되고, 이 전자 방출 유닛은 제1 기판(2)과 함께 전자 방출 디바이스를 구성한다. 전자 방출 디바이스는 제2 기판(4) 및 제2 기판(4)에 제공된 발광 유닛과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저 전자 방출 유닛에 대해 살펴보면, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도 1에서 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도 1에서 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

상기 캐소드 전극들(6)과 게이트 전극들(10)의 교차 영역이 단위 화소를 이루며, 캐소드 전극들(6) 위로 각 단위 화소마다 전자 방출부들(12)이 형성된다. 그리고 제1 절연층(8)과 게이트 전극들(10)에는 각 전자 방출부(12)에 대응하는 개구부(82, 102)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(12)는 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소(DLC), 플러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있 다.

다른 한편으로, 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

전자 방출부들(12)은 각 단위 화소에서 캐소드 전극(6)과 게이트 전극(10) 중 어느 한 전극, 일례로 캐소드 전극(6)의 길이 방향을 따라 일렬로 위치할 수 있으며, 원형의 평면 형상을 갖도록 형성될 수 있다. 단위 화소별 전자 방출부들(12)의 배열 형상과 전자 방출부(12)의 평면 형상은 다양하게 변형 가능하다.

또한, 상기에서는 제1 절연층(8)을 사이에 두고 게이트 전극들(10)이 캐소드 전극들(6) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 구조도 가능하며, 이 경우 전자 방출부들은 제1 절연층 위에서 캐소드 전극의 측면에 형성될 수 있다.

그리고 게이트 전극들(10)과 제1 절연층(8) 위로 집속 전극(14)이 형성된다. 집속 전극(14) 하부에는 제2 절연층(16)이 위치하여 게이트 전극들(10)과 집속 전극(14)을 절연시키고, 집속 전극(14)과 제2 절연층(16)에도 전자빔 통과를 위한 개구부(142, 162)가 각각 마련된다.

집속 전극(14)의 개구부(142)는 단위 화소마다 하나씩 형성되어 집속 전극(14)이 하나의 단위 화소에서 방출되는 전자들을 포괄적으로 집속하거나, 각 게이트 전극(10) 개구부(102)마다 하나씩 형성되어 각 전자 방출부(12)에서 방출되는 전자들을 개별적으로 집속할 수 있다. 도면에서는 일례로 전자(前者)의 경우를 도시하였다.

다음으로 발광 유닛에 대해 살펴보면, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18), 일례로 적색, 녹색 및 청색의 형광층들(18)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(18) 사이로 화면의 콘트라스트 향상을 위한 흑색층(20)이 형성된다. 형광층(18)은 제1 기판(2)에 설정된 단위 화소마다 하나의 형광층(18)이 대응하도록 배치될 수 있다.

그리고 형광층(18)과 흑색층(20)의 일면에는 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(18)을 고전위 상태로 유지시키며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높인다.

한편, 애노드 전극은 금속막이 아닌 인듐 틴 옥사이드(indium tin oxide, ITO)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(4)을 향한 형광층(18)과 흑색층(20)의 일면에 위치한다. 또한 애노드 전극은 전술한 투명 도전막과 금속막을 동시에 사용하는 구조도 가능하다.

그리고 제1 기판(2)과 제2 기판(4) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(24)이 배치된다. 스페이서들(24)은 형광층(18)을 침범하지 않도록 흑색층(20)에 대응하여 위치한다.

본 실시예에서 스페이서(24)는 모체(242)와, 이 모체(242)의 측면으로부터 순차적으로 형성된 제1 코팅층(244), 제2 코팅층(246) 및 제3 코팅층(248)을 포함한다.

도 2를 참고하면, 제1 코팅층(244)은 모체(242)의 측면에 모체(242)의 일 단부와 다른 일 단부로부터 각각 소정 높이(H₁)를 가지면서 서로 근접하도록 형성된다. 이에 따라 제1 코팅층(244)은 중앙에 소정 간격(G₁)을 갖게 된다. 제2 코팅층(246)은 제1 코팅층(244) 위에 제1 코팅층(244)보다 낮은 높이(H₂)를 가지면서 서로 근접하도록 형성되어 제1 코팅층(244)의 간격(G₁)보다 큰 간격(G₂)을 갖는다. 제3 코팅층(248)은 제2 코팅층(246) 위에 제2 코팅층(246)보다 낮은 높이(H₃)를 가지면서 서로 근접하도록 형성되어 제2 코팅층(246)의 간격(G₂)보다 큰 간격(G₃)을 갖는다.

즉, 코팅층의 높이는 모체(242)의 측면에 형성된 제1 코팅층(244)의 높이(H₁)가 가장 높고, 최외곽에 형성된 제3 코팅층(248)의 높이(H₃)가 가장 낮다. (H₁ ＞ H₂ ＞ H₃) 이는 모체로부터 외측으로 갈수록 코팅층의 높이가 점층적으로 낮아지는 것을 의미한다. 이에 따라 코팅층의 간격은 제1 코팅층(244)에서 제3 코팅층(248)으로 갈수록 점층적으로 증가한다. (G₁ ＜ G₂ ＜ G₃)

그리고, 제1 코팅층(244)의 저항값을 R₁이라 하고, 제2 코팅층(246)의 저항값을 R₂라 하며, 제3 코팅층(248)의 저항값을 R₃라 할 때, 본 발명의 실시예에 다른 스페이서(24)는 다음과 같은 조건을 만족한다.

R₁ ＞ R₂ ＞ R₃

즉, 제1 코팅층(244)에서 제3 코팅층(248)으로 갈수록 각각의 저항값이 점층적으로 낮아지는 것이다.

상기와 같은 코팅층의 저항값은 동일한 재료를 사용하여 변화시키나, 각 코팅층을 별개의 물질로 구성하여 변화시킬 수 있다.

제1 코팅층(244)은 Ag, Pt, Al, Au 및 이들의 조합 물질이 사용될 수 있고, 제2 코팅층(246)은 AlN, WGeN이 사용될 수 있고, 제3 코팅층(248)은 Cr₂O₃, TiN 및 TiO₂가 사용될 수 있다.

그리고, 제1 코팅층(244)은 고저항 물질(예를 들면, 유리 또는 세라믹)로 이루어진 모체(242)의 저항값보다 낮은 물질을 사용한다.

또한, 최외곽에 배치된 제3 코팅층(248)은 금속으로 이루어져 스페이서(24)로 끌리는 전자빔을 밀어내는 효과를 제공할 수 있다.

상기와 같은 높이 구배와 저항 구배를 갖는 코팅층은 전류의 흐름을 원활하게 하여 스페이서 표면에 축적된 전하를 외부로 원활하게 배출시킬 수 있다.

도 3은 본 발명의 제2 실시예에 따른 스페이서의 단면도이고, 도 4는 본 발명의 제3 실시예에 따른 스페이서의 단면도이다.

본 발명의 실시예에 따른 스페이서(26, 28)는 도 3에 도시된 바와 같이, 모체(262)의 상부와 하부 중 어느 일부에만 제1, 제2 및 제3 코팅층(264, 266, 268)을 구비할 수 있으며, 도 4에 도시된 바와 같이, 제1 코팅층(284)은 모체(282)의 측면 전체에 형성되어 집속 전극(14) 및 애노드 전극(22)에 연결될 수 있다.

본 실시예에서는 벽체형으로 형성된 모체에 대해서만 살펴보았으나, 모체의 형상은 원 기둥형, 사각 기둥형 등 다양하게 변형될 수 있다.

그리고, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 전계 방출 어레이(FEA)형에 대해서만 적용되었으나, 이에 한정되지 않으며, 표면 전도 에미션(SCE)형, 금속-절연층-금속(MIM)형 및 금속-절연층-반도체(MIS)형 등 다양하게 적용될 수 있다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 살펴본 바와 같이, 본 발명의 실시예에 따른 전자 방출 표시 디바이스용 스페이서는 높이 구배와 저항 구배를 갖는 코팅층을 구비함으로써, 스페이서 표면에 차징된 전하를 원활하게 방전시킬 수 있으며, 전자빔에 미는 힘을 제공하여 전자빔의 퍼짐과 스페이서 충돌을 억제할 수 있다.

Claims (12)

1. 전자 방출 유닛이 제공되는 제1 기판과, 발광 유닛이 제공되는 제2 기판 사이에 배치되어 제1 기판과 제2 기판의 간격을 유지시키는 전자 방출 표시 디바이스용 스페이서에 있어서,

   상기 스페이서는 모체 및 이 모체의 측면으로부터 순차적으로 형성되는 제1, 제2 및 제3 코팅층으로 이루어지고,

   상기 제1, 제2 및 제3 코팅층이 상기 모체의 어느 일 단부로부터 서로 다른 높이를 가지는 전자 방출 표시 디바이스용 스페이서.
2. 제1항에 있어서,

   상기 제1, 제2 및 제3 코팅층이 하기 조건을 만족하는 전자 방출 표시 디바이스용 스페이서.

   H₁ ＞ H₂ ＞ H₃

   여기서, 상기 H₁, H₂ 및 H₃는 상기 모체의 어느 일 단부를 기준으로 형성된 제1, 제2 및 제3 코팅층의 높이를 말한다.
3. 제2항에 있어서,

   상기 제1, 제2 및 제3 코팅층이 하기 조건을 만족하는 전자 방출 표시 디바 이스용 스페이서.

   R₁ ＞ R₂ ＞ R₃

   여기서, R₁, R₂ 및 R₃는 상기 제1, 제2 및 제3 코팅층의 저항값을 말한다.
4. 서로 대향 배치되어 진공 용기를 구성하는 제1 기판 및 제2 기판과;

   상기 제1 기판에 제공되는 전자 방출 유닛과;

   상기 제2 기판에 제공되는 발광 유닛과;

   상기 전자 방출 유닛과 상기 발광 유닛 사이에 배치되는 스페이서를 포함하며,

   상기 스페이서는 모체 및 이 모체의 측면으로부터 순차적으로 형성되는 제1, 제2 및 제3 코팅층으로 이루어지고,

   상기 모체의 어느 일 단부로부터 형성된 상기 제1, 제2 및 제3 코팅층의 각 높이가 제1 코팅층에서 제3 코팅층으로 갈수록 점층적으로 낮아지는 전자 방출 표시 디바이스.
5. 제4항에 있어서,

   상기 제1, 제2 및 제3 코팅층의 각 저항값이 제1 코팅층에서 제3 코팅층으로 갈수록 점층적으로 낮아지는 전자 방출 표시 디바이스.
6. 제5항에 있어서,

   상기 제1, 제2 및 제3 코팅층 각각이 상기 모체의 양단부로부터 서로 근접하여 간격을 유지하고, 각 코팅층의 간격이 제1 코팅층에서 제3 코팅층으로 갈수록 점층적으로 커지는 전자 방출 표시 디바이스.
7. 제5항에 있어서,

   상기 제1 코팅층의 저항값이 상기 모체의 저항값보다 낮은 전자 방출 표시 디바이스.
8. 제5항에 있어서,

   상기 제3 코팅층이 금속으로 이루어지는 전자 방출 표시 디바이스.
9. 제5항에 있어서,

   상기 제1 코팅층이 상기 모체의 측면 전체에 형성되는 전자 방출 표시 디바이스.
10. 제5항에 있어서,

    상기 모체가 벽체형 또는 기둥형으로 형성되는 전자 방출 표시 디바이스.
11. 제5항에 있어서,

    상기 전자 방출 유닛은,

    절연층을 사이에 두고 서로 다른 층에 위치하면서 서로 교차하는 방향을 따라 형성되는 캐소드 전극들과 게이트 전극들; 및

    상기 캐소드 전극과 게이트 전극의 교차 영역마다 캐소드 전극 위에 형성되는 전자 방출부들을 포함하는 전자 방출 표시 디바이스.
12. 제11항에 있어서,

    상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 플러렌(C₆₀) 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 표시 디바이스.

Images