KR20070044150A - Capacitor for semiconductor device and the manufacturing method thereof - Google Patents
Capacitor for semiconductor device and the manufacturing method thereof Download PDFInfo
- Publication number
- KR20070044150A KR20070044150A KR1020050100145A KR20050100145A KR20070044150A KR 20070044150 A KR20070044150 A KR 20070044150A KR 1020050100145 A KR1020050100145 A KR 1020050100145A KR 20050100145 A KR20050100145 A KR 20050100145A KR 20070044150 A KR20070044150 A KR 20070044150A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- capacitor
- groove
- thin film
- semiconductor device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 239000010408 film Substances 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 150000002739 metals Chemical class 0.000 claims 1
- 238000011161 development Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 238000011160 research Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로, 최소한의 면적에 최대한의 캐패시터 용량을 가지는 반도체 소자의 캐패시터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a capacitor of a semiconductor device having a maximum capacitor capacity in a minimum area and a method of manufacturing the same.
본 발명에 따른 반도체 소자의 캐패시터는 하부 전극 상에 제 1 홈을 형성하고 식각홈에 의한 막대 형상의 하부 전극 돌출부를 형성하여, 상기 하부 전극과 상부 전극 사이의 캐패시터 유효 면적을 증가시킴으로써 캐패시터 용량을 향상시킨다.The capacitor of the semiconductor device according to the present invention forms a first groove on the lower electrode and forms a rod-shaped lower electrode protrusion by the etching groove, thereby increasing the capacitor capacity by increasing the capacitor effective area between the lower electrode and the upper electrode. Improve.
또한, 본 발명은 DRAM(dynamic random access memory)과 같이 집적도가 높아지고 제품 크기는 소형화되는 최신 제품의 개발 연구 동향에 맞추어 캐패시터의 용량을 비약적으로 향상시켜 반도체 소자 개발을 가속화시키는 장점이 있다.In addition, the present invention has the advantage of accelerating the development of semiconductor devices by dramatically increasing the capacity of the capacitor in accordance with the trend of development research of the latest products, such as dynamic random access memory (DRAM), the degree of integration is increased and the product size is reduced.
캐패시터, 식각, 돌출, 유효 면적 Capacitor, Etch, Protrude, Effective Area
Description
도 1은 종래 반도체 소자의 PIP 캐패시터를 보여주는 단면도.1 is a cross-sectional view showing a PIP capacitor of a conventional semiconductor device.
도 2는 본 발명에 따른 반도체 소자의 캐패시터를 보여주는 사시도.2 is a perspective view showing a capacitor of a semiconductor device according to the present invention.
도 3은 도 2에서 Ⅰ-Ⅰ'로 절단하여 보여주는 단면도.FIG. 3 is a cross-sectional view taken along the line II ′ of FIG. 2.
도 4a 내지 도 4h는 본 발명에 따른 반도체 소자의 캐패시터 제조 공정을 보여주는 순서도.4A to 4H are flowcharts showing a capacitor manufacturing process of a semiconductor device according to the present invention.
<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>
100 : 반도체 기판 110 : 하부 전극100
110a : 제 1 폴리 실리콘층 111 : 하부 전극 돌출부110a: first polysilicon layer 111: lower electrode protrusion
120 : 상부 전극 120a : 제 2 폴리 실리콘층120:
122 : 홈 131 : 상부 전극 홈122: groove 131: upper electrode groove
132 : 상부 전극 돌출부 151 : 제 1 포토 레지스트 패턴132: upper electrode protrusion 151: first photoresist pattern
152 : 제 2 포토 레지스트 패턴152: second photoresist pattern
153 : 제 3 포토 레지스트 패턴153: third photoresist pattern
본 발명은 반도체 소자에 관한 것으로, 최소한의 면적에 최대한의 캐패시터 용량을 가지는 반도체 소자의 캐패시터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a capacitor of a semiconductor device having a maximum capacitor capacity in a minimum area and a method of manufacturing the same.
최근에는 반도체 소자의 고집적화 기술에 의해 로직 회로내 아날로그 캐패시터가 로직 회로와 함께 집적화된 반도체 소자가 연구, 개발되어 제품으로 사용되고 있다. 상기 로직 회로에서 사용되는 아날로그 캐패시터는 PIP(Polysilicon/Insulator/Polysilicon)와 MIM(Metal/Insulator/Metal) 형태가 주로 사용된다.Recently, a semiconductor device in which an analog capacitor in a logic circuit is integrated with a logic circuit by a high integration technology of a semiconductor device has been researched and developed and used as a product. Analog capacitors used in the logic circuit are mainly used in the form of PIP (Polysilicon / Insulator / Polysilicon) and MIM (Metal / Insulator / Metal).
이러한 PIP 또는 MIM 형태의 캐패시터는 MOS(Metal Oxide Silicon)형 캐패시터나 정션 캐패시터(junction capacitor)와는 달리 바이어스에 독립적이기 때문에 캐패시터의 정밀성이 요구되는 아날로그 제품에 많이 사용된다.These PIP or MIM type capacitors, unlike metal oxide silicon (MOS) type capacitors or junction capacitors, are bias-independent and are used in analog products requiring capacitor precision.
여기서, 상기 PIP 캐패시터는 아날로그 소자의 노이즈 방지, 주파수 변조 등에 널리 이용되는 소자이며 하부 전극(bottom electrode)과 상부 전극(top electrode)이 로직 트랜지스터의 게이트 전극 물질과 동일한 폴리 실리콘으로 제조되기때문에 별도의 공정 없이 게이트 전극 제조시에 PIP 캐패시터 전극을 함께 조조할 수 있다.Here, the PIP capacitor is a device widely used for noise prevention, frequency modulation, and the like of an analog device, and the bottom electrode and the top electrode are made of the same polysilicon as the gate electrode material of the logic transistor. The PIP capacitor electrodes can be co-assembled during gate electrode fabrication without the process.
도 1은 종래 반도체 소자의 PIP 캐패시터를 보여주는 단면도이다.1 is a cross-sectional view illustrating a PIP capacitor of a conventional semiconductor device.
도 1을 참조하면, 종래 반도체 소자의 PIP 캐패시터는 반도체 기판(100) 상에 산화막(105), 하부 전극(bottom electrode)(110), 절연막(insulator)(115), 상부 전극(top electrode)(120)이 순차적으로 적층된 구조로 이루어져 있으며, 상기 하부 전극(110)과 상부 전극(120)은 다결정 실리콘(polysilicon)으로 이루어져 있다.Referring to FIG. 1, a PIP capacitor of a conventional semiconductor device may include an
그런데, 종래 반도체 소자의 PIP 캐패시터는 하부 전극(110)과 상부 전극(120)이 평면 구조로서 편평하게 형성되어 있으며, 이로 인하여 캐패시터 용량을 증가시키기 위해서는 캐패시터의 크기를 변화시켜야 하는 문제가 발생된다. 이러한 문제는 반도체 소자의 PIP 캐패시터뿐만 아니라 MIM 캐패시터에도 발생되는 문제이다.However, in the PIP capacitor of the conventional semiconductor device, the
그러나, 최근에는 반도체 소자가 고집적화됨에 따라 소자 내에서 캐패시터가 차지하는 면적 역시 축소되고 있어 동일 면적 내에서 큰 캐패시터 용량을 갖는 방법에 대한 연구가 필요한 실정이다. 이에 따라, 캐패시터의 유효면적을 증가시켜 정전 용량을 향상시키는 방법에 대한 연구가 활발하다.However, in recent years, as the semiconductor devices have been highly integrated, the area occupied by the capacitors in the devices has also been reduced. Therefore, research on a method having a large capacitor capacity in the same area is required. Accordingly, studies on improving the capacitance by increasing the effective area of the capacitor is active.
본 발명은 하부 전극 상에 홈을 형성하고 홈내에 막대 형상의 하부 전극 돌출부를 형성하여, 상기 하부 전극과 상부 전극 사이의 캐패시터 유효 면적을 증가시킴으로써 캐패시터 용량을 향상시키는 반도체 소자의 캐패시터 및 그 제조 방법을 제공하는 데 목적이 있다.The present invention provides a capacitor and a method for fabricating a semiconductor device, in which a groove is formed on a lower electrode and a rod-shaped lower electrode protrusion is formed in the groove to increase the capacitor capacity by increasing the capacitor effective area between the lower electrode and the upper electrode. The purpose is to provide.
상기한 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터는, 일면에 제 1 홈이 형성되며 상기 제 1 홈에 다수의 제 1 돌출부가 형성된 하부 전극; 상기 다수의 제 1 돌출부가 형성된 제 1 홈을 포함한 상기 하부 전극 상부에 형성된 유전체막; 및, 상기 유전체막 상에 형성된 상부 전극;을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a capacitor of a semiconductor device according to an embodiment of the present invention includes a lower electrode having a first groove formed on one surface thereof and a plurality of first protrusions formed on the first groove; A dielectric film formed on the lower electrode including first grooves in which the plurality of first protrusions are formed; And an upper electrode formed on the dielectric film.
상기 상부 전극과 하부 전극은 폴리 실리콘층 또는 금속인 것을 특징으로 한다.The upper electrode and the lower electrode is characterized in that the polysilicon layer or metal.
상기 상부 전극은 상기 제 1 홈과 대면하는 제 2 돌출부 및 상기 제 1 돌출부와 대면하는 제 2 홈이 형성된 것을 특징으로 한다.The upper electrode may be formed with a second protrusion facing the first groove and a second groove facing the first protrusion.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은, 기판 상에 하부 전극 박막을 형성하는 단계; 상기 하부 전극 박막의 소정 영역에 제 1 홈을 형성하여 다수의 제 1 돌출부가 형성되는 단계; 상기 제 1 홈과 다수의 제 1 돌출부를 포함하는 하부 전극 박막 상에 유전체막을 형성하는 단계; 상기 유전체막 상에 상부 전극 박막을 형성하는 단계; 상기 상부 전극 박막과 유전체막을 식각하여 상부 전극을 형성하는 단계; 및, 상기 하부 전극 박막을 식각하여 하부 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.In addition, the capacitor manufacturing method of the semiconductor device according to the present invention in order to achieve the above object, the step of forming a lower electrode thin film on the substrate; Forming a plurality of first protrusions by forming a first groove in a predetermined region of the lower electrode thin film; Forming a dielectric film on the lower electrode thin film including the first groove and the plurality of first protrusions; Forming an upper electrode thin film on the dielectric film; Etching the upper electrode thin film and the dielectric film to form an upper electrode; And forming a lower electrode by etching the lower electrode thin film.
상기 하부 전극 박막과 상부 전극 박막은 폴리 실리콘 또는 금속으로 이루어지는 것을 특징으로 한다.The lower electrode thin film and the upper electrode thin film may be made of polysilicon or metal.
상기 하부 전극 박막의 소정 영역에 제 1 홈을 형성하여 다수의 제 1 돌출부가 형성되는 단계에서, 상기 제 1 홈의 깊이는 상기 하부 전극 박막의 두께보다 작은 것을 특징으로 한다.In the step of forming a plurality of first protrusions by forming a first groove in a predetermined region of the lower electrode thin film, the depth of the first groove is smaller than the thickness of the lower electrode thin film.
상기 하부 전극 박막의 소정 영역에 제 1 홈을 형성하여 다수의 제 1 돌출부가 형성되는 단계는, 상기 하부 전극 상에 포토 레지스트를 도포하는 단계; 상기 포토 레지스트 상에 상기 제 1 돌출부에 대응하여 투과부를 가지는 마스크를 배치하여 노광시키는 단계; 상기 포토 레지스트를 현상하는 단계; 상기 포토 레지스트를 마스크로 하여 상기 하부 전극 박막을 식각하는 단계; 및, 상기 포토 레지스트를 제거하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.Forming a plurality of first protrusions by forming a first groove in a predetermined region of the lower electrode thin film may include applying photoresist on the lower electrode; Placing and exposing a mask having a transmissive portion corresponding to the first protrusion on the photoresist; Developing the photoresist; Etching the lower electrode thin film using the photoresist as a mask; And removing the photoresist.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 반도체 소자의 캐패시터를 구체적으로 설명한다.Hereinafter, a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 소자의 캐패시터를 보여주는 사시도이고 도 3은 도 2에서 Ⅰ-Ⅰ'로 절단하여 보여주는 단면도이다.FIG. 2 is a perspective view illustrating a capacitor of a semiconductor device according to the present invention, and FIG. 3 is a cross-sectional view taken along the line II ′ of FIG. 2.
도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 반도체 소자의 캐패시터는 반도체 기판(100) 상에 홈(122)을 형성하고 있는 하부 전극(110)과, 상기 홈 내부에 형성된 하부 전극 돌출부(111)와, 상기 하부 전극(110) 상에 형성된 유전체막(115)과, 상기 하부 전극(110)과 유전체막(115)을 사이에 두고 형성된 상부 전극(120)을 포함하여 이루어진다.As shown in FIGS. 2 and 3, the capacitor of the semiconductor device according to the present invention includes a
상기 하부 전극(110)에는 소정 두께의 홈(122)이 형성되어 있다.The
상기 하부 전극(110)의 홈(122)의 깊이는 상기 하부 전극(110)의 두께보다 적어야 하며, 상기 반도체 기판(100) 노출되지 않도록 식각하여 형성한다.The depth of the
상기 홈(122)은 상기 하부 전극 돌출부(111)가 돌출되어 형성되도록 식각하여 형성된다.The
상기 하부전극 돌출부(111)는 다수의 기둥 형상으로 이루어진다.The
상기 하부 전극 돌출부(111) 사이의 간격과 크기를 조절함으로써 상기 하부 전극(110)과 상부 전극(120) 사이의 유효면적을 조절할 수 있으므로 원하는 캐패시터 용량을 가지도록 형성할 수 있다.Since the effective area between the
그리고, 상기 하부 전극(110) 상에는 유전체막(115)이 형성되어 있으며, 상기 유전체막(115)으로는 ONO(Oxide-Nitride-Oxide) 적층구조로 형성할 수 있다.A
그리고, 상기 유전체막(115)을 사이에 두고 상기 하부 전극(110) 상에 상부 전극(120)을 형성한다.The
상기 상부 전극(120)은 상기 하부 전극(110)의 홈(122)과 대면하는 상부 전극 돌출부(132)를 형성하며, 상기 하부 전극 돌출부(111)와 대면하는 상부 전극의 홈(131)이 형성된다.The
상기 하부 전극(110)과 상부 전극(120)은 다결정 실리콘층으로 이루어질 수도 있고 Ti, Ta, Cu, Al, Pt, Ru, Ir, Rh, Os 와 같은 금속 물질로 이루어질 수도 있다.The
여기서, 상기 하부 전극(110) 홈(122) 내부의 전극 돌출부(111) 상에는 상기 유전체막(115)이 형성되는데, 상기 유전체막(115)과 접촉되는 하부 전극(110)의 면적은 편평한 하부 전극(110)의 표면에 비해서 더 크게 된다.Here, the
이와 같이 이루어지는 반도체 소자의 캐패시터는 하부 전극(110) 상에서 홈(122)을 형성하는데 상기 하부 전극(110) 홈(122) 내부에 하부 전극 돌출부(111)가 형성되도록 식각하여 형성함으로써 최소한의 캐패시터 면적에서 최대의 캐패시터 용량을 가질 수 있다. The capacitor of the semiconductor device formed as described above forms a
본 발명에 따른 캐패시터 용량은 다음의 식으로 구할 수 있다, Capacitor capacity according to the present invention can be obtained by the following equation,
여기서, C는 캐패시턴스(단위;F), ε는 유전율, S는 전극 면적, d는 전극 사이의 거리이다.Where C is the capacitance (unit; F),? Is the permittivity, S is the electrode area, and d is the distance between the electrodes.
따라서, 상기 반도체 소자의 캐패시터는 상부 전극(120)과 하부 전극(110)의 유효 면적 S가 증가하므로 캐패시턴스 값이 이에 비례하여 증가하는 것을 알 수 있다. Therefore, since the effective area S of the
또한, 상기 캐패시터의 용량은 상기 하부 전극(110)의 홈(122) 내부의 하부 전극 돌출부(111)의 개수에 따라 조절될 수 있다. In addition, the capacitance of the capacitor may be adjusted according to the number of
이때, 상기 하부 전극(110)의 플라즈마 식각이 이루어지는 챔버 내의 압력은 1 ~ 2 Torr를 유지하는 것이 바람직하며, 500~1000 W의 전력을 인가해 줄 수 있다.In this case, the pressure in the chamber in which the plasma etching of the
상기 하부 전극(110)의 플라즈마 건식 식각시 CF4, Ar, N2 등의 가스를 이용하며, 사용되는 가스(gas)의 유량은 CF4 의 가스 유량이 100~200 sccm, Ar 가스의 유량이 50~100 sccm, N2의 가스 유량이 50~100 sccm 일 수 있다.The plasma dry etching of the
이와 같이, 본 발명은 반도체 소자의 캐패시터는 평면 형태에 대비하여 일정 면적에서 최대의 표면적을 가짐으로써 캐패시턴스를 크게 증가시킬 수 있으며, 일정 영역에서 원하는 캐패시터 용량을 다양하게 형성할 수 있으므로 집적회로 설계 에 있어서 탄력적인 설계가 가능하다.As described above, in the present invention, a capacitor of a semiconductor device has a maximum surface area at a predetermined area compared to a planar shape, thereby greatly increasing capacitance, and various capacitor capacitances can be formed at a predetermined area. Elastic design is possible.
또한, 본 발명은 DRAM(dynamic random access memory)과 같이 집적도가 높아지고 제품 크기는 소형화되는 최신 개발 연구 동향에 맞추어 캐패시터의 용량을 비약적으로 향상시켜 반도체 소자 개발을 가속화시키는 효과가 있다.In addition, the present invention has the effect of accelerating the development of semiconductor devices by dramatically increasing the capacity of the capacitor in accordance with the latest development research trend, such as dynamic random access memory (DRAM), high integration and small product size.
이하, 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described.
도 4a 내지 도 4h는 본 발명에 따른 반도체 소자의 캐패시터 제조 공정을 보여주는 순서도이다.4A to 4H are flowcharts illustrating a capacitor manufacturing process of a semiconductor device according to the present invention.
먼저, 도 4a에 도시된 바와 같이, 반도체 기판(100) 상에 게이트 산화막(105), 하부 전극으로 패터닝될 제 1 폴리 실리콘층(110a)을 순차적으로 형성한다.First, as illustrated in FIG. 4A, the
여기서, 상기 게이트 산화막(105)은 반도체 기판(100) 계면에 고온 상태에서 실레인(SiH4) 등을 이용한 열 산화(thermal oxidation)법 등에 의해 형성된다.Here, the
그리고, 상기 게이트 산화막(105) 상에 제 1 폴리 실리콘층(110a)을 형성한다.A
상기 제 1 폴리 실리콘층(110a)은 500~800℃에서 실레인(SiH4)의 열분해를 이용한 LPCVD(Low Pressure Chemical Vapor Deposition) 등을 이용하여 상기 게이트 산화막(105) 상에 증착시킨다.The
이때, 상기 제 1 폴리 실리콘층(110a)은 1000~3000Å의 두께로 증착시킨다.At this time, the first polysilicon layer (110a) is deposited to a thickness of 1000 ~ 3000Å.
이후, 도 4b에 도시된 바와 같이, 상기 제 1 폴리 실리콘층(110a) 상에 포토 레지스트를 도포하고 상기 포토 레지스트를 노광 및 현상하여 제 1 포토 레지스트 패턴(151)을 형성한다.Thereafter, as shown in FIG. 4B, a photoresist is applied on the
이때, 상기 제 1 포토 레지스트 패턴(151)은 추후 공정에서 상기 제 1 폴리 실리콘층의 캐패시터 형성 영역에 홈(122)을 형성하고, 홈(122)에 의해 다수의 하부 전극 돌출부(111)를 형성하기 위한 것이다.In this case, the
따라서, 상기 제 1 포토 레지스트 패턴(151)은 마스크를 이용하여 용이하게 노광하기 위하여 음성 포토 레지스트(negative photoresist)로 형성한다.Therefore, the
그러나, 미세 패턴 형성에 유리한 양성 포토 레지스트(positive photoresist)를 이용하여 형성하는 것도 가능하다.However, it is also possible to form using positive photoresist, which is advantageous for fine pattern formation.
상기 포토 레지스트는 빛에 민감한 반응을 보이는 감응 물질과, 박막을 형성하는 합성 수지 물질(resin)과, 합성 수지 물질을 녹이는 용제(solvent) 등으로 이루어지며, 상기 양성 포토 레지스트는 상기 감응 물질이 빛을 받으면 광자에 의해 중합체가 단위체로 절단되어 현상액에 용해되는 물질로 변화하는 것이며, 상기 음성 포토 레지스트는 상기 감응 물질이 노출된 빛에 의해 현상액에 녹지 않는 불용성의 중합체로 변화하는 물질이다.The photoresist is composed of a sensitive material exhibiting a sensitive reaction to light, a synthetic resin material (resin) to form a thin film, a solvent (solvent) to dissolve the synthetic resin material, and the positive photoresist is a light sensitive material Upon receipt of the photopolymer, the polymer is cut into units by photons to change into a substance that is dissolved in the developer. The negative photoresist is a substance that is changed into an insoluble polymer that is not dissolved in the developer by the exposed light.
따라서, 일 실시예로서, 상기 제 1 폴리 실리콘층(110a) 상에 음성 포토 레지스트를 도포하는 단계와, 상기 음성 포토 레지스트 상에 상기 하부 전극 돌출부(111)에 대응하여 투과부를 가지는 마스크(도시되지 않음)를 배치시키는 단계와, 상기 음성 포토 레지스트를 현상하는 단계와, 상기 음성 포토 레지스트를 마스크로 하여 상기 제 1 폴리 실리콘층(110a)을 식각하는 단계와, 상기 음성 포토 레지스트를 제거하는 단계를 포함하여 이루어진다.Thus, as an example, applying a negative photoresist on the
그리고, 다른 실시예로서, 상기 제 1 폴리 실리콘층(110a) 상에 양성 포토 레지스트를 도포하는 단계, 상기 양성 포토 레지스트 상에 상기 하부 전극 돌출부(111)에 대응하여 차단부를 가지는 마스크(도시되지 않음)를 배치시키는 단계, 상기 양성 포토 레지스트를 현상하는 단계, 상기 양성 포토 레지스트를 마스크로 하여 상기 제 1 폴리 실리콘층(110a)을 식각하는 단계, 상기 양성 포토 레지스트를 제거하는 단계;를 포함하여 이루어진다.And, in another embodiment, applying a positive photoresist on the first polysilicon layer (110a), a mask having a blocking portion corresponding to the
따라서, 상기와 같은 포토 공정에 의해서 상기 제 1 폴리 실리콘층(110a) 상에 홈(122)이 형성될 부분을 제외하고 상기 제 1 포토 레지스트 패턴(151)이 형성되어 있으며, 상기 제 1 포토 레지스트 패턴(151)을 마스크로 하여 상기 제 1 폴리 실리콘층(110a)을 플라즈마 반응을 이용하여 건식 식각하면, 상기 제 1 포토 레지스트 패턴(151)과 상기 제 1 폴리 실리콘층(110a)의 식각 선택비에 의해 상기 제 1 포토 레지스트 패턴(151) 하부의 캐패시터 영역에는 하부 전극 돌출부(111)가 형성되고 노출된 제 1 폴리 실리콘층(110a)의 캐패시터 영역에는 홈(122)이 마련된다.Accordingly, the
상기 식각되는 홈(122)의 깊이는 상기 제 1 폴리 실리콘층(110a)의 두께보다 작게 형성한다.The depth of the
또한, 상기 제 1 폴리 실리콘층(110a)의 홈(122) 내부의 하부 전극 돌출부(111)의 개수는 형성하고자 하는 캐패시터 용량에 따라 조절될 수 있다. In addition, the number of
이때, 상기 제 1 폴리 실리콘층(110a)의 플라즈마 식각이 이루어지는 챔버 내의 압력은 1 ~ 2 Torr를 유지하는 것이 바람직하며, 500~1000 W의 전력을 인가해 줄 수 있다.In this case, the pressure in the chamber where the plasma etching of the
상기 제 1 폴리 실리콘층(110a)의 플라즈마 건식 식각시 CF4, Ar, N2 등의 가스를 이용하며, 사용되는 가스(gas)의 유량은 CF4 의 가스 유량이 100~200 sccm, Ar 가스의 유량이 50~100 sccm, N2의 가스 유량이 50~100 sccm 일 수 있다.In the plasma dry etching of the
이후, 상기 제 1 포토 레지스트 패턴(151)은 에싱(ashing)되어 제거되며 도 4c에 도시된 바와 같다.Thereafter, the
도 4c를 참조하면, 반도체 기판(100) 상에 게이트 산화막(105)과 제 1 폴리 실리콘층(110a)이 연속 증착되어 있고, 상기 제 1 폴리 실리콘층(110a)은 소정 영역이 식각되어 홈(122)을 형성하고 있으며, 확대하여 도시한 바와 같이, 상기 식각에 의해 형성된 홈(122)에 의해 막대 형상(pole)의 하부 전극 돌출부(111)가 형성되어 있다.Referring to FIG. 4C, a
이어서, 4d에 도시된 바와 같이, 상기 제 1 폴리 실리콘층(110a)이 형성되어 있는 반도체 기판(100) 전면에 유전체막(115)과 상부 전극 물질인 제 2 폴리 실리콘층(120a)을 형성한다.Subsequently, as shown in 4d, the
상기 유전체막(115)은 ONO(Oxide-Nitride-Oxide) 적층 구조로 형성할 수 있다.The
그리고, 상기 유전체막(115) 상에 제 2 폴리 실리콘층(120a)을 형성한다.The
상기 제 2 폴리 실리콘층(120a)은 500~800℃에서 실레인(SiH4)의 열분해를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition) 등을 이용하여 상기 게이트 산화막(105) 상에 증착시킨다.The
상기 유전체막(115)은 100~300Å의 두께로 증착시킨다.The
제 2 폴리 실리콘층(120a)은 1000~2000Å의 두께로 증착시킨다.The
상기 유전체막(115)은 상기 제 1 폴리 실리콘층(110a)의 홈(122) 내부와 하부 전극 돌출부(111)에도 증착되어 요철 형상을 가지게 되므로 상기 하부 전극(110)과의 접촉 면적이 넓어지게 된다.The
그리고, 상기 유전체막(115) 상에 증착되는 제 2 폴리 실리콘층(120a)도 요철형상을 가지는 유전체막(115) 상에 형성되므로, 상기 유전체막(115)과의 접촉 면적이 넓어지게 된다.In addition, since the
이때, 상기 제 2 폴리 실리콘층(120a)은 상기 하부 전극(110)의 홈(122)과 대면하는 상부 전극 돌출부(132)를 형성하며, 상기 하부 전극 돌출부(111)와 대면하는 상부 전극 홈(131)이 형성된다.In this case, the
이후, 도 4e에 도시된 바와 같이, 상기 제 2 폴리 실리콘층(120a) 상에 포토 레지스트를 도포하고 상기 포토 레지스트를 노광 및 현상하여 상부 전극이 형성될 위치에 제 2 포토 레지스트 패턴(152)을 형성한다.Thereafter, as shown in FIG. 4E, a photoresist is applied on the
상기 제 2 포토 레지스트 패턴(152)을 마스크로 하여 상기 제 2 폴리 실리콘층(120a)을 건식 식각하여 상부 전극(120)을 형성한다.The
이어서, 상기 유전체막(115)은 습식 식각으로 제거되어 상기 상부 전극(120)과 제 1 폴리 실리콘층(110a) 사이에만 유전체막(115)이 형성된다.Subsequently, the
그리고, 상기 제 2 포토 레지스트 패턴(152)은 에싱(ashing)되어 제거된다.The
이어서, 도 4f에 도시된 바와 같이, 상기 제 1 폴리 실리콘층(110a) 상에 포 토 레지스트(photo resist)를 도포하고 일부를 노광 및 현상하여 제 3 포토 레지스트 패턴(153)을 형성한다.Subsequently, as shown in FIG. 4F, a photoresist is applied on the
상기 제 3 포토 레지스트 패턴(153)은 이후 공정에서 상기 제 1 폴리 실리콘층(110a)을 패터닝하여 하부 전극(110)을 형성하기 위한 것으로, 상기 제 3 포토 레지스트 패턴(153)은 상기 상부 전극(120) 상부와 상기 하부 전극(110)의 일부 영역 상에 형성된다.The
그리고, 도 4g에 도시된 바와 같이, 상기 제 3 포토 레지스트 패턴(153)을 마스크로 하여 상기 제 1 폴리 실리콘층(110a)을 건식 식각(dry etching)을 한다. 이어서, 상기 반도체 기판(100) 상의 게이트 산화막(105)도 건식 식각으로 제거한다.As shown in FIG. 4G, dry etching of the
최종적으로, 도 4h에 도시된 바와 같이, 상기 제 1 폴리 실리콘층(110a)은 상기 제 3 포토 레지스트 패턴(153)의 형상으로 하부 전극(110)이 형성되고, 상기 제 3 포토 레지스트 패턴(153)은 에싱(ashing)되어 제거된다.Finally, as shown in FIG. 4H, the
상기 상부 전극(120)은 상기 하부 전극(110)의 홈(122)과 대면하는 상부 전극 돌출부(132)를 형성하며, 상기 하부 전극 돌출부(111)와 대면하는 상부 전극의 홈(131)이 형성된다.The
상기와 같이 본 발명에 따른 반도체 소자의 캐패시터 형성 방법은 다른 공정 순서에 의해서도 제조될 수 있다.As described above, the method of forming the capacitor of the semiconductor device according to the present invention may be manufactured by other process sequences.
상기 반도체 기판(100) 상에 하부 전극(110) 형성을 위한 제 1 포토 공정을 한 후, 상기 하부 전극(110)의 홈(122)에 의해 하부 전극 돌출부(111)를 형성하기 위한 제 2 포토 공정을 한 다음, 상기 하부 전극(110) 상에 유전체막(115)과 상부 전극(120)을 형성하기 위한 제 3 포토 공정을 이용하여 최소의 공간에서 최대의 캐패시터 용량을 가질 수 있게 된다.After the first photo process for forming the
한편, 본 발명에 따른 반도체 소자의 캐패시터는 PIP (Polysilicon/Insulator/Polysilicon)구조뿐만 아니라 MIM(Metal/Insulator/Metal) 구조에서도 적용될 수 있다. 즉, 상기 하부 전극(110)과 상부 전극(120)은 금속으로 형성할 수 있다.Meanwhile, the capacitor of the semiconductor device according to the present invention may be applied not only to a polysilicon / insulator / polysilicon (PIP) structure but also to a metal / insulator / metal (MIM) structure. That is, the
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 소자의 캐패시터 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although the present invention has been described in detail through specific examples, this is for explaining the present invention in detail, and the capacitor and the manufacturing method thereof of the semiconductor device according to the present invention are not limited thereto, and within the technical idea of the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.
본 발명은 반도체 소자의 캐패시터에서 최소의 공간에서 최대의 표면적을 가짐으로써 캐패시턴스를 증가시킬 수 있으며, 일정 영역에서 원하는 캐패시터 용량을 다양하게 형성할 수 있으므로 탄력적으로 설계가 가능하고 용이한 효과가 있다.The present invention can increase the capacitance by having the maximum surface area in the minimum space in the capacitor of the semiconductor device, it is possible to form a variety of desired capacitor capacity in a certain area, it is possible to design flexibly and has an easy effect.
또한, 본 발명은 DRAM(dynamic random access memory)과 같이 집적도가 높아지고 제품 크기는 소형화되는 최신 제품의 개발 연구 동향에 맞추어 캐패시터의 용량을 비약적으로 향상시켜 반도체 소자 개발을 가속화시키는 효과가 있다.In addition, the present invention has an effect of accelerating the development of semiconductor devices by dramatically increasing the capacity of the capacitor in accordance with the trend of development research of the latest products, such as dynamic random access memory (DRAM), which has a high degree of integration and a smaller product size.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050100145A KR100712355B1 (en) | 2005-10-24 | 2005-10-24 | Capacitor for Semiconductor device and the manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050100145A KR100712355B1 (en) | 2005-10-24 | 2005-10-24 | Capacitor for Semiconductor device and the manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070044150A true KR20070044150A (en) | 2007-04-27 |
| KR100712355B1 KR100712355B1 (en) | 2007-05-02 |
Family
ID=38178195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050100145A KR100712355B1 (en) | 2005-10-24 | 2005-10-24 | Capacitor for Semiconductor device and the manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100712355B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100989699B1 (en) * | 2008-11-06 | 2010-10-26 | 주식회사 동부하이텍 | Mim capacitor and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191757B2 (en) | 1998-02-03 | 2001-07-23 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| KR100291414B1 (en) | 1998-05-04 | 2001-07-12 | 김영환 | Capacitor of semiconductor device and manufacturing method thereof |
| KR100772703B1 (en) * | 2001-10-17 | 2007-11-02 | 주식회사 하이닉스반도체 | Method of forming capacitor of memory device |
| KR100568733B1 (en) * | 2004-02-10 | 2006-04-07 | 삼성전자주식회사 | Capacitor having enhanced structural stability, Method of manufacturing the capacitor, Semiconductor device having the capacitor, and Method of manufacturing the semiconductor device |
-
2005
- 2005-10-24 KR KR1020050100145A patent/KR100712355B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100989699B1 (en) * | 2008-11-06 | 2010-10-26 | 주식회사 동부하이텍 | Mim capacitor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100712355B1 (en) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405799A (en) | Method of making a storage electrode of DRAM cell | |
| JPH05217815A (en) | Manufacture and structure of memory cell capacitor | |
| JPH11345944A (en) | Dram cell capacitor and manufacture thereof | |
| KR100255064B1 (en) | Method of forming a capacitor over a semiconductor substrate | |
| KR100482366B1 (en) | method for fabricating storage capacitor in semiconductor memory device | |
| KR100259039B1 (en) | Capacitor maunfacturing method of semi-conductor device | |
| KR100712355B1 (en) | Capacitor for Semiconductor device and the manufacturing method thereof | |
| KR100300059B1 (en) | Fabrication method of capacitor | |
| TWI757857B (en) | Semiconductor structure and manufacturing method thereof | |
| KR950007098A (en) | DRAM cell manufacturing method | |
| KR0156169B1 (en) | Method of manufacturing semiconductor memory | |
| KR940009630B1 (en) | Manufacturing method of highly integrated semiconductor memory device | |
| KR100455728B1 (en) | Method for fabricating capacitor of semiconductor device | |
| US5932115A (en) | Method of manufacturing a crown shape capacitor | |
| KR100190520B1 (en) | Capacitor fabrication method of dram cell | |
| CN116133389A (en) | Semiconductor structure, DRAM and manufacturing method of semiconductor structure | |
| KR19990001772A (en) | Capacitor Manufacturing Method of Semiconductor Device with Cylindrical Bottom Electrode | |
| KR100189969B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100232161B1 (en) | Manufacturing method of semiconductor memory device | |
| KR100328704B1 (en) | Method for manufacturing dram cell | |
| KR100940112B1 (en) | Method for forming the analogue capacitor of stack structure | |
| KR0164152B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR0172252B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100557646B1 (en) | A method for forming a storage node of semiconductor device | |
| KR20040064841A (en) | A method for forming a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |