KR20070044110A - 어레이 기판의 제조방법 - Google Patents
어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR20070044110A KR20070044110A KR1020050100045A KR20050100045A KR20070044110A KR 20070044110 A KR20070044110 A KR 20070044110A KR 1020050100045 A KR1020050100045 A KR 1020050100045A KR 20050100045 A KR20050100045 A KR 20050100045A KR 20070044110 A KR20070044110 A KR 20070044110A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- gate electrode
- mixed
- etchant
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000011651 chromium Substances 0.000 claims abstract description 37
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 35
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 27
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical group [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 26
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 claims description 24
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 claims description 23
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 18
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 17
- 229910017604 nitric acid Inorganic materials 0.000 claims description 17
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 9
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 9
- 235000019253 formic acid Nutrition 0.000 claims description 9
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 162
- 239000010408 film Substances 0.000 description 42
- 230000002093 peripheral effect Effects 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 5
- UNQHSZOIUSRWHT-UHFFFAOYSA-N aluminum molybdenum Chemical compound [Al].[Mo] UNQHSZOIUSRWHT-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YBCVMFKXIKNREZ-UHFFFAOYSA-N acoh acetic acid Chemical compound CC(O)=O.CC(O)=O YBCVMFKXIKNREZ-UHFFFAOYSA-N 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- XVVLAOSRANDVDB-UHFFFAOYSA-N formic acid Chemical compound OC=O.OC=O XVVLAOSRANDVDB-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/20—Acidic compositions for etching aluminium or alloys thereof
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
제조공정을 단순화시키기 위한 어레이 기판의 제조방법이 개시된다. 기판 상에 알루미늄 합금으로 이루어진 제1 금속막 및 크롬으로 이루어진 제2 금속막을 형성하고, 제1 금속막을 식각하기 위한 제1 식각액 및 제2 금속막을 식각하기 위한 제2 식각액이 혼합된 혼합 식각액에 의해 1차 식각한다. 1차 식각 후 잔류하는 제2 금속막을 제3 식각액에 의해 2차 식각한다. 따라서, 혼합 식각액에 의해 제1 및 제2 금속막을 금속막을 하나의 식각 공정에서 식각하므로, 전극들 및 전극패드 형성을 위한 식각 공정을 줄일 수 있어 전체적인 제조공정을 단순화시킬 수 있다.
Description
도 1은 본 발명에 따른 액정표시패널을 나타낸 단면도이다.
도 2는 도 1에 도시된 어레이 기판을 나타낸 평면도이다.
도 3a 내지 도 3g는 도 1에 도시된 어레이 기판의 제조과정을 나타낸 공정단면도들이다.
도 4는 도 3c의 식각 공정을 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 액정표시패널 200 : 어레이 기판
220 : TFT 221 : 게이트 전극
225 : 소오스 전극 226 : 드레인 전극
260 : 게이트 전극패드 280 : 데이터 전극패드
300 : 컬러필터 기판 400 : 액정층
본 발명은 어레이 기판의 제조방법에 관한 것으로서, 보다 상세하게는 제조공정을 단순화시키기 위한 어레이 기판의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 어레이 기판, 어레이 기판과 마주보는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진다.
상기 어레이 기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 상기 화소 각각은 게이트 신호가 제공되는 게이트 라인, 데이터 신호가 제공되는 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터 및 데이터 신호를 수신하여 액정층에 전압을 인가하는 화소전극을 포함한다.
상기 박막 트랜지스터의 전극들, 상기 게이트 라인 및 데이터 라인은 상기 화소전극과의 접촉 저항 및 배선 저항을 줄이기 위하여 이중막 구조로 이루어진다. 이때, 상기 전극들, 상기 게이트 라인 및 데이터 라인은 크롬(Cr)막 및 상기 크롬막 상에 적층된 알루미늄 네오디뮴막으로 이루어진다.
이처럼 이중막 구조의 전극들, 상기 게이트 라인 및 데이터 라인을 형성하기 위해서는 복잡한 에칭 공정이 요구된다. 즉, 알루미늄 네오디뮴막을 에칭하기 위한 공정과 이후에 크롬막을 에칭하기 위한 별도의 에칭 공정이 요구되어진다.
따라서, 액정표시장치를 제조하기 위한 제조공정을 단순화시키고자 하는 소비자의 욕구를 충족시킬 수 없다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 금속 배선 형성을 위한 식각 공정을 줄이기 위한 어레이 기판의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위하여 기판 상에 알루미늄 합금으로 이루어진 제1 금속막 및 크롬으로 이루어진 제2 금속막을 형성하고, 상기 제1 금속막을 식각하기 위한 제1 식각액 및 상기 제2 금속막을 식각하기 위한 제2 식각액이 혼합된 혼합 식각액에 의해 1차 식각한다. 이어, 상기 1차 식각 후 잔류하는 제2 금속막을 제3 식각액에 의해 2차 식각한다.
여기서, 상기 제1 식각액은 불화 암모늄(NH4F)으로 이루어지고, 상기 제2 식각액은 세릭 암모늄 나이트레이트(C.A.N) 및 질산(HNO3)으로 이루어진다.
이러한 어레이 기판의 제조방법에 따르면, 혼합 식각액에 의해 제1 및 제2 금속막을 금속막을 하나의 식각 공정에서 식각하므로, 전극들 및 전극패드 형성을 위한 식각 공정을 줄일 수 있어 전체적인 제조공정을 단순화시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 액정표시패널을 나타낸 단면도이고, 도 2는 도 1에 도시된 어레이 기판을 나타낸 평면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 액정표시패널(100)은 어레이 기판(200), 컬러필터 기판(300), 어레이 기판(200)과 컬러필터 기판(300) 사이에 형성된 액정층(400)으로 이루어져 영상을 표시한다.
상기 액정표시패널(100)은 영상이 표시되는 표시영역(DA), 표시영역(DA)의 제1 변에 위치하는 제1 주변영역(PA1) 및 표시영역(DA)의 제2 변에 위치하는 제2 주변영역(PA2)으로 구분된다.
상기 표시영역(DA)에는 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL)에 의해 다수의 화소영역이 정의된다.
상기 어레이 기판(200)은 제1 절연기판(210) 상의 상기 화소영역에 대응하여 형성된 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(220), 보호막(230), 유기 절연막(240) 및 화소전극(250)을 포함한다.
상기 TFT(220)는 게이트 라인(GL)으로부터 분기된 게이트 전극(221), 데이터 라인(DL)으로부터 분기된 소오스 전극(225) 및 화소전극(250)과 전기적으로 연결된 드레인 전극(226)을 포함한다. 또한, TFT(220)는 게이트 전극(221) 상부에 형성된 게이트 절연막(222) 및 활성층(224)을 포함한다.
이때, 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)은 삼중층 구조를 갖는다.
즉, 게이트 전극(221)은 제1 게이트 전극층(221a), 제2 게이트 전극층(221b) 및 제3 게이트 전극층(221c)으로 이루어진다. 이때, 제2 게이트 전극층(221b)은 제1 게이트 전극층(221a) 상에 적층되고, 제3 게이트 전극층(221c)은 제2 게이트 전극층(221b) 상에 적층된다. 상기 제1 게이트 전극층(221a)은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 제2 게이트 전극층(221b)은 크롬(Cr)으로 이루어진다. 상기 제3 게이트 전극층(221c)은 제2 게이트 전극층(221b)을 이루는 크롬이 질화처리(nitration)된 크롬 나이트라이드(CrNx)로 이루어진다.
상기 소오스 전극(225)은 제1 소오스 전극층(225a), 제2 소오스 전극층 (225b) 및 제3 소오스 전극층(225c)으로 이루어진다. 상기 제2 소오스 전극층(225b)은 제1 소오스 전극층(225a) 상에 적층되고, 제3 소오스 전극층(225c)은 제2 소오스 전극층(225b) 상에 적층된다. 여기서, 제1 소오스 전극층(225a)은 알루미늄 네오디뮴으로 이루어지고, 제2 소오스 전극층(225b)은 크롬으로 이루어진다. 상기 제3 소오스 전극층(225c)은 크롬 나이트라이드로 이루어진다.
또한, 드레인 전극(226)은 제1 드레인 전극층(226a), 제2 드레인 전극층(226b) 및 제3 드레인 전극층(226c)으로 이루어진다. 이때, 제2 드레인 전극층(226b)은 제1 드레인 전극층(226a) 상에 적층되고, 제3 드레인 전극층(226c)은 제2 드레인 전극층(226b) 상에 적층된다. 상기 제1 드레인 전극층(226a)은 알루미늄 네오디뮴으로 이루어지고, 제2 드레인 전극층(226b)은 크롬으로 이루어진다. 상기 제3 드레인 전극층(226c)은 크롬 나이트라이드로 이루어진다.
여기서, TFT(220)의 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)은 제1 절연기판(210)에 수직한 방향으로 절단한 절단면의 양 단부가 테이퍼진 형상을 갖는다.
상기에서 알루미늄 몰디브덴, 크롬 및 크롬 나이트라이드로 이루어진 삼중층은 동일한 식각 공정에서 식각되어 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)이 형성된다. 즉, 상기 크롬 및 크롬 나이트라이드를 식각하기 위한 식각액과 상기 알루미늄 몰디브덴을 식각하기 위한 식각액이 혼합된 혼합 식각액에 의해 상기 삼중층이 동일한 식각 공정에서 식각된다.
상기 혼합 식각액은 크롬을 식각하기 위한 세릭 암모늄 나이트레이트(Ceric Ammonium Nitrate : C.A.N) 및 질산(HNO3)과 상기 알루미늄 몰디브덴을 식각하기 위한 불화 암모늄(NH4F)을 포함한다. 이때, 상기 세릭 암모늄 나이트레이트(C.A.N)는 약 5 내지 30% 비율로 혼합되고, 상기 질산은 약 2 내지 20% 비율로 혼합되며, 상기 불화 암모늄은 약 2 내지 30% 비율로 혼합된다. 상기 세릭 암모늄 나이트레이트(Ceric Ammonium Nitrate : C.A.N) 및 질산(HNO3)과 불화 암모늄(NH4F)은 서로 간에 반응성이 없다.
또한, 상기 혼합 식각액은 포름산(Formic Acid) 또는 초산(Acetic Acid)을 더 포함한다. 상기 포름산 및 상기 초산은 약 1 내지 5% 비율로 혼합된다.
상기의 혼합 식각액 중 상기 세릭 암모늄 나이트레이트(C.A.N) 및 상기 질산(HNO3)에 의해 상기 크롬 나이트라이드 및 상기 크롬으로 이루어진 금속층이 식각된다. 이후에 상기 불화 암모늄(NH4F)에 의해 상기 알루미늄 네오디뮴으로 이루어진 금속층이 식각된다. 이로써, 삼중층으로 이루어진 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)이 형성된다.
상기의 공정 중 갈바닉(Galvanic) 효과에 의해 상기 크롬 및 상기 크롬 나이트라이드로 이루어진 금속층이 상기 알루미늄 네오디뮴으로 이루어진 금속층보다 상대적으로 덜 식각되는 현상이 발생한다. 즉, 상기 전극들의 상부영역이 돌출된 형상을 갖는 오버-행(Over hang) 현상이 발생한다. 여기서, 갈바닉 효과는 서로 다른 금속을 서로 접촉시킨 상태에서 식각을 하는 경우 전위가 낮은 쪽의 금속이 애노드(anode)로 되어 비교적 빠르게 부식되는 현상을 말한다.
따라서, 상기 질산(HNO3)에 의한 식각 공정을 한번 더 수행하여 상대적으로 돌출된 상기 크롬 및 상기 크롬 나이트라이드로 이루어진 금속층을 식각한다. 이로 인해, TFT(220)의 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)은 제1 절연기판(210)에 수직한 방향으로 절단한 절단면의 양 단부가 테이퍼진 형상을 갖는다.
이처럼, 혼합 식각액에 의해 상기 삼중층을 식각하여 패터닝함에 따라 제조 공정을 줄일 수 있다. 즉, 기존에는 상기 삼중층을 패터닝하기 위해서는 크롬 나이트라이드 및 크롬으로 이루어진 금속층을 식각하기 위한 포토레지스트 증착, 노광 및 식각을 위한 공정이 이루어진다. 이후에 알루미늄 네오디뮴으로 이루어진 금속층을 식각하기 위한 노광 및 식각 공정이 이루어진다. 이로 인해, 기존에는 제조공정이 복잡하였다.
그러나, 본 실시예에 의하면 상기 삼중층을 혼합 식각액에 의한 동일 식각 공정에서 식각함에 따라 공정을 줄일 수 있다.
상기 게이트 절연막(223)은 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)이 형성된 제1 절연기판(210) 전면에 형성된다. 상기 게이트 절연막(223)은 예를 들어, 실리콘 질화막(SiNx)으로 이루어진다.
상기 활성층(224)은 게이트 절연막(223) 상에 형성된다. 이때, 활성층(224)은 반도체층(224a) 및 반도체층(224a) 상에 적층된 오믹 콘택층(225b)을 포함한다. 상기 오믹 콘택층(224b)은 일부가 제거되어 반도체층(224a)을 부분적으로 노출시킨다.
상기 보호막(230) 및 유기 절연막(240)은 TFT(220)가 형성된 제1 절연기판 (210) 전면에 순차적으로 형성된다. 또한, 보호막(230) 및 유기 절연막(240)은 TFT(220)의 드레인 전극(226)을 부분적으로 노출시키는 콘택홀(245)을 갖는다.
즉, 드레인 전극(226)을 노출시키기 위하여 보호막(230) 및 유기 절연막(240)이 부분적으로 제거된다. 이때, 드레인 전극(226)의 제3 드레인 전극층(226c)도 동시에 제거된다. 상기 보호막(230) 및 유기 절연막(240)을 식각하는 소정의 식각액에 의해 제3 드레인 전극층(226c)이 동시에 식각된다. 따라서, 콘택홀(245)에 의해 드레인 전극(226)의 제2 드레인 전극층(226b)이 부분적으로 노출된다.
상기 화소전극(250)은 유기 절연막(240) 상에 형성된다. 상기 화소전극(250)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소전극(250)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다. 이때, 화소전극(250)은 콘택홀(245)을 통해 TFT(220)의 드레인 전극(226)과 전기적으로 연결된다. 구체적으로 화소전극(250)은 드레인 전극(226)의 제2 드레인 전극층(226b)과 직접적으로 접촉된다.
또한, 게이트 라인(GL) 및 데이터 라인(DL)도 삼중막 구조를 갖는다. 즉, 게이트 라인(GL) 및 데이터 라인(DL)은 알루미늄 네오디뮴, 크롬 및 크롬 나이트라이드로 이루어진다.
상기 제1 주변영역(PA1)에는 게이트 라인(GL)으로부터 연장되고, 게이트 라인(GL) 보다 넓은 폭을 갖는 게이트 전극패드(260)가 형성된다. 상기 게이트 전극패드(260)는 제1 게이트 전극패드층(260a), 제2 게이트 전극패드층(260b) 및 제3 게이트 전극패드층(260c)으로 이루어진다. 상기 제2 게이트 전극패드층(260b)은 제 1 게이트 전극패드층(260a) 상에 적층되고, 제3 게이트 전극패드층(260c)은 제2 게이트 전극패드층(260b) 상에 적층된다.
이때, 게이트 전극패드(260)는 게이트 전극(221) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 게이트 전극패드층(260a)은 알루미늄 네오디뮴으로 이루지고, 제2 게이트 전극패드층(260b)은 크롬으로 이루어지며, 제3 게이트 전극패드층(260c)은 크롬 나이트라이드로 이루어진다.
또한, 제1 주변영역(PA1)에는 게이트 전극패드(260)를 부분적으로 노출시키는 제1 비아홀(265)이 형성된다. 상기 제1 비아홀(265)은 게이트 전극패드(260) 상부의 게이트 절연막(223), 보호막(230) 및 유기 절연막(240)과 제3 게이트 전극패드층(260c)이 부분적으로 제거되어 형성된다.
상기 게이트 전극패드(260) 상부에는 제1 비아홀(265)을 통해 게이트 전극패드(260)와 전기적으로 연결되는 제1 투명전극(270)이 형성된다. 상기 제1 투명전극(270)은 화소전극(250) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제1 투명전극(270)은 ITO 또는 IZO로 이루어진다.
상기에서 제1 투명전극(270)은 제1 비아홀(265)을 통해 게이트 전극패드(260)의 제2 게이트 전극패드층(260b)과 직접적으로 접촉된다. 이때, 제2 게이트 전극패드층(260b)은 순수한 크롬으로 이루어지므로, 제1 투명전극(270)과 제2 게이트 전극패드층(260b)과의 접촉 저항이 감소된다.
상기 제2 주변영역(PA2)에는 데이터 라인(DL)으로부터 연장되고, 데이터 라인(DL) 보다 넓은 폭을 갖는 데이터 전극패드(280)가 형성된다. 상기 데이터 전극 패드(280)는 제1 데이터 전극패드층(280a), 제2 데이터 전극패드층(280b) 및 제3 데이터 전극패드층(280c)으로 이루어진다. 상기 제2 데이터 전극패드층(280b)은 제1 데이터 전극패드층(280a) 상에 적층되고, 제3 데이터 전극패드층(280c)은 제2 데이터 전극패드층(280b) 상에 적층된다.
이때, 데이터 전극패드(280)는 소오스 전극(225) 및 드레인 전극(226) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 데이터 전극패드층(280a)은 알루미늄 네오디뮴으로 이루어지고, 제2 데이터 전극패드층(280b)은 크롬으로 이루어지며, 제3 데이터 전극패드층(280c)은 크롬 나이트라이드로 이루어진다.
또한, 제2 주변영역(PA2)에는 데이터 전극패드(280)를 부분적으로 노출시키는 제2 비아홀(285)이 형성된다. 상기 제2 비아홀(285)은 데이터 전극패드(280) 상부의 보호막(230) 및 유기 절연막(240)과 제3 데이터 전극패드층(280c)이 부분적으로 제거되어 형성된다.
상기 데이터 전극패드(280) 상부에는 제2 비아홀(285)을 통해 데이터 전극패드(280)와 전기적으로 연결되는 제2 투명전극(290)이 형성된다. 상기 제1 투명전극(290)은 화소전극(250) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제2 투명전극(270)은 ITO 또는 IZO로 이루어진다.
상기에서 제2 투명전극(290)은 제2 비아홀(285)을 통해 데이터 전극패드(280)의 제2 데이터 전극패드층(280b)과 직접적으로 접촉된다.
상기한 구성의 게이트 전극패드(260) 및 데이터 전극패드(280)는 이방성 도 전필름(ACF)(도시되지 않음)을 통해 연성인쇄회로기판(도시되지 않음)과 전기적으로 연결된다. 따라서, 게이트 전극패드(260) 및 데이터 전극패드(280)는 상기 연성인쇄회로기판으로부터 입력된 게이트 신호 및 데이터 신호를 게이트 라인(GL) 및 데이터 라인(DL)으로 각각 출력한다.
상기한 구성의 게이트 전극패드(260) 및 데이터 전극패드(280)도 상기 알루미늄 몰디브덴, 크롬 및 크롬 나이트라이드를 각각 식각하기 위한 식각액이 혼합된 혼합 식각액에 의해 식각된다. 이후, 오버-행 현상을 제거하기 위하여 상기 크롬 및 상기 크롬 나이트라이드를 식각하기 위하여 상기 질산에 의한 식각을 한번 더 수행한다. 이로 인해, 알루미늄 네오디뮴, 크롬 및 크롬 나이트라이드로 이루어진 게이트 전극패드(260) 및 데이터 전극패드(280)가 형성된다.
한편, 컬러필터 기판(300)은 제2 절연기판(310) 상에 형성된 차광막(320), 컬러필터(330) 및 공통전극(340)을 포함한다. 상기 컬러필터(330)는 R,G,B 색화소로 이루어지고, 차광막(320)은 상기 R,G,B 색화소들 사이에서 매트릭스 형태로 형성되어 상기 R,G,B 색화소들 사이로 상기 광이 누설되는 것을 차단한다. 또한, 공통전극(340)은 어레이 기판(200) 상에 형성된 화소전극(250)에 대향하는 전극이다.
도 3a 내지 도 3g는 도 1에 도시된 어레이 기판의 제조과정을 나타낸 공정단면도들이다.
도 3a를 참조하면, 알루미늄 네오디뮴을 타켓으로 하는 스퍼터링 방법 또는 화학기상 증착방법에 의해 제1 절연기판(210) 전면에 제1 금속막(500)을 형성한다. 이어, 제1 금속막(500)이 형성된 제1 절연기판(210) 전면에 크롬으로 이루어진 제2 금속막(510)을 형성한다. 상기 제2 금속막(210)은 크롬을 타켓으로 하는 스퍼터링 방법에 의해 형성된다. 또한, 제2 금속막(510)이 형성된 제1 절연기판(210) 전면에 크롬 나이트라이드로 이루어진 제3 금속막(520)을 형성한다.
상기 제1 내지 제3 금속막(500,510,520)은 제1 절연기판(210) 상의 표시영역(DA), 제1 및 제2 주변영역(PA1,PA2)에 형성된다.
도 3b에 도시된 바와 같이, 제1 내지 제3 금속막(500,510,520)이 형성된 제1 절연기판(210) 전면에 포토레지스트(미도시)를 형성한다.
이어, 상기 포토레지스트가 형성된 제1 절연기판(210) 상부에 소정 패턴을 갖는 마스크(530)를 배치한다. 상기 마스크(530)는 게이트 전극(221)에 대응하는 영역에 대응하는 제1 영역(A1)에 형성된 제1 폐쇄부(532) 및 게이트 전극패드(260)에 대응하는 제2 영역(A2)에 형성된 제2 폐쇄부(534)를 갖는다.
상기의 마스크(530)에 의한 노광 공정을 수행한다. 따라서, 제1 및 제2 폐쇄부(532,534)에 대응하는 제1 영역(A1) 및 제2 영역(A2)에만 노광광이 차단된다. 이어, 소정의 식각액을 이용하여 상기 포토레지스트를 식각함에 따라 제1 영역(A1)에 대응하는 제1 포토레지스트 패턴(542) 및 제2 영역(A2)에 대응하는 제2 포토레지스트 패턴(544)을 형성한다.
도 3c에 도시된 바와 같이, 제1 및 제2 포토레지스트 패턴(542,544)을 이용하여 제1 내지 제3 금속막(500,510,520)을 노광 및 식각하여 게이트 전극(221) 및 게이트 전극패드(260)를 형성한다. 상기 게이트 전극(221)은 제1 게이트 전극층(221a), 제2 게이트 전극층(221b) 및 제3 게이트 전극층(221c)으로 이루어지고, 게 이트 전극패드(260)는 제1 게이트 전극패드층(260a), 제2 게이트 전극패드층(260b) 및 제3 게이트 전극패드층(260c)으로 이루어진다. 상기 제1 게이트 전극층(221a) 및 제1 게이트 전극패드층(260a)은 알루미늄 네오디뮴으로 이루어지고, 제2 게이트 전극층(221b) 및 제2 게이트 전극패드층(260b)은 크롬으로 이루어진다. 상기 제3 게이트 전극층(221c) 및 제3 게이트 전극패드층(260c)은 크롬 나이트라이드로 이루어진다.
이때, 제1 내지 제3 금속막(500,510,520)은 소정의 식각액에 의해 동시에 식각된다. 즉, 제2 및 제3 금속막(510,520)인 크롬과 크롬 나이트라이드를 식각하기 위한 세릭 암모늄 나이트레이트(C.A.N) 및 질산(HNO3)과 제1 금속막(500)인 알루미늄 네오디뮴을 식각하기 위한 불화 암모늄(NH4F)이 혼합된 혼합 식각액에 의해 식각된다.
이때, 상기 세릭 암모늄 나이트레이트(C.A.N)는 약 5 내지 30% 비율로 혼합되고, 상기 질산은 약 2 내지 20% 비율로 혼합되며, 상기 불화 암모늄은 약 2 내지 30% 비율로 혼합된다. 또한, 상기 혼합 식각액은 포름산(Formic Acid; FA) 또는 초산(Acetic Acid; AA)을 더 포함한다. 상기 포름산(FA) 및 상기 초산(AA)은 약 1 내지 5% 비율로 혼합된다.
이를 도 4를 참조하여 보다 상세히 설명하면 다음과 같다.
도 4는 도 3c의 식각 공정을 나타낸 도면이다.
도 4를 참조하면, 혼합 식각액(610)이 담겨진 제1 식각 배쓰(Bath)(600) 내에 제1 내지 제3 금속막(500,510,520)이 형성된 제1 절연기판(210)을 담가서 1차 식각 공정을 수행한다. 상기 혼합 식각액(610)은 세릭 암모늄 나이트레이트(C.A.N) 및 질산(HNO3)과 불화 암모늄(NH4F)으로 이루어진다. 이때, 혼합 식각액(610) 내에는 포름산(FA) 또는 초산(AA)이 더 포함된다.
상기 혼합 식각액(610) 중 세릭 암모늄 나이트레이트(C.A.N) 및 질산(HNO3)에 의해 크롬 및 크롬 나이트라이드로 이루어진 제2 및 제3 금속막(510,520)이 제1 포토레지스트 패턴(542)에 대응하는 형상으로 식각된다.
이후에 제2 및 제3 금속막(510,520)의 식각이 중지되고, 알루미늄 네오디뮴으로 이루어진 제1 금속막(500)의 식각이 이루어진다. 이때, 갈바닉 효과에 의해 제1 금속막(500)의 식각이 상대적으로 많이 이루어진다. 따라서, "A" 에서와 같이 제1 포토레지스트 패턴(542)에 접하는 영역에서 제2 및 제3 금속막(510,520)의 일부가 잔류하여 돌출된 형상을 갖는 오버-행 현상이 발생한다.
이어, 질산(HNO3)(710)이 담긴 제2 식각 배쓰(700)에 상기 1차 식각 공정이 완료된 제1 절연기판(210)을 담근다. 상기 질산(HNO3)(710)에 의해 제1 포토레지스트(542)에 접하는 영역에서 잔류하는 제2 및 제3 금속막(510,520)이 식각된다. 따라서, 제1 절연기판(210) 상에 게이트 전극(221)이 형성된다. 상기 게이트 전극(221)은 제1 절연기판(210)에 수직한 방향으로 절단한 절단면의 양 단부가 테이퍼진 형상을 갖는다.
여기서는 게이트 전극(221)을 형성하기 위한 식각 공정만을 예로 들어 설명하였으나, 게이트 전극패드(260)도 동일한 공정을 통해 형성된다.
도 3d에 도시된 바와 같이, 제1 및 제2 포토레지스트 패턴(542,544)을 제거 한다. 이어, 게이트 전극(221) 및 게이트 전극패드(260)가 형성된 제1 절연기판(210) 상에 실리콘 질화막(SiNx)으로 이루어진 게이트 절연막(223)이 형성된다.
다음, 게이트 전극(221)이 형성된 게이트 절연막(223) 상에 활성층(224)을 형성한다. 상기 활성층(224)은 반도체층(224a) 및 반도체층(224a) 상에 형성된 오믹 콘택층(224b)으로 이루어진다.
상기 활성층(224)이 형성된 제1 절연기판(210) 상에는 제4 금속막(540), 제5 금속막(550) 및 제6 금속막(560)이 순차적으로 형성된다. 상기 제4 금속막(540) 및 제5 금속막(550)은 스퍼터링 방법, 화학기상 증착 방법 또는 플라즈마 화학기상 증착방법에 의해 형성된다. 상기 제4 금속막(540)은 알루미늄 네오디뮴으로 이루어지고, 제5 금속막(550)은 크롬으로 이루어지며, 제6 금속막(560)은 크롬 나이트라이드로 이루어진다.
도 3e를 참조하면, 제4 내지 제6 금속막(540,550,560)이 형성된 제1 절연기판(210)을 소정의 마스크를 이용하여 노광한 후 상기 혼합 식각액(610)을 이용하여 제4 내지 제6 금속막(540,550,560)을 식각한다. 이로써, 제1 절연기판(210)의 표시영역(DA)에 소오스 전극(225) 및 드레인 전극(226)이 형성되고, 제2 주변영역(PA2)에 데이터 전극패드(280)가 형성된다.
이어, 소오스 전극(225), 드레인 전극(226) 및 데이터 전극패드(280)가 형성된 제1 절연기판(210) 상의 전면에 보호막(230)을 형성한다. 이때, 보호막(230)은 실리콘 질화막으로 이루어진다. 또한, 보호막(230)이 형성된 제1 절연기판(210) 전면에 유기 절연막(240)을 형성한다.
도 3f에 도시된 바와 같이, 표시영역(DA)에 대응하는 제1 절연기판(210) 상에 콘택홀(245), 제1 주변영역(PA1)에 대응하는 제1 절연기판(210) 상에 제1 비아홀(265)을 형성하며, 제2 주변영역(PA2)에 대응하는 제1 절연기판(210) 상에 제2 비아홀(265)을 형성한다.
즉, 표시영역(DA)의 게이트 절연막(223), 보호막(230), 유기 절연막(240) 및 제3 드레인 전극층(226c)의 일부를 제거하여 제2 드레인 전극층(226b)의 일부를 노출시키는 콘택홀(245)을 형성한다. 또한, 제1 주변영역(PA1)의 게이트 절연막(223), 보호막(230), 유기 절연막(240) 및 제3 게이트 전극패드층(260c)의 일부를 제거하여 제2 게이트 전극패드층(260b)의 일부를 노출시키는 제1 비아홀(265)을 형성한다. 상기 제2 주변영역(PA2)의 보호막(230), 유기 절연막(240) 및 제3 데이터 전극패드층(280c)의 일부를 제거하여 제2 데이터 전극패드층(280b)의 일부를 노출시키는 제2 비아홀(285)을 형성한다.
도 3g를 참조하면, 유기 절연막(240) 상에는 ITO 또는 IZO로 이루어진 화소전극(250), 제1 및 제2 투명전극(270,290)이 형성된다. 상기 화소전극(250)은 제1 절연기판(210)의 표시영역(DA)에 대응하도록 형성되어 콘택홀(245)을 통해 드레인 전극(226)과 전기적으로 연결된다.
또한, 제1 투명전극(270)은 제1 절연기판(210)의 제1 주변영역(PA1)에 대응하도록 형성되어 제1 비아홀(265)을 통해 게이트 전극패드(260)와 전기적으로 연결된다. 상기 제2 투명전극(290)은 제1 절연기판(210)의 제2 주변영역(PA2)에 대응하도록 형성되어 제2 비아홀(285)을 통해 데이터 전극패드(280)와 전기적으로 연결된 다.
상기한 바와 같이, 삼중층 구조를 갖는 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)과 게이트 전극패드(260) 및 데이터 전극패드(280) 형성을 위하여 혼합 식각액에 의해 상기 삼중층이 하나의 식각 공정에서 식각된다. 이로 인해 제조 공정이 단순화된다.
한편, 본 발명에서는 알루미늄 네오디뮴 및 상기 알루미늄 네오디뮴 상에 증착된 크롬 및 크롬 나이트라이드로 이루어진 삼중층 구조를 예로 들어 설명하였으나, 크롬 및 크롬 나이트라이드가 먼저 형성된 후 알루미늄 네오디뮴이 형성된 경우에도 본 발명이 적용될 수 있다.
또한, 본 발명은 삼중층 구조를 갖는 경우를 예로 들어 설명하였으나, 알루미늄 네오디뮴 및 상기 알루미늄 네오디뮴 상에 적층된 크롬으로 이루어진 이중막 구조에도 적용될 수 있다.
상술한 바와 같이 본 발명은 알루미늄 네오디뮴, 크롬 및 크롬 나이트라이드로 이루어진 금속막이 순차적으로 적층된 삼중층 구조를 갖는 게이트 전극, 소오스 전극, 드레인 전극, 게이트 전극패드 및 데이터 전극패드를 갖는다. 이때, 알루미늄 네오디뮴을 식각하기 위한 식각액, 크롬 및 크롬 나이트라이드를 식각하기 위한 식각액이 혼합된 혼합 식각액에 의해 상기 삼중층 구조의 금속막을 하나의 식각 공정에서 식각한다.
따라서, 본 발명은 삼중층 구조를 갖는 전극들 및 전극패드 형성을 위한 식 각 공정을 줄일 수 있으므로, 전체적인 제조공정을 단순화시킬 수 있는 효과가 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 기판 상에 알루미늄 합금으로 이루어진 제1 금속막 및 크롬으로 이루어진 제2 금속막을 형성하는 단계;상기 제1 금속막을 식각하기 위한 제1 식각액 및 상기 제2 금속막을 식각하기 위한 제2 식각액이 혼합된 혼합 식각액에 의해 1차 식각하는 단계; 및상기 1차 식각 후 잔류하는 제2 금속막을 제3 식각액에 의해 2차 식각하는 단계를 포함하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 제1 식각액은 불화 암모늄(NH4F)을 포함하고, 상기 제2 식각액은 세릭 암모늄 나이트레이트(C.A.N) 및 질산(HNO3)을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제2항에 있어서, 상기 불화 암모늄은 2 내지 30% 비율로 혼합되고, 상기 세릭 암모늄 나이트레이트는 5 내지 30% 비율로 혼합되고, 상기 질산은 2 내지 20% 비율로 혼합된 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 제3 식각액은 질산을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 혼합 식각액은 포름산(Formic Acid) 또는 초산(Acetic Acid)을 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제5항에 있어서, 상기 포름산 및 상기 초산은 약 1 내지 5% 비율로 혼합된 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2 금속막을 형성하는 단계는 상기 제2 금속막 상에 크롬 나이트라이드로 이루어진 제3 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 알루미늄 합금은 알루미늄 네오디뮴인 것을 특징으로 하는 어레이 기판의 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050100045A KR20070044110A (ko) | 2005-10-24 | 2005-10-24 | 어레이 기판의 제조방법 |
| TW095125841A TW200710471A (en) | 2005-07-20 | 2006-07-14 | Array substrate for display device |
| JP2006197776A JP5008916B2 (ja) | 2005-07-20 | 2006-07-20 | アレイ基板及びその製造方法並びに表示装置 |
| CN201010546290.1A CN102097369B (zh) | 2005-07-20 | 2006-07-20 | 显示装置的阵列基板 |
| US11/490,758 US20070019122A1 (en) | 2005-07-20 | 2006-07-20 | Array substrate for display device |
| CN2006101212493A CN1901208B (zh) | 2005-07-20 | 2006-07-20 | 显示装置的阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050100045A KR20070044110A (ko) | 2005-10-24 | 2005-10-24 | 어레이 기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070044110A true KR20070044110A (ko) | 2007-04-27 |
Family
ID=38178158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050100045A KR20070044110A (ko) | 2005-07-20 | 2005-10-24 | 어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070044110A (ko) |
-
2005
- 2005-10-24 KR KR1020050100045A patent/KR20070044110A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5008916B2 (ja) | アレイ基板及びその製造方法並びに表示装置 | |
| US7545463B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7132689B2 (en) | Liquid crystal display of horizontal electric field applying type and fabricating method thereof | |
| JP2004302466A (ja) | 水平電界印加型液晶表示装置及びその製造方法 | |
| KR970048855A (ko) | 액정표시장치의 제조방법 | |
| US20060154397A1 (en) | Method for manufacturing a display device and method for forming a pattern | |
| US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
| KR20070043098A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| JP5458486B2 (ja) | アレイ基板、表示装置、及びその製造方法 | |
| US7554645B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US6521491B2 (en) | Method for fabricating thin film transistor-liquid crystal display | |
| US7662725B2 (en) | Composition for etching double metal layer, method of fabricating array substrate using the composition, and method of forming double metal line using the composition | |
| KR101450884B1 (ko) | 평판표시장치 및 이의 제조 방법 | |
| KR20070044110A (ko) | 어레이 기판의 제조방법 | |
| CN114551349A (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20020071233A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| JPH02272774A (ja) | アクティブマトリクス回路基板 | |
| KR100769173B1 (ko) | 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |