KR20070043286A - 플라즈마 디스플레이 장치 및 그의 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20070043286A
KR20070043286A KR1020050099368A KR20050099368A KR20070043286A KR 20070043286 A KR20070043286 A KR 20070043286A KR 1020050099368 A KR1020050099368 A KR 1020050099368A KR 20050099368 A KR20050099368 A KR 20050099368A KR 20070043286 A KR20070043286 A KR 20070043286A
Authority
KR
South Korea
Prior art keywords
sustain
voltage
electrode
sustain voltage
scan electrode
Prior art date
Application number
KR1020050099368A
Other languages
English (en)
Other versions
KR100736588B1 (ko
Inventor
정윤권
강봉구
김석호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050099368A priority Critical patent/KR100736588B1/ko
Priority to US11/360,626 priority patent/US20070091025A1/en
Priority to EP06251032A priority patent/EP1777677B1/en
Priority to AT06251032T priority patent/ATE483228T1/de
Priority to DE602006017152T priority patent/DE602006017152D1/de
Priority to CN200610009333A priority patent/CN100589161C/zh
Priority to JP2006084686A priority patent/JP2007114725A/ja
Publication of KR20070043286A publication Critical patent/KR20070043286A/ko
Application granted granted Critical
Publication of KR100736588B1 publication Critical patent/KR100736588B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 하나의 에너지 회수 회로를 통해서 다양한 방식의 펄스를 구현할 수 있는 플라즈마 디스플레이 장치의 구동 회로에 관한 것으로, 하나의 회로로 직렬, 병렬 또는 직/병렬의 방식에 의한 서스테인 펄스를 스위치의 스위칭(Switching) 타이밍을 조절함으로써 자유 자재로 구현이 가능한 효과가 있다.
특히 직/병렬 방식을 혼합하여 서스테인 펄스를 구현할 때에는 펄스의 중간에는 병렬 공진 방식을 사용하고 펄스의 처음과 끝에는 직렬 공진 방식을 사용하므로 버려지는 에너지를 현저히 줄일 수 있어 에너지 회수 효율을 현저히 증가시킬 수 있는 효과가 있다.
또한, 본 발명은 기존의 에너지 회수 회로에 비해 소자의 개수를 현저히 줄임으로써 고가인 플라즈마 디스플레이 장치의 가격을 절감할 수 있는 효과가 있다.
이러한 본 발명은 스캔 전극 및 서스테인 전극을 구비하는 플라즈마 디스플레이 패널과, 스캔 전극 또는 서스테인 전극에 병렬 공진을 통하여 서스테인 펄스를 공급하는 구동부를 포함하는 것이 바람직하다.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and the Mathod of the Apparatus}
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도.
도 2는 종래 플라즈마 디스플레이 패널의 에너지 회수 회로도.
도 3은 제 1 에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 4는 본 발명에 따른 플라즈마 디스플레이 장치의 에너지 회수 회로도.
도 5는 본 발명을 이용한 병렬 공진시의 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 6은 도 5 에 도시된 제 1 병렬 공진 단계에서의 회로 동작도.
도 7은 도 5에 도시된 제 2 서스테인 전압 유지단계에서의 회로 동작도.
도 8은 도 5에 도시된 제 2 병렬 공진 단계에서의 회로 동작도.
도 9는 도 5에 도시된 제 1 서스테인 전압 유지단계에서의 회로 동작도.
도 10은 도 5에 도시된 제 1 서스테인 전압 유지단계에서의 회로 동작도
도 11는 도 5에 도시된 제 3 전압 유지단계에서의 회로 동작도.
도 12는 본 발명을 이용한 직렬 공진시의 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 13은 도 12에 도시된 제 1 서스테인 전압 상승 단계에서의 회로 동작도.
도 14는 도 12에 도시된 제 1 서스테인 전압 유지 단계에서의 회로 동작도.
도 15는 도 12에 도시된 제 1 서스테인 전압 하강 단계에서의 회로 동작도.
도 16은 도 12에 도시된 제 3 전압 유지단계에서의 회로 동작도.
도 17은 도 12에 도시된 제 2 서스테인 전압 하강 단계에서의 회로 동작도.
도 18은 도 12에 도시된 제 2 서스테인 전압 유지 단계에서의 회로 동작도.
도 19는 도 12에 도시된 제 2 서스테인 전압 상승 단계에서의 회로 동작도.
도 20은 도 12에 도시된 제 3 전압 유지단계에서의 회로 동작도.
도 21은 본 발명을 이용한 직/병렬 공진시의 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 22는 도 21에 도시된 제 1 서스테인 전압 상승 단계에서의 회로 동작도.
도 23은 도 21에 도시된 제 1 서스테인 전압 유지 단계에서의 회로 동작도.
도 24는 도 21에 도시된 제 1 병렬 공진 단계에서의 회로 동작도.
도 25는 도 21에 도시된 제 2 서스테인 전압 유지 단계에서의 회로 동작도.
도 26은 도 21에 도시된 제 2 병렬 공진 단계에서의 회로 동작도.
도 27은 도 21에 도시된 제 1 서스테인 전압 유지 단계에서의 회로 동작도.
도 28은 도 21에 도시된 제 1 서스테인 전압 하강 단계에서의 회로 동작도.
도 29는 도 21에 도시된 제 3 전압 유지단계에서의 회로 동작도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
200: 구동부 211: 제 1 서스테인 전압 인가부
212:제 1 경로 전압 인가부 221: 제 2 서스테인 전압 인가부
222: 제 2 경로 전압 인가부 230: 공진 제어 스위치부
240: 제 1 인덕터부 241: 제 2 인덕터부
250: 에너지 출입제어 스위치부 260: 에너지 저장부
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더 구체적으로는 플라즈마 디스플레이 장치의 구동 회로와 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel)은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글 라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.
전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO(Indium Thin Oxide) 물질로 형성된 투명 전극(a)과 금속 재질로 제작된 버스 전극(b)으로 구비된 스캔 전극 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.
후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.
도 2는 종래 플라즈마 디스플레이 패널의 에너지 회수 회로도이다.
도 2를 참조하면, 'Weber(USP-5081400)'에 의해 제안된 플라즈마 디스플레이 패널의 에너지 회수장치(30, 32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서, 패널 커패시터(Cp)는 스캔전극(Y)과 서스테인전극(Z) 사이 에 형성되는 정전용량을 등가적으로 나타낸 것이다. 이러한, 에너지 회수장치에서 제 1 에너지 회수장치(30)는 스캔전극(Y)에 서스테인전압을 공급하고, 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번되게 동작하면서 서스테인전극(Z)에 서스테인전압을 공급한다.
종래의 플라즈마 디스플레이 패널의 에너지 회수장치(30, 32)의 구성을 제 1 에너지 회수장치(30)를 참조하여 설명하기로 한다. 제 1 에너지 회수장치(30)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1, S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이의 제 1 노드(N1)와 서스테인전압원(Vs) 사이에 접속된 제 2 스위치(S2)와, 제 1 노드(N1)와 기저전압원(GND) 사이에 접속된 제 4 스위치(S4)를 구비한다.
소스 커패시터(Cs)는 서스테인방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 이와 같은 소스 커패시터(Cs)에는 서스테인전압원(Vs)의 절반값에 해당하는 Vs/2의 전압이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 이를 위해, 제 1 내지 제 4 스위치(S1 내지 S4)는 전류의 흐름을 제어한다. 한편, 제 1 및 제 2 스위치(S1, S2)와 인덕터(L)의 사이에 각각 설치된 제 5 및 제 6 다이오드(D5, D6)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 제 1 에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
t1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
t1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on) 되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이에 따라, 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)에 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 2배인 서스테인전압(Vs)이 충전된다.
t2 기간에는 제 1 스위치(Q1)는 온 상태를 유지하면서, 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온 되면 서스테인전압원(Vs)으로부터 서스테인전압(Vs)이 스캔전극(Y)에 공급된다. 스캔전극(Y)에 공급되는 서스테인전압(Vs)은 패널 커패시터(Cp)의 전압이 서스테인전압(Vs) 이하로 떨어지는 것을 방지하여 서스테인방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 t1기간에 서스테인전압(Vs)까지 상승하였기 때문에 서스테인방전을 일으키기 위해 외부에서 공급해 주는 구동전력은 최소화된다.
t3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off) 된다. 이때, 스캔전극(Y)은 t3의 기간동안 서스테인전압(Vs)을 유지한다.
t4 기간에는 제 2 스위치(S2)가 턴-오프 되고, 제 3 스위치(S3)가 턴-온 된다. 제 3 스위치(S3)가 턴-온 되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스 위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2이 전압이 충전된다.
t5 기간에는 제 3 스위치(S2)가 턴-오프 되고, 제 4 스위치(S4)가 턴-온 된다. 제 4 스위치(S4)가 턴-온 되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0V로 하강한다.
t6 기간에는 t5 상태를 일정 시간동안 유지한다. 실제로, 스캔전극(Y) 및 서스테인전극(Z)에 공급되는 교류 구동펄스는 t1 내지 t6 기간이 주기적으로 반복되면서 얻어지게 된다.
한편, 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다. 따라서, 패널 커패시터(Cp)에는 서로 반대 극성을 가지는 서스테인전압(Vs)이 공급되게 된다. 이와 같이 패널 커패시터(Cp)에 서로 반대 극성을 가지는 서스테인전압(Vs)이 공급됨으로써 방전셀들에서 서스테인방전이 일어나게 된다.
상기와 같은 웨버-타입(Weber Type)의 에너지 회수 회로는 회로를 동작시키기 위한 필요로 하는 스위치와 다이오드가 많기 때문에 회로가 복잡해지고 또한 플라즈마 디스플레이 패널의 제조 원가를 높이는 일 요인이었다. 그리고 직렬 구동 방식으로만 구동해야 하는 단점이 있었다.
또한 NEC-Type의 에너지 회수 회로(미도시)는 펄스의 입력이 자유롭지 못하기 때문에 에너지를 저장하거나 저장한 에너지를 회수할 수 없는 구간이 존재하여 에너지 회수 효율이 떨어지는 문제점이 있었다.
따라서, 본 발명의 목적은 종래의 에너지 회수 회로와 동일한 목적을 추구함과 동시에 다양한 방식으로 동작을 수행하는 에너지 회수 회로를 포함한 플라즈마 디스플레이 장치와 그 구동 방법을 제공하는 데 있다.
보다 상세하게는, 본 발명에 의한 에너지 회수 회로는 플라즈마 디스플레이 패널의 스캔 전극과 서스테인 전극에 공통으로 연결되어 종래 에너지 회수회로에서 에너지 회수 및 공급 과정에 필요하였던 소자를 줄여 제조 원가를 낮추고자 한다.
또한, 동시에 하나의 회로에서 다양한 스위칭 타이밍 조작으로 직렬 공진 방식과 병렬 공진 방식을 모두 적용할 수 있게 되어 에너지 회수 효율을 높인 플라즈마 디스플레이 장치와 그 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극을 구비하는 플라즈마 디스플레이 패널과 상기 스캔 전극 또는 서스테인 전극에 직/병렬 공진을 구현하여 서스테인 펄스를 공급하는 구동부를 포함한다.
상기 구동부는 상기 스캔 전극에 연결되어 제 1 서스테인 전압을 인가하는 제 1 서스테인 전압 인가부, 상기 서스테인 전극에 연결되어 제 1 서스테인 인가 전압보다 낮은 제 3 전압을 인가하여 전류패스를 형성하는 제 1 경로 전압 인가부,상기 서스테인 전극에 연결되어 제 2 서스테인 전압을 인가하는 제 2 서스테인 전 압 인가부, 상기 스캔 전극에 연결되어 제 2 서스테인 인가 전압보다 낮은 제 3 전압을 인가하여 전류패스를 형성하는 제 2 경로 전압 인가부, 저장된 에너지를 상기 패널의 전극에 공급하고 회수하는 에너지 저장부, 상기 패널과 직렬 또는 직/병렬 공진 전류를 형성시키는 제 1 인덕터부와 제 2 인덕터부, 상기 직렬 또는 직/병렬 공진 전류를 제어하는 공진 제어 스위치부와 상기 에너지 저장부에 공급된 에너지의 공급 또는 회수를 제어하는 에너지 출입제어 스위치부를 포함하는 것을 특징으로 한다.
상기 제 1 서스테인 전압 인가부는 상기 제 1 서스테인 전압의 인가를 조절하는 제 1 서스테인 전압인가 스위치를 포함하고, 상기 제 1 경로 전압 인가부는 상기 제 1 서스테인 인가 전압보다 낮은 제 3 전압의 인가를 조절하는 제 1 경로전압 인가 스위치를 포함하고,
상기 제 2 서스테인 전압 인가부는 상기 제 2 서스테인 전압의 인가를 조절하는 제 2 서스테인 전압인가 스위치를 포함하고, 상기 제 2 경로 전압 인가부는 상기 제 2 서스테인 인가 전압보다 낮은 제 3 전압의 인가를 조절하는 제 2 경로 전압인가 스위치를 포함하는 것을 특징으로 한다.
상기 제 3 전압은 그라운드 레벨의 전압(GND)을 갖는 것을 특징으로 한다.
상기 제 1 인덕터부는 제 1 인덕터를 포함하고,상기 제 2 인덕터부는 제 2 인덕터를 포함하고,
상기 에너지 저장부는 커패시터를 포함하고, 상기 공진 제어 스위치부는
직렬 또는 직/병렬 공진에 의해 상기 스캔 전극으로 흐르는 전류를 제어하기 위한 제 1 공진 제어 스위치,와 직렬 또는 직/병렬 공진에 의해 상기 서스테인 전극으로 흐르는 전류를 제어하기 위한 제 2 공진 제어 스위치를 포함하고,
상기 에너지 출입제어 스위치부는 상기 에너지 저장부에 공급된 에너지의 공급 또는 회수를 제어하는 에너지 출입제어 스위치를 포함하는 것을 특징으로 한다.
상기 제 1 공진 제어 스위치의 일단은 상기 스캔 전극, 제 1 서스테인 전압 인가부 및 제 2 경로 전압 인가부와 공통으로 연결되고, 상기 제 1 공진 제어 스위치의 타단은 상기 인덕터부의 제 1 공진 인덕터의 일단과 연결되고, 상기 제 1 인덕터의 타단은 상기 제 2 인덕터의 일단과 연결되고, 상기 제 2 인덕터의 타단은 상기 제 2 공진 제어 스위치의 일단과 연결되고, 상기 제 2 공진 제어 스위치의 타단은 상기 서스테인 전극, 제 2 서스테인 전압 인가부 및 제 1 경로 전압 인가부와 공통으로 연결되고, 상기 제 1 인덕터와 상기 제 2 인덕터 사이에 상기 에너지 출입 제어 스위치의 일단이 연결되고, 상기 에너지 출입 제어 스위치의 타단은 상기 커패시터의 일단과 연결된 것을 특징으로 한다.
상기 제 1 공진 제어 스위치 양단에 제 1 역전류 방지 다이오드가 병렬로 연결되고, 상기 제 2 공진 제어 스위치 양단에 제 2 역전류 방지 다이오드가 병렬로 연결되고, 상기 에너지 출입제어 스위치 양단에 제 3 역전류 방지 다이오드가 병렬로 연결된 것을 특징으로 한다.
상기 공진 제어 스위치부와 상기 제 1 인덕터부 사이에 서스테인 전압 레벨을 유지하도록 하는 제 1 과전류 차단부의 일단이 연결되고, 상기 공진 제어 스위치와 상기 제 2 인덕터부 사이에 서스테인 전압 레벨을 유지하도록 하는 제 2 과전 류 차단부의 일단이 연결되고, 상기 제 1 인덕터부와 상기 제 2 인덕터부 사이에 제 3 과전류 차단부의 일단이 연결된 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 장치의 구동방법은 커패시터, 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 커패시터에서 상기 스캔 전극으로 직렬 공진 전류를 통하여 에너지가 공급되는 제 1 서스테인 전압상승 단계, 상기 스캔 전극에 제 1 서스테인 전압이 인가되어 제 1 서스테인 전압이 유지되는 제 1 서스테인 전압유지 단계, 상기 스캔 전극에서 상기 서스테인 전극으로 상기 제 1 서스테인 전압에 해당하는 에너지를 병렬 공진 전류를 통하여 공급하는 제 1 병렬 공진 단계, 상기 서스테인 전극에 제 2 서스테인 전압이 인가되어 제 2 서스테인 전압이 유지되는 제 2 서스테인 유지단계, 상기 서스테인 전극에서 상기 스캔 전극으로 상기 제 2 서스테인 전압에 해당하는 에너지를 병렬 공진 전류를 통하여 공급하는 제 2 병렬 공진 단계, 상기 스캔 전극에 제 1 서스테인 전압이 인가되어 제 1 서스테인 전압이 유지되는 단계, 상기 스캔 전극에서 상기 커패시터로 직렬 공진 전류를 통하여 에너지가 회수되는 제 1 서스테인 전압하강 단계 및 상기 서스테인 전극 및 상기 스캔 전극에 제 1 서스테인 전압보다 낮고 제 2 서스테인 전압보다 낮은 전압인 제 3 전압이 인가되는 제 3 전압유지 단계를 포함한다.
상기 제 1 서스테인 전압상승 단계에서 상기 스캔 전극의 전압이 상기 제 1 서스테인 전압으로 상승하는 시간은 상기 커패시터에서 상기 스캔 전극으로 직렬 공진 전류가 흐르는 시간보다 짧은 것을 특징특징으로 한다.
상기 제 1 서스테인 전압유지 단계에서 상기 스캔 전극의 전압이 상기 제 1 서스테인 전압을 유지하는 시간은 상기 제 1 서스테인 전압이 상기 스캔 전극에 인가되는 시간보다 긴 것을 특징으로 한다.
상기 제 1 병렬 공진 단계에서 상기 스캔 전극의 극성이 바뀌는 상기 제 1 병렬 공진 시간은 상기 스캔 전극에서 상기 서스테인 전극으로 병렬 공진 전류가 흐르는 시간보다 짧은 것을 특징으로 한다.
상기 제 2 서스테인 전압이 유지되는 단계에서 상기 서스테인 전극의 전압이 상기 제 2 서스테인 전압으로 유지되는 시간은 상기 제 2 서스테인 전압이 상기 서스테인 전극에 인가되는 시간보다 긴 것을 특징으로 한다.
상기 제 2 병렬 공진 단계에서 상기 서스테인 전극의 극성이 바뀌는 상기 제 2 병렬 공진 시간은 상기 서스테인 전극에서 상기 스캔 전극으로 병렬 공진 전류가 흐르는 시간보다 짧은 것을 특징으로 한다.
상기 제 1 서스테인 전압 유지 단계에서 상기 스캔 전극의 전압이 상기 제 1 서스테인 전압을 유지하는 시간은 상기 제 1 서스테인 전압이 상기 스캔 전극에 인가되는 시간보다 긴 것을 특징으로 한다.
상기 제 1 서스테인 전압하강 단계에서 상기 스캔 전극의 전압이 하강하는 시간은 상기 스캔 전극에서 상기 커패시터로 직렬 공진 전류가 흐르는 시간보다 짧은 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명에 따른 플라즈마 디스플레이 장치의 에너지 회수 회로도이 다.
도 4를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치는 스캔 전극(Y) 및 서스테인 전극(Z)을 구비하는 플라즈마 디스플레이 패널(Cp)과 상기 스캔 전극(Y) 또는 서스테인 전극(Z)에 직렬 또는 직/병렬 공진을 구현하여 서스테인 펄스를 공급하는 구동부(200)를 포함한다.
상기 구동부(200)는 상기 스캔 전극(Y)에 연결되어 제 1 서스테인 전압을 인가하는 제 1 서스테인 전압 인가부(Y_SUS_UP), 상기 서스테인 전극(Z)에 연결되어 제 1 서스테인 인가 전압보다 낮은 제 3 전압을 인가하여 전류패스를 형성하는 제 1 경로 전압 인가부(212), 상기 서스테인 전극(Z)에 연결되고 제 2 서스테인 전압을 인가하는 제 2 서스테인 전압 인가부(221), 상기 스캔 전극(Y)에 연결되어 제 2 서스테인 인가 전압보다 낮은 제 3 전압을 인가하여 전류패스를 형성하는 제 2 경로 전압 인가부(222), 저장된 에너지를 상기 패널의 전극(Cp)에 공급하고 회수하는 에너지 저장부(260), 상기 패널(Cp)과 직렬 또는 직/병렬 공진 전류를 형성시키는 제 1 인덕터부(240)와 제 2 인덕터부(241), 상기 직렬 또는 직/병렬 공진 전류를 제어하는 공진 제어 스위치부(230) 및 상기 에너지 저장부(260)에 공급된 에너지의 공급 또는 회수를 제어하는 에너지 출입제어 스위치부(250)를 포함한다.
상기 제 1 서스테인 전압 인가부(211)는 상기 제 1 서스테인 전압의 인가를 조절하는 제 1 서스테인 전압인가 스위치(Y_SUS_UP)를 포함하고 상기 제 1 경로 전압 인가부(212)는 상기 제 1 서스테인 인가 전압보다 낮은 제 3 전압의 인가를 조절하는 제 1 경로전압 인가 스위치(Z_SUS_DN)를 포함한다.
상기 제 2 서스테인 전압 인가부(221)는 상기 제 2 서스테인 전압의 인가를 조절하는 제 2 서스테인 전압인가 스위치(Z_SUS_UP)를 포함하고 상기 제 2 경로 전압 인가부(222)는 상기 제 2 서스테인 인가전압보다 낮은 제 3 전압의 인가를 조절하는 제 2 경로 전압인가 스위치(Y_SUS_DN)를 포함한다.
상기 제 3 전압은 그라운드 레벨의 전압(GND)인 것이 바람직하다.
상기 제 1 인덕터부(240)는 제 1 인덕터(L1)를 포함하고 상기 제 2 인덕터부(241)는 제 2 인덕터(L2)를 포함하고 상기 에너지 저장부(260)는 커패시터(Cs)를 포함한다.
상기 공진 제어 스위치부(250)는 직렬 또는 직/병렬 공진에 의해 상기 스캔 전극(Y)으로 흐르는 전류를 제어하기 위한 제 1 공진 제어 스위치(PASS_Y)와 직렬 또는 직/병렬 공진에 의해 상기 서스테인 전극(Z)으로 흐르는 전류를 제어하기 위한 제 2 공진 제어 스위치(PASS_Z)를 포함한다.
상기 에너지 출입제어 스위치부(250)는 상기 에너지 저장부에 공급된 에너지의 공급 또는 회수를 제어하는 에너지 출입제어 스위치(ER_DN)를 포함한다.
상기 구동부(200)의 연결관계는 다음과 같다.
상기 제 1 공진 제어 스위치(PASS_Y)의 일단은 상기 스캔 전극(Y), 제 1 서스테인 전압 인가부(211) 및 제 2 경로 전압 인가부(222)와 공통으로 연결되고 상기 제 1 공진 제어 스위치(PASS_Y)의 타단은 제 1 공진 인덕터(L1)의 일단과 연결되고 상기 제 1 인덕터(L1)의 타단은 상기 제 2 인덕터(L2)의 일단과 연결된다.
상기 제 2 인덕터(L2)의 타단은 상기 제 2 공진 제어 스위치(PASS_Z)의 일단 과 연결되고 상기 제 2 공진 제어 스위치(PASS_Z)의 타단은 상기 서스테인 전극(Z), 제 2 서스테인 전압 인가부(221) 및 제 1 경로 전압 인가부(212)와 공통으로 연결된다.
상기 제 1 인덕터(L1)와 상기 제 2 인덕터(L2) 사이에 상기 에너지 출입 제어 스위치(ER_DN)의 일단이 연결되고 상기 에너지 출입 제어 스위치(ER_DN)의 타단은 상기 커패시터(Cp)의 일단과 연결된다.
상기 제 1 서스테인 전압인가 스위치(Y_SUS_UP)는 양단에 병렬로 연결된 제 1 서스테인 역전류 방지 다이오드를 포함하고 상기 제 1 서스테인 역전류 방지 다이오드의 에노드(Anode)는 상기 스캔 전극(Y)으로 향하게 된다.
상기 제 1 경로 전압인가 스위치(Z_SUS_DN)는 양단에 병렬로 연결된 제 1 경로 역전류 방지 다이오드를 포함하고 상기 제 1 서스테인 역전류 방지 다이오드의 캐소드(Cathod)는 상기 서스테인 전극(Z)으로 향하게 된다.
상기 제 2 서스테인 전압인가 스위치(Z_SUS_UP)는 양단에 병렬로 연결된 제 2 서스테인 역전류 방지 다이오드를 포함하고 상기 제 2 서스테인 역전류 방지 다이오드의 에노드(Anode)는 상기 서스테인 전극(Z)으로 향하게 된다.
상기 제 2 경로 전압인가 스위치(Z_SUS_DN)는 양단에 병렬로 연결된 제 2 경로 역전류 방지 다이오드를 포함하고 상기 제 2 서스테인 역전류 방지 다이오드의 캐소드(Cathod)는 상기 스캔 전극(Y)으로 향하게 된다.
상기 각각의 역전류 방지 다이오드는 회로에 역전류가 흘러 발생할 수 있는 오동작을 방지하여 안정적이 회로 구동을 하기 위한 것이다. 일반적으로 사용되는 스위치 소자인 트랜지스터(TR), 전계효과 트랜지스터(FET), 쌍극 접합 트랜지스터(BJT) 등은 자체적으로 역전류 방지기능을 하는 빌트인-다이오드(Built-in-diode)이기 때문에 별도로 역전류 방지 다이오드를 연결할 필요가 없게 된다. 그러나 그렇지 않은 스위치 소자를 사용하게 될 경우엔 별도의 역전류 방지 다이오드를 스위치의 드레인(Drain)과 소스(Source)사이에 다이오드를 병렬로 연결하는 것이 바람직할 것이다. 본 발명의 실시예 도 5에서는 상기 나열된 여러가지 스위치 소자중 하나인 전계효과 트랜지스터를 사용한 것이다.
상기 공진 제 1 공진 제어 스위치(PASS_Y)와 상기 제 1 인덕터(L1) 사이에 서스테인 전압 레벨을 유지하도록 하는 제 1 과전류 차단부(D1)의 일단이 연결되고 상기 공진 제 2 제어 스위치(PASS_Z)와 상기 제 2 인덕터(L2) 사이에 서스테인 전압 레벨을 유지하도록 하는 제 2 과전류 차단부(D2)의 일단이 연결되고 상기 제 1 인덕터(L1)와 상기 제 2 인덕터(L2) 사이에 제 3 과전류 차단부(D3)의 일단이 연결된 것을 포함한다.
상기 제 1 공진 제어 스위치(PASS_Y)는 양단에 병렬로 연결된 제 1 역전류 방지 다이오드를 포함하고 상기 제 1 역전류 방지 다이오드의 에노드(Anode)는 상기 스캔 전극(Y)으로 향한다.
또한, 상기 제 2 공진 제어 스위치(PASS_Z)는 양단에 병렬로 연결된 제 2 역전류 방지 다이오드를 포함하고 상기 제 2 역전류 방지 다이오드의 에노드는 상기 서스테인 전극(Z)으로 향한다.
상기 에너지 출입제어 스위치(ER_DN)는 양단에 제 3 역전류 방지 다이오드가 병렬로 연결되고 상기 제 3 역전류 방지 다이오드의 애노드는 상기 커패시터(Cs) 방향으로 향한다.
상기 각 공진 제어 스위치(PASS_Y,PASS_Z)의 역전류 방지 다이오드와 상기 에저지 출입제어 스위치(ER_DN)의 역전류 방지 다이오드는 상술한 각 전압인가 스위치의 역전류 방지 다이오드와는 달리 상기 구동부(200)에서 직/병렬 공진이 발생될 때 직/병렬 공진시 발생하는 전류의 패스를 형성하기도 하고 역전류를 방지하는 역할을 한다.
병렬 공진시를 예로 들면, 병렬 공진에 의해 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 상기 제 1 서스테인 전압에 해당하는 에너지가 전달될 때 형성되는 전류는 상기 제 1 역전류 방지 다이오드를 통해 흐르게 된다. 이와는 반대로, 병렬 공진에 의해 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 상기 제 2 서스테인 전압에 해당하는 에너지가 전달될 때 형성되는 전류는 상기 제 2 역전류 방지 다이오드를 통해 흐르게 된다.
따라서 상기 제 1 공진 제어 스위치(PASS_Y)의 제 1 역전류 방지 다이오드에 의해 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 병렬 공진 전류를 흘려보내기 위한 별도의 스위칭을 필요로 하지 않게 된다. 상기 제 2 공진 제어 스위치(PASS_Y)의 제 2 역전류 방지 다이오드도 상기 제 1 역전류 방지 다이오드와 같은 역할을 하게 된다.
따라서 상기 제 1 역전류 방지 다이오드와 상기 제 2 역전류 방지 다이오드의 방향에 따라 스위칭하는 방법이 달라 지게 된다.
따라서 상기 제 1 역전류 방지 다이오드와 상기 제 2 역전류 방지 다이오드의 방향이 달라지게 되면, 제 1 공진 제어 스위치(PASS_Y)와 제 2 공진 제어 스위치(PASS_Z)의 스위칭 방법이 서로 바뀌게 될 것이다.
그리고 인덕터부(L1,L2)와 각 공진 제어 스위치부(PASS_Y,PASS_Z)와 연결된 과전류 차단부에 대해 설명 하자면 다음과 같다.
서스테인 전압 레벨을 유지하도록 하는 제 1 과전류 차단부(D1)의 일단이 상기 공진 제어 스위치부(230)와 상기 제 1 인덕터부(240) 사이에 연결되고 서스테인 전압 레벨을 유지하도록 하는 제 2 과전류 차단부(D3)의 일단이 상기 제 2 공진 제어 스위치(PASS_Z)와 상기 제 2 인덕터부(L2) 사이에 연결되고 상기 제 1 인덕터부(L1)와 상기 제 2 인덕터부(L2) 사이에 제 3 과전류 차단부(D2)의 일단이 연결된다.
앞으로 설명할 본 발명의 실시 예는 그런 여러가지 스위칭 방법 중 바람직한 일 실시예를 보인 것이다.
도 5는 본 발명을 이용한 병렬 공진시의 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 5를 중심으로, 도 6 내지 도 11을 참조하면, 스캔 전극(Y) 및 서스테인(Z) 전극을 포함하는 플라즈마 디스플레이 패널(Cp)의 구동 방법은 상기 스캔 전극(Y)에 제 1 서스테인 전압이 인가되어 상기 제 1 서스테인 전압이 유지되는 단계와 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 상기 제 1 서스테인 전압에 해당하는 에너지를 병렬 공진을 통하여 공급하는 제 1 병렬 공진 단계와 상기 서스 테인 전극(Y)에 제 2 서스테인 전압이 인가되어 상기 제 2 서스테인 전압이 유지되는 단계 및 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 상기 제 2 서스테인 전압에 해당하는 에너지를 병렬 공진을 통하여 공급하는 제 2 병렬 공진 단계를 포함한다.
도 6은 도 5에 도시된 제 1 서스테인 전압 유지단계에서의 회로 동작 도이다.
도 6과 도 5를 참조하면, 상기 제 1 서스테인 전압이 유지되는 단계에서는 제 1 서스테인 전압 공급제어부에 의해 상기 제 1 서스테인 전압이 상기 스캔 전극(Y)에 인가된다. 이때 서스테인 전극(Z)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다.
상기 제 1 서스테인 전압이 유지되는 단계는 다음과 같이 동작된다.
상기 스캔 전극(Y)에 연결된 제 1 서스테인 전압인가 스위치(Y_SUS_UP)가 턴-온(Turn-On)되고, 상기 서스테인 전극(Z)에 연결된 제 1 경로 전압인가 스위치(Y_SUS_UP)가 턴-온(Turn-On)되면 상기 제 1 서스테인 전압 인가부(111), 상기 플라즈마 디스플레이 패널(Cp)과 상기 제 1 경로 전압 인가부(112) 사이에 전류 패스가 형성된다.
상기와 같은 전류 패스를 제 1 경로라고 하면 상기 제 1 경로가 형성되는 동안에 상기 스캔 전극(Y)에 상기 제 1 서스테인 전압에 해당하는 에너지가 공급된다.
상기 제 1 서스테인 전압이 유지되는 단계에서 상기 스캔 전극의 전압이 제 1 서스테인 전압으로 유지되는 시간은 상기 제 1 서스테인 전압이 상기 스캔 전극에 인가되는 시간보다 긴 것이 바람직하다.
만약 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)의 턴-온(Turn On) 시간이 상기 제 1 병렬공진 단계까지 계속되면, 상기 스캔 전극(Y)에 저장된 에너지는 제 1 경로 전압인가 스위치(Z_SUS_DN)를 통해 빠져나갈 것이다. 이럴 경우 회로는 원하는 방향대로 구동되지 않게 된다. 따라서 회로의 안정적 구동을 위해서 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)를 상기 제 1 병렬 공진이 일어나기 전에 턴-오프(Turn-Off)시킬 필요가 있다.
도 7은 도 5에 도시된 제 1 병렬 공진 단계에서의 회로 동작 도이다.
도 7과 도 5를 참조하면, 상기 제 1 병렬 공진 단계에서는 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 병렬 공진 전류가 흘러 상기 스캔 전극(Y)에 저장되어 있던 에너지가 상기 서스테인 전극(Z)으로 공급된다.
상기 제 1 병렬 공진 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Z)에 연결된 제 2 공진 제어 스위치가 턴-온(Turn On)되면, 상기 스캔 전극(Y), 상기 제 1 역전류 방지 다이오드, 제 1 인덕터(L1), 제 2 인덕터(L2), 상기 제 2 공진 제어 스위치(PASS_Z)와 상기 서스테인 전극(Y)으로 이어지는 병렬 공진에 의한 전류패스가 형성이 된다.
상기와 같이 제 1 병렬 공진 전류패스가 형성되면, 상기 제 1 서스테인 전압에 해당하는 에너지가 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 전달된다.
따라서, 상기 스캔 전극(Y)의 전압은 제 1 서스테인 전압에서 그라운드 레벨의 전압(GND)으로 낮아지고 상기 서스테인 전극(Z)의 전압은 그라운드 레벨의 전압(GND)에서 상기 제 1 서스테인 전압으로 높아짐으로써 패널에 인가되는 극성이 바뀌게 된다.
상기 제 1 병렬 공진 단계에서 상기 스캔 전극(Y)의 극성이 바뀌는 상기 제 1 병렬 공진 시간은 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 병렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
위에서 본 바와 같이 제 1 병렬 공진 단계를 제어하는 스위치는 제 2 공진 제어 스위치(PASS_Z)가 된다. 따라서 제 2 공진 제어 스위치(PASS_Z)의 턴-온(Turn On)된 시간이 짧으면 제 1 병렬 공진이 충분히 발생 되지 못한다. 그러나 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 병렬 공진에 의하여 에너지가 충분히 전달될 도록하기 위해 상기 제 2 공진 제어 스위치(PASS_Z)의 턴-온(Turn On) 시간이 상기 제 2 서스테인 전압유지 단계까지 유지되도록 하는 것은 회로의 안정적 동작 도움이 된다. 상기 제 2 서스테인 전압유지 단계에서 상기 제 2 공진 제어 스위치(PASS_Z)가 턴-온 된 상태라 하더라도 상기 서스테인 전극(Z)에 저장된 에너지는 상기 제 2 서스테인 전압인가에 의한 전류패스 외에 어떠한 전류패스도 형성되지 않았기 때문에 그대로 유지된다. 또한 상기 제 2 서스테인 전압공급 제어부(120)에 의해 에너지를 보충받기 때문에 상기 제 2 공진 제어 스위치의 턴-온 시간을 충분히 가져가도 상기 제 2 서스테인 전압인가 단계에 아무런 영향이 없고 회로의 안정적 구동에 도움이 된다.
도 8은 도 5에 도시된 제 2 서스테인 전압 유지단계에서의 회로 동작 도이다.
도 8과 도 5를 참조하면, 상기 제 2 서스테인 전압이 유지되는 단계에서는 제 2 서스테인 전압 공급제어부(120)에 의해 상기 서스테인 전극(Z)에 제 2 서스테인 전압이 인가된다.
상기 제 2 서스테인 전압이 유지되는 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Z)에 연결된 제 2 서스테인 전압인가 스위치(Z_SUS_UP)가 턴-온(Turn-On)되고, 상기 서스테인 전극(Z)에 연결된 제 2 경로 전압인가 스위치(Y_SUS_DN)가 턴-온(Turn-On)되면 상기 제 2 서스테인 전압 인가부(121), 상기 플라즈마 디스플레이 패널(Cp)과 상기 제 2 경로 전압 인가부(122) 사이에 전류 패스가 형성된다.
상기와 같은 전류 패스를 제 2 경로라고 하면 상기 제 2 경로가 형성되는 동안에 상기 서스테인 전극(Z)에 상기 제 2 서스테인 전압에 해당하는 에너지가 공급된다.
따라서, 제 2 서스테인 전압은 상기 제 1 병렬 공진에 의해 플라즈마 디스플레이 패널(Cp)에 반대 극성으로 충전된 에너지에 더하여 상기 제 2 서스테인 전압을 유지하게 된다. 이때 서스테인 전극(Z)의 전압은 제 2 서스테인 전압이 되고, 상기 스캔 전극(Y)의 전압은 그라운드 레벨의 전압(GND)이 된다.
상기 제 2 서스테인 전압이 유지되는 단계에서 상기 서스테인 전극(Z)의 전압이 상기 제 2 서스테인 전압으로 유지되는 시간은 상기 제 2 서스테인 전압이 상 기 서스테인 전극(Z)에 인가되는 시간보다 긴 것이 바람직하다.
만약 상기 제 2 서스테인 전압인가 스위치(Z_SUS_UP)와 상기 제 2 경로 전압인가 스위치(Y_SUS_DN)가 상기 제 2 병렬 공진 단계까지 턴-온(Turn On)상태를 유지하면, 상기 제 2 병렬 공진 단계에서 상기 서스테인 전극(Z)에 저장된 에너지는 상기 스캔 전극(Y)으로 공급되지 않고 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)를 통해 빠져나가게 될 것이다.
도 9는 도 5에 도시된 제 2 병렬 공진 단계에서의 회로 동작 도이다.
도 9와 도 5를 참조하면, 상기 제 2 병렬 공진 단계에서는 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 병렬 공진 전류가 흘러 상기 서스테인 전극(Z)에 저장되어 있던 에너지가 상기 스캔 전극(Y)으로 공급된다.
상기 제 2 병렬 공진 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Z)에 연결된 제 1 공진 제어 스위치가 턴-온(Turn-On)되면, 상기 서스테인 전극(Z), 상기 제 2 역전류 방지 다이오드, 제 2 인덕터(L2), 제 1 인덕터(L1), 상기 제 1 공진 제어 스위치(PASS_Y)와 상기 스캔 전극(Y)으로 이어지는 병렬 공진에 의한 전류패스가 형성이 된다.
상기와 같이 제 2 병렬 공진 전류패스가 형성되면, 상기 제 2 서스테인 전압에 해당하는 에너지가 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 전달된다.
따라서, 상기 서스테인 전극(Z)의 전압은 제 2 서스테인 전압에서 그라운드 레벨의 전압(GND)으로 낮아지고 상기 스캔 전극(Y)의 전압은 그라운드 레벨의 전압 (GND)에서 상기 제 2 서스테인 전압으로 높아짐으로써 패널에 인가되는 극성이 바뀌게 된다.
상기 제 2 병렬 공진 단계에서 상기 서스테인 전극(Z)의 극성이 바뀌는 상기 제 2 병렬 공진 시간은 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 병렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
그 이유는 이미 제 1 병렬 공진 단계에서 설명한 바와 동일하므로 이하 설명은 생략하도록 하겠다.
도 5의 서스테인 펄스는 상기 제 1 서스테인 전압이 유지되는 단계, 상기 제 1 병렬 공진 단계, 상기 제 2 서스테인 전압이 유지되는 단계 및 상기 제 2 병렬 공진 단계를 반복적으로 계속하여 동작하게 된다.
도 10은 도 5에 도시된 제 1 서스테인 전압 유지단계에서의 회로 동작도 이다.
도 10은 상기와 같은 4단계의 주기가 연속적으로 동작되는 것을 보여주기 위한 도면이다.
도 10은 상기 제 1 서스테인 전압이 유지되는 단계에서는 제 1 서스테인 전압 공급제어부(110)에 의해 상기 제 1 서스테인 전압이 상기 스캔 전극(Y)에 인가된다. 이때 서스테인 전극(Z)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다. 이하 동작에 대한 설명은 도 6과 도 7을 참조하여 설명하였으므로 이하 생략하기로 한다.
도 11는 도 5에 도시된 제 3 전압 유지단계에서의 회로 동작도 이다.
상기 서스테인 펄스의 인가를 끝낼 때에는 상시 제 1 서스테인 전압인가 스위치(Y_SUS_UP)를 턴-온(Turn-On)하고 상기 제 1 경로 전압 인가 스위치(Z_SUS_DN)를 턴-온 한 이후, 소정의 시간이 경과한 이후 상기 제 1 서스테인 전압인가 스위치(Y_SUS_UP)는 턴-오프(Turn-On)하고 상기 제 2 경로 전압 인가 스위치(Z_SUS_UP)를 턴-온(Turn On)하여 상기 서스테인 펄스는 종결된다.
도 12는 본 발명을 이용한 직렬 공진시의 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
상기 본 발명에 직렬 공진시의 구동 방법은 도 12를 중심으로 도 13내지 도 20을 참조하여 설명하면 다음과 같다.
여기서, 커패시터(Cs)에 서스테인 전압(Z)이 저장되어 있다고 가정하여 설명하기로 한다.
커패시터(Cs), 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하는 플라즈마 디스플레이 패널(Cp)의 구동 방법은 상기 커패시터(Cs)에서 상기 스캔 전극(Y)으로 직렬 공진 전류를 통하여 에너지를 공급하는 제 1 서스테인 전압상승 단계, 상기 스캔 전극(Y)에 제 1 서스테인 전압이 인가되어 제 1 서스테인 전압이 유지되는 제 1 서스테인 전압유지 단계, 상기 스캔 전극(Y)에서 상기 커패시터(Cs)로 직렬 공진 전류를 통하여 에너지가 회수되는 제 1 서스테인 전압하강 단계, 상기 서스테인 전극(Z) 및 상기 스캔 전극(Y)에 제 1 서스테인 전압보다 낮고 제 2 서스테인 전압보다 낮은 전압인 제 3 전압이 인가되는 제 3 전압유지 단계, 상기 커패시터(Cs)에서 상기 서스테인 전극(Y)으로 직렬 공진 전류를 통하여 에너지를 공급하는 제 2 서스테인 전압하강 단계, 상기 서스테인 전극(Z)에 제 2 서스테인 전압이 인가되어 제 2 서스테인 전압이 유지되는 제 2 서스테인 전압유지 단계, 상기 서스테인 전극(Z)에서 상기 커패시터(Cs)로 직렬 공진 전류를 통하여 에너지가 회수되는 제 2 서스테인 전압상승 단계, 및 상기 서스테인 전극(Z) 및 상기 스캔 전극(Y)에 제 1 서스테인 전압보다 낮고 제 2 서스테인 전압보다 낮은 전압인 제 3 전압이 인가되는 제 3 전압유지 단계를 포함한다.
도 13은 도 12에 도시된 제 1 서스테인 전압 상승 단계에서의 회로 동작도이다.
도 13과 도 12를 참조하면, 상기 제 1 서스테인 전압상승 단계에서는 상기 커패시터(Cs)에서 상기 스캔 전극(Y)으로 직렬 공진 전류가 흘러 상기 커패시터(Cs)에 저장되어 있던 에너지가 상기 스캔 전극(Y)으로 공급된다.
상기 제 1 서스테인 전압상승 단계는 다음과 같이 동작된다.
상기 스캔 전극(Y)에 연결된 제 1 공진 제어 스위치가 턴-온(Turn On)되면, 상기 커패시터(Cs), 제 3 역전류 방지 다이오드, 제 1 인덕터(L1), 제 1 공진 제어 스위치(PASS_Y), 상기 스캔 전극(Y), 상기 서스테인 전극(Z), 상기 제 1 경로 전압 인가 스위치(Z_SUS_DN)로 이어지는 직렬 공진에 의한 전류패스가 형성이 된다.
상기와 같이 직렬 공진 전류패스가 형성되면, 상기 커패시터(Cs)에 저장되어 있던 에너지가 상기 커패시터(Cs)에서 상기 제 1 인덕터(L1)를 거쳐 상기 스캔 전극(Y)으로 공급된다.
따라서, 상기 스캔 전극(Y)의 전압은 그라운드 레벨의 전압(GND)에서 제 1 서스테인 전압(Z)으로 높아지고 상기 서스테인 전극(Z)의 전압은 그라운드 레벨의 전압(GND)을 유지함으로써 상기 패널(Cp)에 전압이 상승하게 된다.
상기 제 1 서스테인 전압상승 단계에서 상기 스캔 전극(Y)의 전압이 상기 제 1 서스테인 전압으로 상승하는 시간은 상기 커패시터(Cs)에서 상기 스캔 전극(Y)으로 직렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
상기 제 1 공진 제어 스위치(PASS_Y)가 상기 제 1 서스테인 전압유지 단계까지 턴-온(Turn On)상태를 유지함으로써 직렬 공진에 의해 에너지가 충분히 스캔 전극(Y)으로 전달되도록 하기 위함이다.
도 14는 도 12에 도시된 제 1 서스테인 전압 유지 단계에서의 회로 동작도 이다.
도 14와 도 12를 참조하면, 상기 제 1 서스테인 전압이 유지되는 단계에서는 제 1 서스테인 전압 공급제어부(210)에 의해 상기 제 1 서스테인 전압이 상기 스캔 전극(Y)에 인가된다. 이때 서스테인 전극(Z)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다.
상기 제 1 서스테인 전압이 유지되는 단계는 다음과 같이 동작된다.
상기 스캔 전극(Y)에 연결된 제 1 서스테인 전압인가 스위치(Z)가 턴-온(Turn-On)되고, 상기 서스테인 전극(Z)에 연결된 제 1 경로 전압인가 스위치(Z_SUS_DN)가 턴-온(Turn-On)상태를 유지하게 되면 상기 제 1 서스테인 전압 인가부(211), 상기 플라즈마 디스플레이 패널(Cp)과 상기 제 1 경로 전압 인가부(212) 사이에 전류 패스가 형성된다.
상기와 같은 전류 패스를 제 1 경로라고 하면 상기 제 1 경로가 형성되는 동안에 상기 스캔 전극(Y)에 상기 제 1 서스테인 전압에 해당하는 에너지가 공급된다.
상기 제 1 서스테인 전압유지 단계에서 상기 스캔 전극(Y)의 전압이 상기 제 1 서스테인 전압을 유지하는 시간은 상기 스캔 전극(Y)에 상기 제 1 서스테인 전압이 인가되는 시간보다 긴 것이 바람직하다.
상기 제 1 경로 전압인가 스위치(Z_SUS_DN)가 턴-온 된 상태에서 제 1 서스테인 전압하강 단계에서까지 상기 제 1 서스테인 전압인가 스위치(Y_SUS_UP)와 가 턴-온되면, 상기 서스테인 전압 하강 단계에서 상기 스캔 전극(Y)의 전압은 하강 되지 않고 그대로 유지하게 되어 문제가 된다.
그러나 상기 제 1 서스테인 전압인가 스위치(Y_SUS_UP)가 상기 제 1 서스테인 전압유지 단계가 끝나기 전에 턴-오프 되더라도 폐루프가 형성되지 않아 상기 스캔 전극(Y)은 공급받은 전압을 그래로 유지하게 된다.
도 15는 도 12에 도시된 제 1 서스테인 전압 하강 단계에서의 회로 동작도 이다.
도 15와 도 12를 참조하면, 상기 제 1 서스테인 전압하강 단계에서는 상기 스캔 전극(Y)에서 상기 커패시터(Cs)로 직렬 공진 전류에 의해 흘러 상기 스캔 전극(Y)에 저장되어 있던 에너지가 상기 커패시터(Cs)로 공급된다.
상기 제 1 서스테인 전압하강 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Z)에 연결된 제 1 경로전압 스위치(Z_SUS_DN)가 턴-온을 유지하고 에너지 출입제어 스위치가 턴-온(Turn On)되면, 상기 제 1 경로전압 인가 스위치(Z_SUS_DN), 상기 스캔 전극(Y), 상기 제 1 역전류 방지 다이오드, 상기 제 1 인덕터(L1), 상기 에너지 출입제어 스위치(ER_DN), 상기 커패시터(Cs)로 이어지는 직렬 공진에 의한 전류패스가 형성이 된다.
상기와 같이 직렬 공진 전류패스가 형성되면, 상기 제 1 서스테인 전압에 해당하는 에너지가 상기 스캔 전극(Y)에서 커패시터(Cs)로 회수된다.
따라서, 상기 스캔 전극(Y)의 전압은 제 1 서스테인 전압에서 그라운드 레벨의 전압으로 떨어진다.
상기 제 1 서스테인 전압하강 단계에서 상기 스캔 전극(Y)의 전압이 하강하는 시간은 상기 스캔 전극(Y)에서 상기 커패시터(Cs)로 직렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
에너지 출입제어 스위치(ER_DN)가 턴-온 된 동안 직렬 공진에 의해 상기 스캔 전극(Y)의 에너지가 상기 커패시터(Cs)로 공급된다. 그리고 제 3 전압유지 단계까지 그 상태가 유지되더라도 상기 커패시터(Cs)에 저장된 에너지는 상기 공진 제어스위치(PASS_Y,PASS_Z)에 포함된 역전류 방지 다이오드에 의해 그대로 상기 커패시터에 묶이게 된다.
도 16은 도 12에 도시된 제 3 전압 유지단계에서의 회로 동작도 이다.
도 16과 고 12를 참조하면, 상기 제 3 전압유지 단계에서는 상기 패널()양단에 제 3의 전압이 인가되고 상기 패널(Cp)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다.
상기 제 3 전압이 유지되는 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Y)에 연결된 제 1 경로 전압인가 스위치(Y_SUS_UP)가 턴-온(Turn-On)을 유지하고, 상기 스캔 전극(Y)에 연결된 제 2 경로 전압인가 스위치()가 턴-온(Turn-On)되면 상기 제 1 경로전압 인가부(212), 상기 플라즈마 디스플레이 패널(Cp)과 상기 제 2 경로 전압 인가부(222) 사이에 전류 패스가 형성된다.
상기와 같은 전류 패스가 형성되는 동안에 상기 패널(Cp) 양단의 전압은 그라운드 레벨의 전압(GND)을 유지한다.
상기 제 3 전압유지 단계에서 상기 스캔 전극(Y) 및 상기 서스테인 전극(Z)의 전압이 제 3 전압을 유지하는 시간은 제 3 전압이 상기 스캔 전극(Y) 및 상기 서스테인 전극(Y)에 인가되는 시간 보다 긴 것이 바람직하다.
만약 상기 제 3 전압유지 시간보다 상기 제 1 경로 전압인가 스위치(Y_SUS_UP)가 턴-온을 길게 유지할 경우, 제 2 서스테인 전압 하강시간에 제 2 공진 제어 스위치가(PASS_Z) 턴-온 되면 상기 커패시터(Cp), 상기 에너지 출입제어 스위치(ER_DN), 상기 제 2 인덕터(L2), 상기 제 2 공진 제어 스위치(PASS_Z), 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)로 이어지는 전류 패스가 형성되고 상기 커패시터(Cs)에 저장되어 있던 에너지는 제 1 경로 전압인가 스위치(Z_SUS_DN)를 통해 빠져나갈 것이다.
따라서, 상기와 같은 문제를 방지하기 위해, 상기 제 3 전압유지 시간은 상기 제 1 경로전압 인가 스위치(Z_SUS_DN)의 턴-온 된 시간 동안에 인가되는 상기 제 3의 전압이 인가되는 시간 보다 길게 가져가는 것이 회로의 안정적 구동에 도움 이 된다.
도 17은 도 12에 도시된 제 2 서스테인 전압 하강 단계에서의 회로 동작도 이다.
도 17과 도 12를 참조하면, 상기 제 2 서스테인 전압하강 단계에서는 상기 커패시터(Cs)에서 상기 서스테인 전극(Z)으로 직렬 공진 전류에 의해 상기 커패시터(Cs)에 저장되어 있던 에너지가 상기 서스테인 전극(Z)으로 공급된다.
상기 제 2 서스테인 전압하강 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Z)에 연결된 제 2 공진 제어 스위치가 턴-온(Turn On)되고 상기 제 2 경로 전압인가 스위치(Z_SUS_UP)가 턴-온 상태를 유지하면, 상기 커패시터(Cs), 상기 제 3 역전류 방지 다이오드, 제 2 인덕터(L1), 상기 제 2 공진 제어 스위치(PASS_Z), 상기 패널(Cp)과 상기 제 2 경로 전압인가 스위치(Y_SUS_DN)로 이어지는 직렬 공진에 의한 전류패스가 형성이 된다.
상기와 같이 직렬 공진 전류패스가 형성되면, 상기 제 2 서스테인 전압에 해당하는 에너지가 상기 커패시터(Cs)에서 상기 서스테인 전극(Z)으로 공급된다.
따라서, 상기 서스테인 전극(Z)의 전압은 그라운드 레벨의 전압(GND)에서 상기 제 2 서스테인 전압으로 높아짐으로써 패널에 인가되는 극성이 바뀌게 된다.
상기 제 2 서스테인 전압하강 단계에서 상기 서스테인 전극(Z)의 전압이 상기 제 2 서스테인 전압으로 상승하는 시간은 상기 커패시터(Cs)에서 상기 서스테인 전극(Z)으로 직렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
이는 제 2 공진 제어 스위치(PASS_Z)의 턴-온 시간을 길게 가져감으로써 상 기 직렬 공진 전류가 흐르는 시간을 길게 가져 갈 수 있기 때문이다. 따라서 상기 서스테인 전극(Z)은 상기 직렬 공진에 의한 전압하강과 제 2 서스테인 전압유지 단계에 의한 전압 인가가 겹치면서 회로의 구동을 보다 안정적으로 가져갈 수 있게 된다.
도 18은 도 12에 도시된 제 2 서스테인 전압 유지 단계에서의 회로 동작도 이다.
도 18과 도 12를 참조하면, 상기 제 2 서스테인 전압유지 단계에서는 제 2 서스테인 전압 공급제어부에 의해 상기 제 2 서스테인 전압이 상기 서스테인 전극(Z)에 인가된다. 이때 스캔 전극(Y)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다.
상기 제 2 서스테인 전압유지 단계는 다음과 같이 동작된다.
상기 서스테인 전극(Z)에 연결된 제 2 서스테인 전압인가 스위치(Z_SUS_UP)가 턴-온(Turn-On)되고, 상기 스캔 전극(Y)에 연결된 제 2 경로 전압인가 스위치(Y_SUS_DN)가 턴-온(Turn-On)을 유지하면 상기 제 2 서스테인 전압 인가부(221), 상기 패널(Cp)과 상기 제 2 경로 전압 인가부(222) 사이에 전류 패스가 형성된다.
상기와 같은 전류 패스를 제 2 경로라고 하면 상기 제 2 경로가 형성되는 동안에 상기 서스테인 전극(Z)에 상기 제 2 서스테인 전압 인가부(221)를 통해 에너지가 공급된다.
상기 제 2 서스테인 전압유지 단계에서 상기 서스테인 전극(Y)의 전압이 상기 제 2 서스테인 전압을 유지하는 시간은 상기 제 2 서스테인 전압이 상기 서스테 인 전극에 인가되는 시간보다 긴 것이 바람직하다.
만약 상기 제 2 서스테인 전압유지 시간보다 상기 제 2 서스테인 전압인가 스위치(Z_SUS_UP)가 턴-온 시간을 길게 유지할 경우, 제 2 서스테인 전압상승 단계에서 상기 에너지 출입제어 스위치(ER_DN)를 턴-온하더라도 제 2 서스테인 전압인가 스위치를 통해 공급되는 에너지 때문에 상기 서스테인 전극(Z)의 전압이 하강하지 못하게 된다. 따라서 안정적 회로 동작을 위해선 상기 제 2 서스테인 전압유지 시간은 상기 제 2 서스테인 전압이 상기 서스테인 전극(Z)에 인가되는 시간보다 길게 가져가는 것이 좋을 것이다.
도 19는 도 12에 도시된 제 2 서스테인 전압 상승 단계에서의 회로 동작도 이다.
도 19와 도 12를 참조하면, 상기 제 2 서스테인 전압상승 단계에서는 상기 서스테인 전극(Z)에서 상기 커패시터(Cs)로 병렬 공진 전류가 흘러 상기 스캔 전극(Y)에 저장되어 있던 에너지가 상기 커패시터(Cs)로 공급된다.
상기 제 2 서스테인 전압상승 단계는 다음과 같이 동작된다.
상기 커패시터(Cs)에 연결된 상기 에너지 출입 제어 스위치가 턴-온(Turn On)되고 상기 스캔 전극(Y)에 연결된 상기 제 2 경로 전압인가 스위치(Z_SUS_UP)가 턴-온 상태를 유지하면, 상기 제 2 경로 전압인가 스위치(Z_SUS_DN), 상기 패널(Cp), 상기 제 2 역전류 방지 다이오드, 상기 제 2 인덕터(L2), 상기 에너지 출입제어 스위치(ER_DN)와 상기 커패시터(Cs)로 이어지는 직렬 공진에 의한 전류패스가 형성이 된다.
상기와 같이 직렬 공진 전류패스가 형성되면, 상기 제 1 서스테인 전압에 해당하는 에너지는 상기 서스테인 전극(Z)에서 상기 커패시터(Cs)로 회수된다.
따라서, 상기 서스테인 전극(Z)의 전압은 상기 제 2 서스테인 전압에서 그라운드 레벨의 전압(GND)으로 낮아진다.
상기 제 2 서스테인 전압상승 단계에서 상기 서스테인 전극의 전압이 제 3 전압으로 하강하는 시간은 상기 서스테인 전극에서 상기 커패시터로 직렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
제 3 전압 유지 단계가 시작된 이후까지 상기 에너지 출입 제어 스위치(ER_DN)의 턴-온 상태를 유지하면, 제 3 전압 유지 단계에서 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)가 턴-온 된다. 그러나 상기 커패시터(Cs)에 저장된 에너지는 상기 제 2 공진 제어스위치에 연결된 역전류 방지 다이오드에 의해 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)를 통해 빠져나가지 않고 상기 커패시터(Cs)에 묶이게 된다.
따라서 에너지 출입 제어 스위치(ER_DN)의 턴-온 시간을 길게 가져감으로써 직렬공진을 충분히 일으키어 상기 커패시터(Cs)에 에너지가 되도록 많이 회수할 수 있도록 한다.
도 20은 도 12에 도시된 제 3 전압 유지단계에서의 회로 동작도 이다.
도 20과 도 12을 참조하면, 상기 제 3 전압유지 단계에서는 상기 제 1 경로 전압인가 스위치(Z_SUS_DN)는 턴-온을 유지하고, 상기 제 2 경로 전압인가 스위치(Z_SUS_UP)가 턴-온 되어 패널(Cp) 양단의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다. 따라서 상기 직렬 공진 방식에 의한 서스테인 펄스의 공급은 종료된다.
도 21은 본 발명을 이용한 직/병렬 공진시의 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
커패시터(Cs), 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하는 플라즈마 디스플레이 패널(Cp)의 구동 방법은 상기 커패시터(Cs)에서 상기 스캔 전극(Y)으로 직렬 공진 전류를 통하여 에너지가 공급되는 제 1 서스테인 전압상승 단계, 상기 스캔 전극(Y)에 제 1 서스테인 전압이 인가되고 상기 서스테인 전극(Z)에 상기 제 1 서스테인 전압보다 낮은 전압인 제 1 경로 전압이 인가되어 제 1 서스테인 전압이 유지되는 제 1 서스테인 전압유지 단계, 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 상기 제 1 서스테인 전압에 해당하는 에너지를 병렬 공진 전류를 통하여 공급하는 제 1 병렬 공진 단계, 상기 서스테인 전극(Z)에 제 2 서스테인 전압이 인가되고 상기 스캔전극()에 상기 제 1 서스테인 전압보다 낮은 전압인 제 2 경로 전압이 인가되어 제 2 서스테인 전압이 유지되는 단계, 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 상기 제 2 서스테인 전압에 해당하는 에너지를 병렬 공진 전류를 통하여 공급하는 제 2 병렬 공진 단계, 상기 스캔 전극(Y)에 제 1 서스테인 전압이 인가되어 상기 서스테인 전극(Z)에 상기 제 1 서스테인 전압보다 낮은 전압인 제 1 경로 전압이 인가되어 제 1 서스테인 전압이 유지되는 단계, 상기 스캔 전극(Y)에서 상기 커패시터(Cs)로 직렬 공진 전류를 통하여 에너지가 회수되는 제 1 서스테인 전압하강 단계 및 상기 서스테인 전극(Z) 및 상기 스캔 전극(Y)에 제 1 서스테인 전압보다 낮고 제 2 서스테인 전압보다 낮은 전압인 제 3 전압이 인가되는 제 3 전압유지 단계를 포함한다.
도 22는 도 21에 도시된 제 1 서스테인 전압 상승 단계에서의 회로 동작도 이다.
도 22와 도 21을 참조하면, 상기 제 1 서스테인 전압상승 단계에서는 상기 커패시터(Cs)에서 상기 스캔 전극(Y)으로 직렬 공진 전류가 흘러 상기 커패시터(Cs)에 저장되어 있던 에너지가 상기 스캔 전극(Y)으로 공급된다.
상기 제 1 서스테인 전압상승 단계에서 상기 스캔 전극(Y)의 전압이 상기 제 1 서스테인 전압으로 상승하는 시간은 상기 커패시터(Cs)에서 상기 스캔 전극(Y)으로 직렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
이하 구체적인 회로 동작이나 각 스위치 소자의 구체적인 동작과정은 상설한 바와 동일한 원리이므로 설명을 생략하기로 한다.
도 23은 도 21에 도시된 제 1 서스테인 전압 유지 단계에서의 회로 동작도 이다.
도 23과 도 21을 참조하면, 상기 제 1 서스테인 전압이 유지되는 단계에서는 제 1 서스테인 전압 공급제어부에 의해 상기 제 1 서스테인 전압이 상기 스캔 전극(Y)에 인가된다. 이때 서스테인 전극(Z)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다.
상기 제 1 서스테인 전압이 유지되는 단계에서 상기 스캔 전극(Y)의 전압이 제 1 서스테인 전압으로 유지되는 시간은 상기 제 1 서스테인 전압이 상기 스캔 전 극(Y)에 인가되는 시간보다 긴 것이 바람직하다.
도 24는 도 21에 도시된 제 1 병렬 공진 단계에서의 회로 동작도 이다.
도 24와 도 21을 참조하면, 상기 제 1 병렬 공진 단계에서는 상기 스캔 전극(Y)에서 상기 서스테인 전극(Z)으로 병렬 공진 전류가 흘러 상기 스캔 전극(Y)에 저장되어 있던 에너지가 상기 서스테인 전극(Z)으로 공급된다.
상기 제 1 병렬 공진 단계에서 상기 스캔 전극(Y)의 극성이 바뀌는 상기 제 1 병렬 공진 시간은 상기 스캔 전극(Y)에서 상기 서스테인 전극으로 병렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
도 25는 도 21에 도시된 제 2 서스테인 전압 유지 단계에서의 회로 동작도 이다.
도 25와 도 21을 참조하면, 상기 제 2 서스테인 전압이 유지되는 단계에서는 제 2 서스테인 전압 공급제어부(220)에 의해 상기 서스테인 전극(Z)에 제 2 서스테인 전압이 인가된다.
상기 제 2 서스테인 전압이 유지되는 단계에서 상기 서스테인 전극의 전압이 상기 제 2 서스테인 전압으로 유지되는 시간은 상기 제 2 서스테인 전압이 상기 서스테인 전극에 인가되는 시간보다 긴 것이 바람직하다.
도 26은 도 21에 도시된 제 2 병렬 공진 단계에서의 회로 동작도 이다.
도 26과 도 21을 참조하면, 상기 제 2 병렬 공진 단계에서는 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 병렬 공진 전류가 흘러 상기 서스테인 전극(Z)에 저장되어 있던 에너지가 상기 스캔 전극(Y)으로 공급된다.
상기 제 2 병렬 공진 단계에서 상기 서스테인 전극(Z)의 극성이 바뀌는 상기 제 2 병렬 공진 시간은 상기 서스테인 전극(Z)에서 상기 스캔 전극(Y)으로 병렬 공진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
도 27은 도 21에 도시된 제 1 서스테인 전압 유지 단계에서의 회로 동작도 이다.
도 27과 도 21을 참조하면, 상기 제 1 서스테인 전압이 유지되는 단계에서는 제 1 서스테인 전압 공급제어부(210)에 의해 상기 제 1 서스테인 전압이 상기 스캔 전극(Y)에 인가된다. 이때 서스테인 전극(Z)스캔 전극(Y)전압에 포함되는 그라운드 레벨의 전압(GND)으로 유지된다.
상기 제 1 서스테인 전압유지 단계에서 상기 스캔 전극(Y)의 전압이 상기 제 1 서스테인 전압을 유지하는 시간은 상기 스캔 전극(Y)에 상기 제 1 서스테인 전압이 인가되는 시간보다 긴 것이 바람직하다.
도 28은 도 21에 도시된 제 1 서스테인 전압 하강 단계에서의 회로 동작도 이다.
도 28과 도 21을 참조하면, 상기 제 1 서스테인 전압하강 단계에서는 상기 스캔 전극(Y)에서 상기 커패시터(Cs)로 직렬 공진 전류에 의해 흘러 상기 스캔 전극(Y)에 저장되어 있던 에너지가 상기 커패시터(Cs)로 공급된다.
상기 제 1 서스테인 전압하강 단계에서 상기 스캔 전극(Y)의 전압이 하강하는 시간은 상기 스캔 전극(Y)에서 상기 커패시터(Cs)커패시터(Cs)진 전류가 흐르는 시간보다 짧은 것이 바람직하다.
도 29는 도 21에 도시된 제 3 전압 유지단계에서의 회로 동작 도이다.
상기 제 3 전압유지 단계에서는 상기 패널(Cp)양단에 제 3의 전압이 인가되고 상기 패널(Cp)의 전압은 제 3 전압에 포함되는 그라운드 레벨의 전압()으로 유지된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레 장치 및 그의 구동 방법에서는 하나의 에너지 회수 회로를 통해서 다양한 방식의 펄스를 구현할 수 있다. 즉 하나의 회로로 직렬, 병렬 또는 직/병렬의 방식에 의한 서스테인 펄스를 스위치의 스위칭(Switching) 타이밍을 조절함으로써 자유 자재로 구현이 가능하다.
특히 직/병렬 방식을 혼합하여 서스테인 펄스를 구현할 때에는 펄스의 중간에는 병렬 공진 방식을 사용하고 펄스의 처음과 끝에는 직렬 공진 방식을 사용하므 로 버려지는 에너지를 현저히 줄일 수 있어 에너지 회수 효율을 현저히 증가시킬 수 있다.
또한, 본 발명은 기존의 에너지 회수 회로에 비해 소자의 개수를 현저히 줄임으로써 고가인 플라즈마 디스플레이 장치의 가격을 절감할 수 있다.

Claims (16)

  1. 스캔 전극 및 서스테인 전극을 구비하는 플라즈마 디스플레이 패널;
    상기 스캔 전극 또는 서스테인 전극에 직/병렬 공진을 구현하여 서스테인 펄스를 공급하는 구동부
    를 포함하는 플라즈마 디스플레이 장치
  2. 제 1 항에 있어서
    상기 구동부는,
    상기 스캔 전극에 연결되어 제 1 서스테인 전압을 인가하는 제 1 서스테인 전압 인가부;
    상기 서스테인 전극에 연결되어 제 1 서스테인 인가 전압보다 낮은 제 3 전압을 인가하여 전류패스를 형성하는 제 1 경로 전압 인가부;
    상기 서스테인 전극에 연결되어 제 2 서스테인 전압을 인가하는 제 2 서스테인 전압 인가부;
    상기 스캔 전극에 연결되어 제 2 서스테인 인가 전압보다 낮은 제 3 전압을 인가하여 전류패스를 형성하는 제 2 경로 전압 인가부;
    저장된 에너지를 상기 패널의 전극에 공급하고 회수하는 에너지 저장부;
    상기 패널과 직렬 또는 직/병렬 공진 전류를 형성시키는 제 1 인덕터부와 제 2 인덕터부;
    상기 직렬 또는 직/병렬 공진 전류를 제어하는 공진 제어 스위치부;
    상기 에너지 저장부에 공급된 에너지의 공급 또는 회수를 제어하는 에너지 출입제어 스위치부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 제 1 서스테인 전압 인가부는 상기 제 1 서스테인 전압의 인가를 조절하는 제 1 서스테인 전압인가 스위치를 포함하고,
    상기 제 1 경로 전압 인가부는 상기 제 1 서스테인 인가 전압보다 낮은 제 3 전압의 인가를 조절하는 제 1 경로전압 인가 스위치를 포함하고,
    상기 제 2 서스테인 전압 인가부는 상기 제 2 서스테인 전압의 인가를 조절하는 제 2 서스테인 전압인가 스위치를 포함하고
    상기 제 2 경로 전압 인가부는 상기 제 2 서스테인 인가 전압보다 낮은 제 3 전압의 인가를 조절하는 제 2 경로 전압인가 스위치를 포함하는 것;
    을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 3 전압은 그라운드 레벨의 전압(GND)을 갖는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 2 항에 있어서,
    상기 제 1 인덕터부는 제 1 인덕터를 포함하고,
    상기 제 2 인덕터부는 제 2 인덕터를 포함하고,
    상기 에너지 저장부는 커패시터를 포함하고,
    상기 공진 제어 스위치부는
    직렬 또는 직/병렬 공진에 의해 상기 스캔 전극으로 흐르는 전류를 제어하기 위한 제 1 공진 제어 스위치,와
    직렬 또는 직/병렬 공진에 의해 상기 서스테인 전극으로 흐르는 전류를 제어하기 위한 제 2 공진 제어 스위치를 포함하고,
    상기 에너지 출입제어 스위치부는 상기 에너지 저장부에 공급된 에너지의 공급 또는 회수를 제어하는 에너지 출입제어 스위치를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 1 공진 제어 스위치의 일단은 상기 스캔 전극, 제 1 서스테인 전압 인가부 및 제 2 경로 전압 인가부와 공통으로 연결되고,
    상기 제 1 공진 제어 스위치의 타단은 상기 인덕터부의 제 1 공진 인덕터의 일단과 연결되고,
    상기 제 1 인덕터의 타단은 상기 제 2 인덕터의 일단과 연결되고,
    상기 제 2 인덕터의 타단은 상기 제 2 공진 제어 스위치의 일단과 연결되고,
    상기 제 2 공진 제어 스위치의 타단은 상기 서스테인 전극, 제 2 서스테인 전압 인가부 및 제 1 경로 전압 인가부와 공통으로 연결되고,
    상기 제 1 인덕터와 상기 제 2 인덕터 사이에 상기 에너지 출입 제어 스위치의 일단이 연결되고,
    상기 에너지 출입 제어 스위치의 타단은 상기 커패시터의 일단과 연결된 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제 1 공진 제어 스위치 양단에 제 1 역전류 방지 다이오드가 병렬로 연결되고,
    상기 제 2 공진 제어 스위치 양단에 제 2 역전류 방지 다이오드가 병렬로 연결되고,
    상기 에너지 출입제어 스위치 양단에 제 3 역전류 방지 다이오드가 병렬로 연결된 것
    을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 공진 제어 스위치부와 상기 제 1 인덕터부 사이에 서스테인 전압 레벨을 유지하도록 하는 제 1 과전류 차단부의 일단이 연결되고,
    상기 공진 제어 스위치와 상기 제 2 인덕터부 사이에 서스테인 전압 레벨을 유지하도록 하는 제 2 과전류 차단부의 일단이 연결되고,
    상기 제 1 인덕터부와 상기 제 2 인덕터부 사이에 제 3 과전류 차단부의 일단이 연결된 것
    을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치
  9. 커패시터, 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 커패시터에서 상기 스캔 전극으로 직렬 공진 전류를 통하여 에너지가 공급되는 제 1 서스테인 전압상승 단계;
    상기 스캔 전극에 제 1 서스테인 전압이 인가되어 제 1 서스테인 전압이 유지되는 제 1 서스테인 전압유지 단계;
    상기 스캔 전극에서 상기 서스테인 전극으로 상기 제 1 서스테인 전압에 해당하는 에너지를 병렬 공진 전류를 통하여 공급하는 제 1 병렬 공진 단계;
    상기 서스테인 전극에 제 2 서스테인 전압이 인가되어 제 2 서스테인 전압이 유지되는 제 2 서스테인 유지단계;
    상기 서스테인 전극에서 상기 스캔 전극으로 상기 제 2 서스테인 전압에 해당하는 에너지를 병렬 공진 전류를 통하여 공급하는 제 2 병렬 공진 단계
    상기 스캔 전극에 제 1 서스테인 전압이 인가되어 제 1 서스테인 전압이 유지되는 단계;
    상기 스캔 전극에서 상기 커패시터로 직렬 공진 전류를 통하여 에너지가 회 수되는 제 1 서스테인 전압하강 단계;및
    상기 서스테인 전극 및 상기 스캔 전극에 제 1 서스테인 전압보다 낮고 제 2 서스테인 전압보다 낮은 전압인 제 3 전압이 인가되는 제 3 전압유지 단계;
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제 9 항에 있어서,
    상기 제 1 서스테인 전압상승 단계에서 상기 스캔 전극의 전압이 상기 제 1 서스테인 전압으로 상승하는 시간은
    상기 커패시터에서 상기 스캔 전극으로 직렬 공진 전류가 흐르는 시간보다 짧은 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  11. 제 9 항에 있어서,
    상기 제 1 서스테인 전압유지 단계에서 상기 스캔 전극의 전압이 상기 제 1 서스테인 전압을 유지하는 시간은
    상기 제 1 서스테인 전압이 상기 스캔 전극에 인가되는 시간보다 긴 것
    을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  12. 제 9 항에 있어서,
    상기 제 1 병렬 공진 단계에서 상기 스캔 전극의 극성이 바뀌는 상기 제 1 병렬 공진 시간은
    상기 스캔 전극에서 상기 서스테인 전극으로 병렬 공진 전류가 흐르는 시간보다 짧은 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  13. 제 9 항에 있어서,
    상기 제 2 서스테인 전압이 유지되는 단계에서 상기 서스테인 전극의 전압이 상기 제 2 서스테인 전압으로 유지되는 시간은
    상기 제 2 서스테인 전압이 상기 서스테인 전극에 인가되는 시간보다 긴 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  14. 제 9 항에 있어서,
    상기 제 2 병렬 공진 단계에서 상기 서스테인 전극의 극성이 바뀌는 상기 제 2 병렬 공진 시간은
    상기 서스테인 전극에서 상기 스캔 전극으로 병렬 공진 전류가 흐르는 시간보다 짧은 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  15. 제 9 항에 있어서,
    상기 제 1 서스테인 전압 유지 단계에서 상기 스캔 전극의 전압이 상기 제 1 서스테인 전압을 유지하는 시간은
    상기 제 1 서스테인 전압이 상기 스캔 전극에 인가되는 시간보다 긴 것
    을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  16. 제 9 항에 있어서,
    상기 제 1 서스테인 전압하강 단계에서 상기 스캔 전극의 전압이 하강하는 시간은
    상기 스캔 전극에서 상기 커패시터로 직렬 공진 전류가 흐르는 시간보다 짧은 것
    을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
KR1020050099368A 2005-10-20 2005-10-20 플라즈마 디스플레이 장치 및 그의 구동 방법 KR100736588B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050099368A KR100736588B1 (ko) 2005-10-20 2005-10-20 플라즈마 디스플레이 장치 및 그의 구동 방법
US11/360,626 US20070091025A1 (en) 2005-10-20 2006-02-24 Method of driving plasma display apparatus
EP06251032A EP1777677B1 (en) 2005-10-20 2006-02-27 Method of driving plasma display apparatus
AT06251032T ATE483228T1 (de) 2005-10-20 2006-02-27 Ansteuerverfahren für eine plasmaanzeigevorrichtung
DE602006017152T DE602006017152D1 (de) 2005-10-20 2006-02-27 Ansteuerverfahren für eine Plasmaanzeigevorrichtung
CN200610009333A CN100589161C (zh) 2005-10-20 2006-02-28 驱动等离子显示装置的方法
JP2006084686A JP2007114725A (ja) 2005-10-20 2006-03-27 プラズマディスプレイ装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099368A KR100736588B1 (ko) 2005-10-20 2005-10-20 플라즈마 디스플레이 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070043286A true KR20070043286A (ko) 2007-04-25
KR100736588B1 KR100736588B1 (ko) 2007-07-09

Family

ID=36778398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099368A KR100736588B1 (ko) 2005-10-20 2005-10-20 플라즈마 디스플레이 장치 및 그의 구동 방법

Country Status (7)

Country Link
US (1) US20070091025A1 (ko)
EP (1) EP1777677B1 (ko)
JP (1) JP2007114725A (ko)
KR (1) KR100736588B1 (ko)
CN (1) CN100589161C (ko)
AT (1) ATE483228T1 (ko)
DE (1) DE602006017152D1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3665956B2 (ja) * 2000-03-23 2005-06-29 パイオニアプラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動回路
KR100463187B1 (ko) * 2002-04-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100490614B1 (ko) * 2002-05-14 2005-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100441519B1 (ko) * 2002-06-12 2004-07-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
KR100488462B1 (ko) * 2003-04-24 2005-05-11 엘지전자 주식회사 에너지 회수장치 및 방법
KR100508255B1 (ko) * 2003-07-15 2005-08-18 엘지전자 주식회사 에너지 회수회로 및 그 구동방법
KR100503806B1 (ko) * 2003-08-06 2005-07-26 삼성전자주식회사 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
KR100599649B1 (ko) * 2003-11-24 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100550985B1 (ko) * 2003-11-28 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
US7352344B2 (en) * 2005-04-20 2008-04-01 Chunghwa Picture Tubes, Ltd. Driver circuit for plasma display panels

Also Published As

Publication number Publication date
US20070091025A1 (en) 2007-04-26
ATE483228T1 (de) 2010-10-15
JP2007114725A (ja) 2007-05-10
KR100736588B1 (ko) 2007-07-09
EP1777677A1 (en) 2007-04-25
CN100589161C (zh) 2010-02-10
CN1953009A (zh) 2007-04-25
EP1777677B1 (en) 2010-09-29
DE602006017152D1 (de) 2010-11-11

Similar Documents

Publication Publication Date Title
KR20030003564A (ko) 교류형 플라즈마 디스플레이 패널의 유지 구동 장치의에너지 회수 회로
JP4693625B2 (ja) プラズマ表示装置とその駆動方法
US7166967B2 (en) Energy recovering apparatus and method for plasma display panel
JP2006313315A (ja) プラズマディスプレイ装置及びその駆動方法
JP4356024B2 (ja) エネルギー回収回路及びこれを用いたエネルギー回収方法
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100736588B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR101058142B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100582201B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100641734B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508244B1 (ko) 에너지 회수장치
KR100508248B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100381267B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법
JP2004318161A (ja) プラズマディスプレイとそのエネルギー回収方法及び駆動回路
KR100511792B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100547978B1 (ko) 에너지 회수방법
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100764662B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR20060056156A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20060056164A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee