KR20070042692A - 전자 방출 디바이스와 이의 제조 방법 - Google Patents

Abstract

본 발명은 전자 방출부들의 에미션 특성을 균일하게 할 수 있는 전자 방출 디바이스 및 이의 제조 방법에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스의 제조 방법은, 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 형성하고, 게이트 전극에 캐소드 전극과의 교차 영역마다 환형 개구부를 형성하여 환형 개구부 내측에 격리부를 형성하고, 기판 위에 마스크층을 형성한 다음 이를 패터닝하여 격리부 위에 격리부보다 작은 크기의 개구부를 형성하고, 마스크층 개구부에 의해 노출된 격리부 부위를 제거한 다음, 절연층 식각액을 투입하여 상기 절연층에 상기 환형 개구부 크기에 대응하는 개구부를 형성하고, 마스크층과 함께 격리부를 제거하고, 캐소드 전극들 위로 절연층 개구부 내측에 전자 방출부를 형성하는 단계들을 포함한다.

전자방출부, 캐소드전극, 절연층, 게이트전극, 환형개구부, 마스크층, 격리부

Description

전자 방출 디바이스와 이의 제조 방법 {ELECTRON EMISSION DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1a 내지 도 1f는 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

도 2는 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자 방출부들의 에미션 특성을 균일하게 할 수 있는 전자 방출 디바이스 및 이의 제조 방법에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체 (Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 카본과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

상기 전자 방출 소자는 일 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

공지의 FEA형 전자 방출 디바이스는 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들이 순차적으로 형성되고, 게이트 전극들과 절연층에 개구부가 형성되어 캐소드 전극의 표면 일부를 노출시키며, 개구부 내측으로 캐소드 전극들 위에 전자 방출부가 배치된 형태로 이루어진다.

상기 절연층은 스크린 인쇄법에 의해 1㎛ 이상의 두께로 형성될 수 있으며, 게이트 전극 개구부를 형성한 다음, 게이트 전극 개구부에 의해 노출된 절연층 부위를 습식 식각하여 개구부를 형성할 수 있다.

그런데 절연층을 식각하는 과정에서 습식 식각의 등방성 식각 특성에 의해 절연층을 식각할수록 개구부의 폭이 커지게 되므로, 절연층의 개구부가 게이트 전 극의 개구부보다 커지는 이른바 언더컷(under-cut) 현상이 발생한다. 이로써 게이트 전극의 일부가 절연층의 개구부 위에 떠 있게 되고, 게이트 전극의 개구부 형상이 불균일해지는 결과를 초래한다.

이로 인해 전자 방출부마다 게이트 전극과의 거리가 불균일하게 되고, 그 결과 전자 방출 디바이스 구동시 전자 방출부들의 에미션 특성이 불균일하게 되어 발광 균일도가 저하되는 문제가 발생한다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자 방출부와 게이트 전극이 균일한 거리를 유지하도록 하여 전자 방출부들의 에미션 특성을 균일화할 수 있는 전자 방출 디바이스 및 이의 제조 방법을 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 형성하고, 게이트 전극에 캐소드 전극과의 교차 영역마다 환형 개구부를 형성하여 환형 개구부 내측에 격리부를 형성하고, 기판 위에 마스크층을 형성한 다음 이를 패터닝하여 격리부 위에 격리부보다 작은 크기의 개구부를 형성하고, 마스크층 개구부에 의해 노출된 격리부 부위를 제거한 다음, 절연층 식각액을 투입하여 상기 절연층에 상기 환형 개구부 크기에 대응하는 개구부를 형성하고, 마스크층과 함께 격리부를 제거하고, 캐소드 전극들 위로 절연층 개구부 내측에 전자 방출부를 형성하는 단계들을 포함하는 전자 방출 디바이스의 제조 방법 및 이 방법에 의해 제조된 전자 방출 디바이 스를 제공한다.

상기 환형 개구부는 전자 방출부 형상에 대응하는 모양으로 형성될 수 있고, 환형 개구부의 외경을 의도하는 게이트 전극의 개구부와 동일한 크기로 형성할 수 있다. 그리고 환형 개구부는 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 복수개로 형성될 수 있다.

또한, 절연층에 개구부를 형성할 때, 절연층의 개구부를 상기 환형 개구부의 외경보다 작은 폭으로 형성할 수 있다.

이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1a 내지 도 1f은 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

먼저 도 1a와 도 1b를 참고하면, 기판(2) 위에 도전막을 형성하고 이를 패터닝하여 스트라이프 형상의 캐소드 전극들(4)을 형성하고, 캐소드 전극들(4) 위로 기판(2) 전체에 절연 물질을 증착 혹은 스크린 인쇄하여 제1 절연층(6)을 형성한다. 그리고 제1 절연층(6) 위로 도전막을 형성하고 이를 패터닝하여 캐소드 전극(4)과 직교하는 스트라이프 형상의 게이트 전극들(8)을 형성한다.

상기 게이트 전극(8)을 형성할 때에는 캐소드 전극(4)과의 교차 영역마다 그 내부에 환형(環形) 개구부(10)를 형성하여 제1 절연층(6)의 표면 일부를 노출시키며, 환형 개구부(10) 내측에 게이트 전극(4)의 일부인 격리부(12)가 위치하도록 한다.

환형 개구부(10)는 추후 진행되는 제1 절연층(6)의 습식 식각시 언더컷 발생을 고려한 것으로서, 전자 방출부 형성 전 격리부(12)가 제거되어 환형 개구부(10)를 따라 추후 게이트 전극(8)의 개구부가 형성된다. 격리부(12)는 추후 공정에서 그 내부에 개구부를 형성하며, 이 개구부가 제1 절연층(6)의 식각액의 투입구로 기능한다.

환형 개구부(10)는 캐소드 전극(4)과 게이트 전극(8)의 교차 영역마다 복수개로 형성될 수 있으며, 일례로 캐소드 전극(4)의 길이 방향을 따라 일렬로 배치될 수 있다.

도 1b에서는 일례로, 도넛 형상의 환형 개구부(10)를 도시하였는데, 이는 추후 형성될 전자 방출부의 형상이 원형임을 가정하고 형성한 것이다. 따라서 환형 개구부(10)의 형상은 원형에 국한되지 않으며, 추후 형성될 전자 방출부의 형상에 따라 다양하게 변형 가능하다.

이어서 게이트 전극들(8) 위로 기판(2) 전체에 절연 물질을 증착 혹은 스크린 인쇄하여 제2 절연층(14)을 형성하고, 제2 절연층(14) 위에 도전 물질을 코팅하여 집속 전극(16)을 형성한다. 그리고 집속 전극(16)과 제2 절연층(14)을 순차적으로 부분 식각하여 각자의 개구부(161,141)를 형성함으로써 게이트 전극(8)의 일부 표면을 노출시킨다.

상기 개구부를 형성할 때에는 제2 절연층(14)의 개구부(141)를 앞서 형성한 게이트 전극(8)의 환형 개구부(10) 외경보다 큰 폭으로 형성하여 환형 개구부(10)를 둘러싸는 게이트 전극(8)의 표면 일부가 기판(2) 위에 노출되도록 한다.

한편, 제2 절연층(14)과 집속 전극(16)은 선택적인 추가 사항이므로 기판(2) 위에 캐소드 전극(4), 제1 절연층(6) 및 게이트 전극(8)만 형성하여도 무방하다.

다음으로 도 1c에 도시한 바와 같이, 기판(2) 위 전체에 마스크층(18)을 형성한 후, 이를 패터닝하여 게이트 전극(8)의 격리부(12) 위에 마스크층 개구부(181)를 형성한다. 마스크층 개구부(181)를 형성할 때에는 그 형상 중심이 격리부(12)의 형상 중심과 일치하도록 하며, 격리부(12)보다 작은 크기로 형성한다.

상기 마스크층(18)은 포토레지스트층으로 이루어질 수 있으며, 노광과 현상 과정을 통해 패터닝되어 전술한 개구부(181)를 형성한다.

이어서 도 1d에 도시한 바와 같이, 상기 마스크층 개구부(181)를 통해 격리부(12) 중앙 부위를 식각으로 제거하여 개구부(121)를 형성한다.

그리고 도 1e에 도시한 바와 같이, 상기 개구부(121)를 통해 노출된 제1 절연층(6) 부위를 습식 식각하여 제1 절연층(6)에 캐소드 전극(4)의 표면 일부를 노출시키는 개구부(61)를 형성한다. 이때 습식 식각의 등방성 식각 특성에 의해 제1 절연층(6)의 개구부(61) 폭은 격리부(12)에 제공된 개구부(121) 폭보다 커지며, 격리부(121)에 대해 언더컷이 발생하더라도 제1 절연층(6)의 개구부(61)는 환형 개구부(10)에 대응하는 크기를 갖게 된다.

다음으로 마스크층(18)을 제거하고, 도 1f에 도시한 바와 같이 노출된 캐소드 전극(4) 위에 전자 방출부(20)를 형성함으로써 전자 방출 디바이스를 완성한다.

이때, 상기 마스크층(18)을 제거하는 과정에서 게이트 전극(8)의 격리부(12)도 함께 제거되며, 이와 같은 과정을 통해 완성된 게이트 전극(8)은 개구부(81) 폭 을 넓히기 위한 추가 공정 없이도 제1 절연층 개구부(61)보다 큰 폭을 갖는 개구부(81)를 용이하게 형성할 수 있다.

상기 전자 방출부(20)는 진공 중에서 전계에 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

이와 같이 본 실시예의 제조 방법에 따르면, 게이트 전극(8)을 패터닝할 때 환형 개구부(10)를 형성함으로써 추가 공정 없이도 게이트 전극(8)에 제1 절연층 개구부(61)보다 큰 폭의 개구부(81)를 형성할 수 있다. 그리고 그 결과로 게이트 전극(8)과 전자 방출부(20)의 간격을 일정하게 유지할 수 있으므로 전자 방출부들(20)의 에미션 특성이 균일해지는 장점이 예상된다.

이하, 도 2를 참고하여 전술한 방법을 통해 제작된 전자 방출 디바이스를 이용한 전자 방출 표시 디바이스의 구성에 대해 설명한다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(22)을 포함한다. 제1 기판(2)과 제2 기판(22)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(2)과 제2 기판 (22) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(22)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(4) 및 제2 기판(22)에 제공된 발광 유닛(110)과 결합되어 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(2) 위에는 제1 전극인 캐소드 전극들(4)이 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(4)을 덮으면서 제1 기판(2) 전체에 제1 절연층(6)이 형성된다. 제1 절연층(6) 위에는 제2 전극인 게이트 전극들(8)이 캐소드 전극(4)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(4)과 게이트 전극(8)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(4) 위로 각 화소 영역마다 하나 이상의 전자 방출부(20)가 형성되고, 제1 절연층(6)과 게이트 전극(8)에는 각 전자 방출부(20)에 대응하는 개구부(61,81)가 형성되어 제1 기판(2) 상에 전자 방출부(20)가 노출되도록 한다. 이때 게이트 전극들(8)은 제1 절연층(6) 위에서 제1 절연층 개구부(61)보다 큰 폭의 개구부(81)를 형성하며, 전자 방출부(20)와 실질적으로 균일한 거리를 두고 위치한다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C_60, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있다.

도면에서는 전자 방출부들(20)이 원형으로 형성되고, 각 화소 영역에서 캐소드 전극(4)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(20)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

그리고 게이트 전극(8)과 제1 절연층(6) 위로 제3 전극인 집속 전극(16)이 형성될 수 있다. 집속 전극(16) 하부에는 제2 절연층(14)이 위치하여 게이트 전극(8)과 집속 전극(16)을 절연시키며, 제2 절연층(14)과 집속 전극(16)에도 전자빔 통과를 위한 개구부(141,161)가 마련된다. 도 2에서는 화소 영역마다 하나의 개구부(141,161)가 구비되어 집속 전극(16)이 한 화소 영역에서 방출되는 전자들을 포괄적으로 집속하는 구성을 도시하였다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(22)의 일면에는 형광층(24), 일례로 적색과 녹색 및 청색의 형광층들(24R,24G,24B)이 임의의 간격을 두고 형성되고, 각 형광층(24) 사이로 화면의 콘트라스트 향상을 위한 흑색층(26)이 형성된다. 형광층(24)은 제1 기판(2)에 설정되는 화소 영역에 한가지 색의 형광층(24R,24G,24B)이 대응하도록 형성된다.

형광층(24)과 흑색층(26) 위로는 알루미늄과 같은 금속막으로 이루어진 애노드 전극(28)이 형성된다. 애노드 전극(28)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(24)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(22) 측으로 반사시켜 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(22)을 향한 형광층(24)과 흑색층(26)의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막이 형광층(24)과 흑색층(26)의 양면에 동시에 형성되는 구조도 가능하다.

상기 제1 기판(2)과 제2 기판(22) 사이에는 스페이서들(30)이 배치되어 진공 용기에 가해지는 압축력을 지지하고, 두 기판의 간격을 일정하게 유지시킨다. 스페이서들(30)은 형광층(24)을 침범하지 않도록 흑색층(26)에 대응하여 위치한다.

상기 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(4), 게이트 전극들(8), 집속 전극(16) 및 애노드 전극(28)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(4)과 게이트 전극들(8) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(16)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(28)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(4)과 게이트 전극(8)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출 된 전자들은 집속 전극(16)의 개구부(161)를 통과하면서 전자빔 다발의 중심부로 집속되며, 애노드 전극(28)에 인가된 고전압에 이끌려 대응하는 형광층(24)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에 있어서, 본 실시예의 전자 방출 표시 디바이스는 게이트 전극(8)이 제1 절연층 개구부(61)보다 큰 폭의 개구부(81)를 형성하며 전자 방출부(20)와 실질적으로 균일한 거리를 두고 위치함에 따라, 화소별 전자 방출부들(20)의 에미션 특성을 균일화하여 형광층들(24)의 휘도 균일성을 높일 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 디바이스는 게이트 전극에 전술한 환형 개구부를 형성함으로써 게이트 전극에 절연층 개구부보다 큰 폭의 개구부를 형성함과 아울러 게이트 전극에 균일한 형상의 개구부를 형성하도록 한다. 따라서 본 발명에 의한 전자 방출 디바이스는 전자 방출부와 게이트 전극의 거리를 균일하게 유지하여 화소별 전자 방출부들의 에미션 특성을 균일화하는 효과가 있다.

Claims (8)

1. 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 형성하고;

   상기 게이트 전극에 상기 캐소드 전극과의 교차 영역마다 환형 개구부를 형성하여 환형 개구부 내측에 격리부를 형성하고;

   상기 기판 위에 마스크층을 형성한 다음 이를 패터닝하여 상기 격리부 위에 격리부보다 작은 크기의 개구부를 형성하고;

   상기 마스크층 개구부에 의해 노출된 격리부 부위를 제거한 다음, 절연층 식각액을 투입하여 상기 절연층에 상기 환형 개구부 크기에 대응하는 개구부를 형성하고;

   상기 마스크층과 함께 격리부를 제거하고;

   상기 캐소드 전극들 위로 상기 절연층 개구부 내측에 전자 방출부를 형성하는 단계들을 포함하는 전자 방출 디바이스의 제조 방법.
2. 제1항에 있어서,

   상기 환형 개구부를 형성할 때 상기 전자 방출부 형상에 대응하는 모양으로 형성하는 전자 방출 디바이스의 제조 방법.
3. 제1항에 있어서,

   상기 환형 개구부를 형성할 때 그 외경을 의도한 게이트 전극의 개구부와 동 일한 크기로 형성하는 전자 방출 디바이스의 제조 방법.
4. 제1항에 있어서,

   상기 환형 개구부를 형성할 때 상기 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 복수개의 환형 개구부를 일렬로 형성하는 전자 방출 디바이스의 제조 방법.
5. 제1항에 있어서,

   상기 절연층에 개구부를 형성할 때 상기 환형 개구부의 외경보다 작은 폭으로 형성하는 전자 방출 디바이스의 제조 방법.
6. 제1항에 있어서,

   상기 게이트 전극들 위로 추가 절연층과 집속 전극을 형성하고;

   집속 전극과 추가 절연층을 부분 식각하여 개구부를 형성하는 단계들을 더욱 포함하는 전자 방출 디바이스의 제조 방법.
7. 제1항에 있어서,

   상기 전자 방출부를 형성할 때 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택 된 적어도 하나의 물질을 포함하도록 형성하는 전자 방출 디바이스의 제조 방법.
8. 제1항 내지 제7항 중 어느 한 항에 기재된 방법에 의해 제조된 전자 방출 디바이스.

Images