KR20070035745A - Luminous element having arrayed cells and method of manufacturing the same - Google Patents

Luminous element having arrayed cells and method of manufacturing the same Download PDF

Info

Publication number
KR20070035745A
KR20070035745A KR20050090498A KR20050090498A KR20070035745A KR 20070035745 A KR20070035745 A KR 20070035745A KR 20050090498 A KR20050090498 A KR 20050090498A KR 20050090498 A KR20050090498 A KR 20050090498A KR 20070035745 A KR20070035745 A KR 20070035745A
Authority
KR
South Korea
Prior art keywords
type semiconductor
light emitting
semiconductor layer
opening
layer
Prior art date
Application number
KR20050090498A
Other languages
Korean (ko)
Other versions
KR101158071B1 (en
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050090498A priority Critical patent/KR101158071B1/en
Publication of KR20070035745A publication Critical patent/KR20070035745A/en
Application granted granted Critical
Publication of KR101158071B1 publication Critical patent/KR101158071B1/en

Links

Images

Abstract

본 발명은 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법에 관한 것으로, 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성되어 상기 P형 반도체층의 적어도 일부를 노출하는 개구부를 갖는 투명 전극층을 포함하는 다수의 발광 셀 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 개구부에 의해 노출된 상기 P형 반도체층을 연결하는 금속배선을 포함하는 발광 소자를 제공한다. 본 발명은 투명전극층 일부를 개방하여 금속배선을 P형 반도체층에 직접 접촉시켜 금속배선의 접착성을 향상시킬 수 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device in which a plurality of cells are arrayed, and a method of manufacturing the same, comprising a substrate, an N-type semiconductor layer formed on the substrate, a light-emitting layer formed on a portion of the N-type semiconductor layer, and A plurality of light emitting cells including a formed P-type semiconductor layer, a transparent electrode layer formed on the P-type semiconductor layer to expose at least a portion of the P-type semiconductor layer, and the N-type semiconductor layer of one light-emitting cell; Provided is a light emitting device including a metal wiring connecting the P-type semiconductor layer exposed by the opening of another light emitting cell adjacent thereto. The present invention can improve the adhesiveness of the metal wiring by opening a portion of the transparent electrode layer to directly contact the metal wiring with the P-type semiconductor layer.

발광 소자, 다수의 발광 셀, 금속배선, 투명전극층, 개구부, 접착성 Light emitting element, many light emitting cell, metal wiring, transparent electrode layer, opening part, adhesiveness

Description

다수의 셀이 결합된 발광 소자 및 이의 제조 방법{Luminous element having arrayed cells and method of manufacturing the same}Luminous element having arrayed cells and method of manufacturing the same

도 1은 종래 기술에 따른 발광 소자의 단면도.1 is a cross-sectional view of a light emitting device according to the prior art.

도 2는 종래 기술에 따른 발광 소자의 평면도. 2 is a plan view of a light emitting device according to the prior art;

도 3은 본 발명의 일 실시예에 따른 발광 소자의 단면도.3 is a cross-sectional view of a light emitting device according to an embodiment of the present invention.

도 4는 일 실시예에 따른 발광 소자의 평면도. 4 is a plan view of a light emitting device according to one embodiment;

도 5a 내지 도 5c는 본 실시예에 따른 투명전극층 상에 형성된 개구부의 변형예를 설명하기 위한 도면. 5A to 5C are views for explaining a modification of the opening formed on the transparent electrode layer according to the present embodiment.

도 6a 내지 도 6d는 본 실시예에 따른 발광 소자의 연결 관계를 설명하기 위한 도면. 6A to 6D are diagrams for explaining the connection relationship of the light emitting device according to this embodiment.

도 7a 내지 도 7d는 본 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면. 7A to 7D are views for explaining the manufacturing method of the light emitting device according to the present embodiment.

도 8 및 도 9는 본 발명의 다른 실시예에 따른 발광 소자의 단면도.8 and 9 are cross-sectional views of a light emitting device according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 110 : 기판 20, 120 : N형 반도체층10, 110: substrate 20, 120: N-type semiconductor layer

30, 130 : 발광층 40, 140 : P형 반도체층30, 130: light emitting layer 40, 140: P-type semiconductor layer

50, 150 : 투명전극층 60, 200 : 금속배선50, 150: transparent electrode layer 60, 200: metal wiring

155 : 개구부155: opening

본 발명은 다수의 셀이 결합된 발광 소자 및 이의 제작 방법에 관한 것으로, 특히 다수의 셀의 연결 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device in which a plurality of cells are combined and a manufacturing method thereof, and more particularly, to a method of connecting a plurality of cells.

발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다. A light emitting diode refers to a device that generates a small number of carriers (electrons or holes) injected using a p-n junction structure of a semiconductor, and emits predetermined light by recombination thereof. Such light emitting diodes are used as display elements and backlights. In recent years, power consumption of general light emitting diodes is only several to several tens of those of conventional lighting devices, and their lifetime is several to several tens of times. Superior in terms of durability

일반적으로, 발광 다이오드를 조명용으로 사용하기 위해서는 인쇄 회로 기판 상에 다수의 발광 칩을 실장한 다음, 발광 칩 간을 와이어를 이용하여 직렬 연결한 다음, 이를 몰딩하여 발광 소자를 제작하거나, 다수의 발광 소자를 직렬 연결하여 조명용 발광 소자를 제작하였다. In general, in order to use a light emitting diode for lighting, a plurality of light emitting chips may be mounted on a printed circuit board, and then the light emitting chips may be connected in series using wires, and then molded to manufacture light emitting devices, or a plurality of light emitting devices may be used. The devices were connected in series to produce a light emitting device for illumination.

이러한 종래의 조명용 발광 소자는 크기가 커질 뿐만 아니라 사용 가능한 전원에 있어서 큰 제약이 있었다. 즉, 가정에서 사용하는 교류 전원에 이러한 발광 소자를 사용하기 위해서는 별도의 교류/직류 변환 회로 및 보호 회로가 추가되야 한다. 이러한 회로의 추가로 인해 소자의 크기가 더 커질 뿐 아니라, 소자의 제작비용을 증가시키는 문제가 발생 되었다. Such a conventional light emitting device for lighting not only has a large size but also has a big limitation in the available power source. That is, in order to use such a light emitting device in an AC power source used in a home, a separate AC / DC conversion circuit and a protection circuit must be added. The addition of this circuit not only increases the size of the device, but also increases the manufacturing cost of the device.

또한, 열 압착을 이용한 와이어 본딩으로 인접한 발광 칩 또는 발광 소자 간을 연결하는 경우, 발광 칩 또는 발광 소자가 손상되는 문제가 발생하였다. 또한, 발광 칩 또는 발광 소자 간을 연결하는 와이어가 떨어져 소자가 동작 되지 않는 문제가 발생하였다.In addition, when connecting adjacent light emitting chips or light emitting devices by wire bonding using thermocompression, a problem occurs in that the light emitting chips or light emitting devices are damaged. In addition, there is a problem that the device does not operate because the wire connecting the light emitting chip or the light emitting device is separated.

이에 근래에 상술한 문제를 해결하기 위해 발광 칩을 웨이퍼 레벨에서 연결하여 조명용으로 사용할 수 있는 발광 소자를 제작하였다. In order to solve the above-mentioned problems, a light emitting device that can be used for lighting by connecting a light emitting chip at a wafer level has been manufactured.

도 1은 종래 기술에 따른 발광 소자의 단면도이고, 도 2는 종래 기술에 따른 발광 소자의 평면도이다. 1 is a cross-sectional view of a light emitting device according to the prior art, and FIG. 2 is a plan view of the light emitting device according to the prior art.

도 1 및 도 2를 참조하면, 종래의 발광 소자는 사파이어 기판(10)상에 N형 반도체층(20)을 형성하고, 발광층(30)을 형성하고, P형 반도체층(40)을 형성한 다음, 포토리소그라피 공정으로 일정 크기의 발광 셀이 기판(10)위에 서로 고립되도록 식각한다. 이후, 포토리소그라피 공정을 통해 P형 반도체층(40)과 발광층(30)의 일부를 식각하여 N형 반도체층(20)을 노출시킨다. P형 반도체층(40) 상에 투명전극층(50)을 형성하고, 에어브리지 공정을 통해 일 발광셀의 P형 반도체층(40) 상의 투명전극층(50)과 이와 인접한 발광 셀의 N형 반도체층(20)을 연결하는 금속배선 (60)을 형성한다. 이를 통해 사파이어 기판 상에 다수의 발광 칩이 직렬 연결되어 가정용 교류 전원에서도 동작할 수 있는 발광 소자를 제작한다. 1 and 2, the conventional light emitting device is formed by forming an N-type semiconductor layer 20 on a sapphire substrate 10, forming a light-emitting layer 30, and forming a P-type semiconductor layer 40. Next, the light emitting cells of a predetermined size are etched to be isolated from each other on the substrate 10 by a photolithography process. Thereafter, a portion of the P-type semiconductor layer 40 and the light emitting layer 30 are etched through a photolithography process to expose the N-type semiconductor layer 20. The transparent electrode layer 50 is formed on the P-type semiconductor layer 40, and the transparent electrode layer 50 on the P-type semiconductor layer 40 of one light emitting cell and the N-type semiconductor layer of the light emitting cell adjacent thereto are formed through an air bridge process. A metal wiring 60 connecting the 20 is formed. Through this, a plurality of light emitting chips are connected in series on the sapphire substrate to produce a light emitting device that can operate in a home AC power supply.

그러나 상기와 같이 제작된 발광 소자는 소자를 이용한 조립 공정시 콜릿(collet)등의 압력에 의해 인접한 셀간을 연결하는 금속배선이 쉽게 단락되는 문제가 발생한다. 또한, 투명전극층과 금속배선간의 접착성이 떨어져 조그마한 충격에도 금속배선이 쉽게 떨어지는 문제가 발생한다. However, the light emitting device manufactured as described above has a problem in that a metal wire connecting adjacent cells is easily shorted by pressure such as a collet during an assembly process using the device. In addition, since the adhesion between the transparent electrode layer and the metal wiring is poor, there is a problem that the metal wiring easily falls even in a small impact.

본 발명은 상기의 문제점을 해결하기 위하여 투명전극 일부를 개방하여 금속배선을 P형 반도체층에 직접 접촉시켜 금속배선의 접착성을 향상시킬 수 있는 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention provides a light emitting device and a method of manufacturing a plurality of cells arrayed to improve the adhesion of the metal wiring by opening a portion of the transparent electrode to directly contact the metal wiring to the P-type semiconductor layer in order to solve the above problems. Its purpose is to provide.

본 발명에 따른 기판 상에 형성된 N형 반도체층, 발광층 및 P형 반도체층을 포함하는 다수의 발광 셀과, 상기 다수의 발광 셀 각각의 상기 P형 반도체층 상에 형성되고, 상기 P형 반도체층의 적어도 일부를 노출하는 개구부를 구비하는 투명전극층 및 일 발광 셀의 상기 N형 반도체층과, 이와 인접한 타 발광 셀의 상기 개구부에 의해 노출된 상기 P형 반도체층을 연결하는 금속배선을 포함하는 발광 소자를 제공한다. A plurality of light emitting cells comprising an N-type semiconductor layer, a light emitting layer and a P-type semiconductor layer formed on a substrate according to the invention, and formed on the P-type semiconductor layer of each of the plurality of light-emitting cells, the P-type semiconductor layer A light emitting electrode comprising a transparent electrode layer having an opening exposing at least a portion of the light emitting layer and a metal wiring connecting the N-type semiconductor layer of one light emitting cell and the P-type semiconductor layer exposed by the opening of another light emitting cell adjacent thereto; Provided is an element.

여기서, 상기 개구부는 적어도 하나 이상의 개구 영역을 갖는다. 이때, 상기 개구 영역은 원 형상 및 타원 형상 그리고, 삼각형, 사각형, 오각형 등을 포함하는 도형 형상 중 적어도 어느 하나의 형상을 갖는다.Here, the opening has at least one opening area. In this case, the opening region has at least one of a circle shape, an ellipse shape, and a figure shape including a triangle, a rectangle, a pentagon, and the like.

상기에서, 개구부는 인접한 발광 셀의 N형 반도체층과 인접 영역에 형성된다. In the above, the opening is formed in the region adjacent to the N-type semiconductor layer of the adjacent light emitting cell.

상기 투명전극층은 ITO를 사용한다. 그리고, 상기 금속배선은 상기 개구부의 적어도 일부와 중첩된다. The transparent electrode layer uses ITO. The metal wiring overlaps at least part of the opening.

본 발명에 따른 기판 상에 N형 반도체층, 발광층 및 P형 반도체층을 순차적으로 형성하는 단계와, 상기 P형 반도체층, 상기 발광층 및 상기 N형 반도체층의 일부를 식각하여 다수의 발광 셀간을 분리하는 단계와, 각 발광 셀의 상기 P형 반도체층 및 상기 발광층의 일부를 제거하여 N형 반도체층의 일부를 노출하는 단계와, 상기 P형 반도체층 상에 투명전극층을 형성하는 단계와, 상기 투명전극층의 일부를 식각하여 상기 P형 반도체층의 일부를 노출하는 개구부를 형성하는 단계 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 개구부에 의해 노출된 상기 P형 반도체층을 금속배선으로 연결하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.Sequentially forming an N-type semiconductor layer, a light emitting layer, and a P-type semiconductor layer on the substrate according to the present invention, and etching a portion of the P-type semiconductor layer, the light-emitting layer, and the N-type semiconductor layer to form a plurality of light emitting cells. Separating the P-type semiconductor layer and a portion of the light emitting layer of each light emitting cell to expose a portion of the N-type semiconductor layer, forming a transparent electrode layer on the P-type semiconductor layer, and Etching a portion of the transparent electrode layer to form an opening that exposes a portion of the P-type semiconductor layer; and the P-type semiconductor layer exposed by the N-type semiconductor layer of one light emitting cell and the opening of another light emitting cell adjacent thereto. It provides a method of manufacturing a light emitting device comprising the step of connecting to a metal wiring.

여기서, 상기 금속배선은 에어브리지 공정을 통해 형성된다.Here, the metal wiring is formed through an air bridge process.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art, It is provided to inform you. Like numbers refer to like elements in the figures.

도 3은 본 발명의 일 실시예에 따른 발광 소자의 단면도이고, 도 4는 일 실시예에 따른 발광 소자의 평면도이다. 3 is a cross-sectional view of a light emitting device according to an embodiment of the present invention, Figure 4 is a plan view of a light emitting device according to an embodiment.

도 3 및 도 4를 참조하면, 본 실시예에 따른 발광 소자는 기판(110) 상에 형성된 N형 반도체층(120)과, N형 반도체층(120 상에 일부 형성된 발광층(130)과, 발광층(130) 상에 형성된 P형 반도체층(140)과, 상기 P형 반도체층(140) 상에 형성되어 P형 반도체층(140)의 일부를 노출하는 개구부(155)를 갖는 투명 전극층(150)을 포함하는 다수의 발광 셀(100a, 100b; 100)과, 일 발광 셀(100a)의 N형 반도체층(120)과 이와 인접한 타 발광 셀(100b)의 상기 개구부(155)에 의해 노출된 P형 반도체층(140)을 연결하는 금속배선(200)을 포함한다. 3 and 4, the light emitting device according to the present embodiment includes an N-type semiconductor layer 120 formed on the substrate 110, a light-emitting layer 130 partially formed on the N-type semiconductor layer 120, and a light emitting layer. The transparent electrode layer 150 having a P-type semiconductor layer 140 formed on the 130 and an opening 155 formed on the P-type semiconductor layer 140 to expose a portion of the P-type semiconductor layer 140. P exposed by the plurality of light emitting cells 100a, 100b; 100, the N-type semiconductor layer 120 of one light emitting cell 100a, and the opening 155 of another light emitting cell 100b adjacent thereto. And a metal wire 200 connecting the type semiconductor layer 140.

여기서, 기판(110)은 사파이어, 실리콘, 실리콘 카바이드(SiC), 알루미늄 나이드라이드(AlN)로 또는 산화아연(ZnO)등의 단결정 형태의 기판을 사용할 수 있고 본 실시예에서는 사파이어 기판(110)을 사용한다.Here, the substrate 110 may be a single crystal substrate such as sapphire, silicon, silicon carbide (SiC), aluminum nitride (AlN) or zinc oxide (ZnO), and in this embodiment, the sapphire substrate 110 may be used. use.

상기의 발광 셀(100)은 사파이어 기판(110)상에 N형 반도체층(120), 발광층(130), P형 반도체층(140) 및 투명전극층(150)을 형성하며, 상기 사파이어 기판(110)과 N형 반도체층(120) 사이의 격자부정합에 의한 결함을 제거하기 위해 버퍼층(115)을 더 형성할 수 있다.The light emitting cell 100 forms an N-type semiconductor layer 120, a light emitting layer 130, a P-type semiconductor layer 140, and a transparent electrode layer 150 on the sapphire substrate 110, and the sapphire substrate 110. ) And the buffer layer 115 may be further formed to remove defects due to lattice mismatch between the N-type semiconductor layer 120.

상기 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하나, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlGaN막 또는 InGaN막을 포함하는 N형 반도체층(120)을 형성한다. The N-type semiconductor layer 120 preferably uses a gallium nitride (GaN) film into which N-type impurities are implanted, but is not limited thereto. A material layer having various semiconductor properties may be used. In this embodiment, an N-type semiconductor layer 120 including an N-type AlGaN film or an InGaN film is formed.

또한, P형 반도체층(140)은 P형 불순물이 주입된 질화갈륨막을 사용하는 것이 바람직하나, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 P형 AlGaN막 또는 InGaN막을 포함하는 P형 반도체층(140)을 형성한다. In addition, the P-type semiconductor layer 140 preferably uses a gallium nitride film implanted with P-type impurities, but is not limited thereto. A material layer having various semiconductor properties may be used. In this embodiment, a P-type semiconductor layer 140 including a P-type AlGaN film or an InGaN film is formed.

그리고, 상기 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 Mg를 사용한다.The N-type semiconductor layer 120 and the P-type semiconductor layer 140 may be formed of a multilayer film. Si is used as the N-type impurity and Mg is used as the P-type impurity.

상기의 발광층(130)으로는 N형 AlGaN막 또는 InGaN막 위에 양자우물층과 장벽층이 반복적으로 형성된 양자 웰 구조의 막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), AlxGa1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(120) 및 P형 반도체층(140)을 형성할 수도 있다. 물론 양자 웰 구조 이외의 다양한 발광층 형성을 위한 구조를 사용할 수 있다. As the light emitting layer 130, a film having a quantum well structure in which a quantum well layer and a barrier layer are repeatedly formed on an N-type AlGaN film or an InGaN film is used. As the barrier layer and the well layer, binary compounds such as GaN, InN, and AlN may be used, and ternary compounds In x Ga 1-x N (0 ≦ x1 ) and Al x Ga 1-x N (0 ≤ x ≤ 1) may be used, and the quaternary compound Al x In y Ga 1-xy N (0 ≦ x + y ≦ 1) may be used. Of course, the N-type semiconductor layer 120 and the P-type semiconductor layer 140 may be formed by implanting predetermined impurities into the two- to four-membered compound. Of course, a structure for forming various light emitting layers other than the quantum well structure can be used.

도면에서는 도시되지 않았지만, 발광 셀(100)의 특성과 사용목적 및 발광 효 율을 향상시키기 위한 다양한 물질층이 더 추가 될 수 있다. Although not shown in the drawing, various material layers for improving the characteristics, purpose of use, and light emitting efficiency of the light emitting cell 100 may be further added.

상기 투명전극층(150)은 P형 반도체층(140)의 저항을 줄이기 위해 형성된 막으로 본 실시예에서는 ITO를 사용한다. 도 4에 도시된 바와 같이 투명전극층(150)의 일부가 개방되어 하부 P형 반도체층(140)의 일부를 노출시키는 개구부(155)가 형성된다. 상기 개구부(155)는 사각형 형상이면 다양하게 변형이 가능하다. 이때, 개구부(155)에 의해 노출된 P형 반도체층(140)과 후속 공정을 통해 형성되는 금속배선(200)간을 결합시켜 발광 셀(100)간을 연결하는 금속배선(200)의 결합력을 향상시킬 수 있다. 이는 금속배선(200)은 투명전극층(150)보다는 P형 반도체층(140)과의 접착성이 더 뛰어나기 때문이다. The transparent electrode layer 150 is a film formed to reduce the resistance of the P-type semiconductor layer 140 and uses ITO in this embodiment. As shown in FIG. 4, a portion of the transparent electrode layer 150 is opened to form an opening 155 exposing a portion of the lower P-type semiconductor layer 140. The opening 155 may be variously modified as long as it has a rectangular shape. At this time, the bonding force of the metal wiring 200 connecting the light emitting cells 100 by coupling between the P-type semiconductor layer 140 exposed by the opening 155 and the metal wiring 200 formed through a subsequent process is combined. Can be improved. This is because the metal wire 200 has better adhesion with the P-type semiconductor layer 140 than the transparent electrode layer 150.

여기서 개구부(155)는 투명전극층(150)의 오믹전극 역할을 방해하지 않는 범위 내에서 형성되고, 인접한 발광 셀(100)의 N형 반도체층(120)과 가까운 영역에 형성하여 후속 에어브리지 공정으로 금속 배선(200)의 연결 거리를 작게 하는 것이 바람직하다. 이는 금속 배선(200)은 광을 흡수하거나 광이 투과하지 못하는 특성이 있기 때문에 발광층(130)으로부터 발광되는 광의 일부를 흡수하여 발광 효율을 떨어뜨리게 된다. 따라서 금속배선(200)의 연결 거리를 작게 함으로써 발광 효율을 향상시킬 수 있다. The opening 155 is formed within a range that does not interfere with the role of the ohmic electrode of the transparent electrode layer 150, and is formed in a region close to the N-type semiconductor layer 120 of the adjacent light emitting cell 100 to be subsequently air bridged. It is preferable to make the connection distance of the metal wiring 200 small. This is because the metal wire 200 absorbs light or does not transmit light, thereby absorbing a part of the light emitted from the light emitting layer 130 to reduce the light emission efficiency. Therefore, the luminous efficiency may be improved by reducing the connection distance of the metal wiring 200.

도 5a 내지 도 5c는 본 실시예에 따른 투명전극층 상에 형성된 개구부의 변형예를 설명하기 위한 도면이다. 5A to 5C are views for explaining a modification of the opening formed on the transparent electrode layer according to the present embodiment.

투명 전극층(150)의 일부를 제거하여 P형 반도체층(140)을 개방하는 개구부(155)는 도 5a에 도시된 바와 같이 타원 형상으로 형성될 수 있고, 도 5b에서와 같 이 다수의 원형 형상으로 형성될 수 있으며, 도 5c에서와 같이 두 개의 직사각형이 좌우로 배치된 형상으로 형성될 수 있다. 상술한 바와 같이 개구부(155)는 하나의 개구 영역 또는 다수개의 개구 영역으로 구성될 수도 있다. 또한, 이러한 개구 영역의 형상은 원과 타원 그리고, 삼각형, 사각형, 오각형 등을 포함하는 도형 형상으로 형성될 수 있다.The opening 155 for removing a portion of the transparent electrode layer 150 to open the P-type semiconductor layer 140 may be formed in an ellipse shape as shown in FIG. 5A, and a plurality of circular shapes as shown in FIG. 5B. 5C may be formed in a shape in which two rectangles are arranged to the left and right. As described above, the opening 155 may be composed of one opening area or a plurality of opening areas. In addition, the shape of the opening region may be formed into a shape including a circle, an ellipse, a triangle, a rectangle, a pentagon, and the like.

금속배선(200)은 에어 브리지(air bridge) 공정 또는 스텝 커버(step cover) 공정을 통해 개구부(155)에 의해 노출된 일 발광 셀(100b)의 P형 반도체층(140)과, 이와 인접한 타 발광 셀(100a)의 N형 반도체층(120) 간을 전기적으로 접속시킨다. 금속배선(200)은 도전성의 물질을 이용하여 형성하되, 금속을 이용하여 형성한다. 물론, 불순물로 도핑된 실리콘 화합물을 이용할 수도 있다. 금속배선(200) 형성을 위한 상기의 공정에 관한 구체적인 설명은 후술한다. The metallization 200 is formed of the P-type semiconductor layer 140 of the one light emitting cell 100b exposed by the opening 155 through an air bridge process or a step cover process, and the other adjacent thereto. The N-type semiconductor layers 120 of the light emitting cells 100a are electrically connected to each other. The metal wire 200 is formed using a conductive material, but is formed using metal. Of course, it is also possible to use a silicon compound doped with an impurity. A detailed description of the above process for forming the metal wiring 200 will be described later.

이하, 본 발명의 발광 소자를 구성하는 다수 발광 셀(100)의 연결 관계를 설명한다.Hereinafter, the connection relationship between the plurality of light emitting cells 100 constituting the light emitting device of the present invention will be described.

도 6a 내지 도 6d는 본 실시예에 따른 발광 소자의 연결 관계를 설명하기 위한 도면이다. 6A to 6D are diagrams for describing a connection relationship between light emitting devices according to the present embodiment.

도 6a에 도시된 바와 같이 본 발명이 발광 소자는 제 1 및 제 2 패드(210, 220) 사이에 금속 배선(200)을 통해 다수의 발광 셀(100)이 단일 웨이퍼 상에 직렬 연결된다. 또한, 도 6b에 도시된 바와 같이 단일 웨이퍼 상에 직렬 연결된 다수의 발광 셀(100)이 하나의 블록(101, 102)으로 형성되고, 이러한 블록(101, 102)들이 금속 배선(200)을 통해 제 1 및 제 2 패드(210, 220) 사이에 역 병렬 연결된다. 또한, 도 6c에 도시된 바와 같이 단일 웨이퍼 상에 직렬 연결된 다수의 발광 셀(100)이 금속배선(200)을 통해 브리지 회로부(230)와 연결된다. 또한, 도 6d에 도시된 바와 같이 다일 웨이퍼 상에 형성된 브리지 회로부(230) 내에 직렬 연결된 다수의 발광 셀(100)이 금속배선(200)을 통해 연결된다. As shown in FIG. 6A, in the light emitting device of the present invention, a plurality of light emitting cells 100 are connected in series on a single wafer through a metal wire 200 between the first and second pads 210 and 220. In addition, as shown in FIG. 6B, a plurality of light emitting cells 100 connected in series on a single wafer are formed as one block 101 and 102, and these blocks 101 and 102 are formed through the metal wire 200. In reverse parallel connection between the first and second pads 210, 220. In addition, as illustrated in FIG. 6C, a plurality of light emitting cells 100 connected in series on a single wafer is connected to the bridge circuit unit 230 through the metal wire 200. In addition, as illustrated in FIG. 6D, a plurality of light emitting cells 100 connected in series in the bridge circuit 230 formed on the DAIL wafer are connected through the metal wire 200.

하기에서는 상술한 구조를 갖는 발광 소자의 제조 방법에 관해 설명한다. Hereinafter, the manufacturing method of the light emitting element which has the above-mentioned structure is demonstrated.

도 7a 내지 도 7d는 본 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면이다. 7A to 7D are views for explaining a method of manufacturing a light emitting device according to the present embodiment.

도 7a를 참조하면, 사파이어 기판(110) 상에 버퍼층(115), N형 반도체층(120), 발광층(130) 및 P형 반도체층(140)을 순차적으로 형성한다.Referring to FIG. 7A, the buffer layer 115, the N-type semiconductor layer 120, the light emitting layer 130, and the P-type semiconductor layer 140 are sequentially formed on the sapphire substrate 110.

도 7b를 참조하면, 감광막을 이용한 식각공정을 통해 상기의 P형 반도체층(140), 발광층(130), N형 반도체층(120) 및 버퍼층(115)의 일부를 제거하여 발광 셀을 기판(110)상에 각기 고립한다. 이후, P형 반도체층(140) 및 발광층(130)을 식각하여 개개 셀의 N형 반도체층(120)의 일부를 노출한다. 이때, 도면에 도시된 바와 같이 과도식각을 통해 N형 반도체층(120)의 일부도 함께 제거될 수 있다. Referring to FIG. 7B, a portion of the P-type semiconductor layer 140, the light emitting layer 130, the N-type semiconductor layer 120, and the buffer layer 115 is removed by an etching process using a photosensitive film to form a light emitting cell as a substrate ( Each isolated on 110). Thereafter, the P-type semiconductor layer 140 and the light emitting layer 130 are etched to expose a portion of the N-type semiconductor layer 120 of each cell. In this case, a portion of the N-type semiconductor layer 120 may also be removed through transient etching as shown in the drawing.

도 7c를 참조하면, 상기 P형 반도체층(140) 상에 ITO를 성장시켜 투명전극층(150)을 형성한다. 이후, 포토리소그라피 공정을 통해 투명전극층(150)의 일부를 개방하는 감광막 패턴(미도시)을 형성한다. 이때 감광막 패턴에 의해 개방되는 영역의 형상은 앞서 설명한 개구부(155)와 동일한 형상으로 형성된다. 상기의 감광막 패턴에 의해 노출된 영역의 투명전극층(150)을 식각하여 하부 P형 반도체층(140)의 일부를 노출하는 개구부(155)를 형성한다. Referring to FIG. 7C, the transparent electrode layer 150 is formed by growing ITO on the P-type semiconductor layer 140. Thereafter, a photoresist pattern (not shown) for opening a portion of the transparent electrode layer 150 is formed through a photolithography process. In this case, the shape of the region opened by the photosensitive film pattern is formed in the same shape as the opening 155 described above. The transparent electrode layer 150 in the region exposed by the photoresist pattern is etched to form an opening 155 exposing a portion of the lower P-type semiconductor layer 140.

도 7d를 참조하면, 전체 구조상에 감광막을 도포한 다음, 포토리소그라피 공정을 통해 인접한 일 발광 셀(100a)의 N형 반도체층(120)의 일부 영역과 타 발광 셀(100b)의 개구부(155)에 의해 노출된 P형 반도체층의 일부를 노출시키는 제 1 감광막 패턴을 형성한다. 전체 구조상에 제 1 금속막을 형성하여 노출된 N형 반도체층(120)과 P형 반도체층(140)을 전기적으로 연결한다. 이후, 다시 전체 구조상에 금속배선(200)과 동일한 패턴 형상을 갖는 제 2 감광막 패턴을 형성하고, 그 상부에 제 2 금속막을 형성한다. 상기의 제 1 및 제 2 감광막 패턴을 제거하면 금속배선 영역을 제외한 영역의 금속막들이 제거되어 N형 반도체층(120)과 P형 반도체층(140)을 연결하는 금속배선(200)이 형성된다. Referring to FIG. 7D, the photoresist is coated on the entire structure, and then a portion of the N-type semiconductor layer 120 of the adjacent one light emitting cell 100a and the opening 155 of the other light emitting cell 100b are applied through a photolithography process. The first photosensitive film pattern which exposes a part of the P-type semiconductor layer exposed by this is formed. A first metal film is formed on the entire structure to electrically connect the exposed N-type semiconductor layer 120 and the P-type semiconductor layer 140. Thereafter, a second photoresist film pattern having the same pattern shape as that of the metal wiring 200 is formed on the entire structure, and a second metal film is formed thereon. When the first and second photoresist layer patterns are removed, the metal layers except for the metal wiring region are removed to form the metal wiring 200 connecting the N-type semiconductor layer 120 and the P-type semiconductor layer 140. .

상술한 설명에서는 투명전극층(150) 상에 소정의 패턴 공정을 통해 하부 P형 반도체층(140)을 노출하는 개구부(155)를 넓게 형성하여 개구부(155)에 의해 노출된 P형 반도체층(140)과 N형 반도체층(120)을 금속배선(200)으로 연결하였다. 하지만 이에 한정되지 않고, 도 8에 도시된 바와 같이 개구부(155)의 폭을 줄이고, 개구부(155)를 덮도록 금속배선(200)을 형성하여 개구부(155) 하부의 P형 반도체층(140)은 물론 투명전극층(150)의 일부와 금속배선(200)이 접속되도록 할 수 있다. 또한, 도 9에 도시된 바와 같이 노출된 N형 반도체층(120) 상에 전도성의 N형 패드(160)를 형성한 다음 상기 N형 패드(160)와 P형 반도체층(140) 간을 금속배선(200)을 통해 전기적으로 연결할 수도 있다. In the above description, the P-type semiconductor layer 140 exposed by the opening 155 is formed by forming a wide opening 155 exposing the lower P-type semiconductor layer 140 on the transparent electrode layer 150 through a predetermined pattern process. ) And the N-type semiconductor layer 120 are connected to the metal wiring 200. However, the present invention is not limited thereto, and as illustrated in FIG. 8, the width of the opening 155 may be reduced, and the metal wiring 200 may be formed to cover the opening 155 to form the P-type semiconductor layer 140 under the opening 155. Of course, a portion of the transparent electrode layer 150 and the metal wire 200 may be connected. In addition, as shown in FIG. 9, a conductive N-type pad 160 is formed on the exposed N-type semiconductor layer 120, and then a metal is formed between the N-type pad 160 and the P-type semiconductor layer 140. It may be electrically connected through the wiring 200.

상술한 바와 같이, 본 발명은 투명전극 일부를 개방하여 금속배선을 P형 반도체층에 직접 접촉시켜 금속배선의 접착성을 향상시킬 수 있다. As described above, the present invention can improve the adhesiveness of the metal wiring by opening a portion of the transparent electrode to directly contact the metal wiring with the P-type semiconductor layer.

본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다. Although the invention has been described with reference to the accompanying drawings and the preferred embodiments described above, the invention is not limited thereto, but is defined by the claims that follow. Accordingly, one of ordinary skill in the art may variously modify and modify the present invention without departing from the spirit of the following claims.

Claims (8)

기판 상에 형성된 N형 반도체층, 발광층 및 P형 반도체층을 포함하는 다수의 발광 셀; A plurality of light emitting cells including an N-type semiconductor layer, a light emitting layer, and a P-type semiconductor layer formed on a substrate; 상기 다수의 발광 셀 각각의 상기 P형 반도체층 상에 형성되고, 상기 P형 반도체층의 적어도 일부를 노출하는 개구부를 구비하는 투명전극층; 및A transparent electrode layer formed on the P-type semiconductor layer of each of the plurality of light emitting cells and having an opening exposing at least a portion of the P-type semiconductor layer; And 일 발광 셀의 상기 N형 반도체층과, 이와 인접한 타 발광 셀의 상기 개구부에 의해 노출된 상기 P형 반도체층을 연결하는 금속배선을 포함하는 발광 소자.And a metal wiring connecting the N-type semiconductor layer of one light emitting cell and the P-type semiconductor layer exposed by the opening of another light emitting cell adjacent thereto. 청구항 1에 있어서, The method according to claim 1, 상기 개구부는 적어도 하나 이상의 개구 영역을 갖는 발광 소자.And the opening has at least one opening area. 청구항 2에 있어서, The method according to claim 2, 상기 개구 영역은 원 형상 및 타원 형상 그리고, 삼각형, 사각형, 오각형 등을 포함하는 도형 형상 중 적어도 어느 하나의 형상을 갖는 발광 소자.The opening region has a shape of at least one of a circle shape, an ellipse shape, and a figure shape including a triangle, a rectangle, a pentagon, and the like. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 개구부는 인접한 발광 셀의 N형 반도체층과 인접 영역에 형성된 발광 소자.The opening is formed in the adjacent region and the N-type semiconductor layer of the adjacent light emitting cell. 청구항 1에 있어서, The method according to claim 1, 상기 투명전극층은 ITO를 사용하는 발광 소자.The transparent electrode layer is a light emitting device using ITO. 청구항 1에 있어서, The method according to claim 1, 상기 금속배선은 상기 개구부의 적어도 일부와 중첩된 발광 소자.The metal wire overlaps with at least a portion of the opening. 기판 상에 N형 반도체층, 발광층 및 P형 반도체층을 순차적으로 형성하는 단계;Sequentially forming an N-type semiconductor layer, a light emitting layer, and a P-type semiconductor layer on the substrate; 상기 P형 반도체층, 상기 발광층 및 상기 N형 반도체층의 일부를 식각하여 다수의 발광 셀간을 분리하는 단계;Etching a portion of the P-type semiconductor layer, the light emitting layer, and the N-type semiconductor layer to separate a plurality of light emitting cells; 각 발광 셀의 상기 P형 반도체층 및 상기 발광층의 일부를 제거하여 N형 반도체층의 일부를 노출하는 단계;Exposing a portion of the N-type semiconductor layer by removing the P-type semiconductor layer and a portion of the light emitting layer of each light emitting cell; 상기 P형 반도체층 상에 투명전극층을 형성하는 단계;Forming a transparent electrode layer on the P-type semiconductor layer; 상기 투명전극층의 일부를 식각하여 상기 P형 반도체층의 일부를 노출하는 개구부를 형성하는 단계; 및Etching a portion of the transparent electrode layer to form an opening exposing a portion of the P-type semiconductor layer; And 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 개구부에 의해 노출된 상기 P형 반도체층을 금속배선으로 연결하는 단계를 포함하는 발광 소자의 제조 방법.Connecting the N-type semiconductor layer of one light emitting cell and the P-type semiconductor layer exposed by the opening of another light emitting cell adjacent thereto with a metal wiring. 청구항 7에 있어서, The method according to claim 7, 상기 금속배선은 에어브리지 공정을 통해 형성된 발광 소자의 제조 방법.The metal wiring is a method of manufacturing a light emitting device formed through an air bridge process.
KR1020050090498A 2005-09-28 2005-09-28 Luminous element having arrayed cells and method of manufacturing the same KR101158071B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090498A KR101158071B1 (en) 2005-09-28 2005-09-28 Luminous element having arrayed cells and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090498A KR101158071B1 (en) 2005-09-28 2005-09-28 Luminous element having arrayed cells and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070035745A true KR20070035745A (en) 2007-04-02
KR101158071B1 KR101158071B1 (en) 2012-06-22

Family

ID=38158213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090498A KR101158071B1 (en) 2005-09-28 2005-09-28 Luminous element having arrayed cells and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101158071B1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020190A (en) 2012-08-07 2014-02-18 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR20140029174A (en) 2012-08-28 2014-03-10 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR20140032875A (en) 2012-09-07 2014-03-17 서울바이오시스 주식회사 Light emitting diode array on wafer level
US9318529B2 (en) 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9412922B2 (en) 2012-09-07 2016-08-09 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20160124718A (en) 2016-10-14 2016-10-28 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
DE202013012471U1 (en) 2012-08-07 2017-02-17 Seoul Viosys Co., Ltd. Light-emitting diode array on wafer level
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
CN111933654A (en) * 2020-08-19 2020-11-13 惠科股份有限公司 Display device and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697803B1 (en) * 2002-08-29 2007-03-20 시로 사카이 Light-emitting device having light-emitting elements
KR100601143B1 (en) * 2003-07-30 2006-07-19 에피밸리 주식회사 Semiconductor Light Emitting Device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202013012471U1 (en) 2012-08-07 2017-02-17 Seoul Viosys Co., Ltd. Light-emitting diode array on wafer level
US11587972B2 (en) 2012-08-07 2023-02-21 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20140020190A (en) 2012-08-07 2014-02-18 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
US11139338B2 (en) * 2012-08-07 2021-10-05 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20140029174A (en) 2012-08-28 2014-03-10 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
US9318529B2 (en) 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE202013012470U1 (en) 2012-09-07 2017-01-12 Seoul Viosys Co., Ltd. Light-emitting diode array on WAFER level
US9412922B2 (en) 2012-09-07 2016-08-09 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR20140032875A (en) 2012-09-07 2014-03-17 서울바이오시스 주식회사 Light emitting diode array on wafer level
KR20160124718A (en) 2016-10-14 2016-10-28 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
CN111933654A (en) * 2020-08-19 2020-11-13 惠科股份有限公司 Display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR101158071B1 (en) 2012-06-22

Similar Documents

Publication Publication Date Title
KR101158071B1 (en) Luminous element having arrayed cells and method of manufacturing the same
US8227272B2 (en) Light emitting device having a pluralilty of light emitting cells and package mounting the same
KR101756333B1 (en) A light emitting device and a light emitting device package
CN107924969B (en) Light emitting device
US20130037841A1 (en) Semiconductor light emitting device
CN102867897B (en) Light emitting device
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
JP2010206207A (en) Light emitting element, light emitting element package, and lighting system with the same
KR20130046755A (en) Light emitting device
JP2011119734A (en) Light emitting element, method for manufacturing the same, light emitting element package, and lighting system
KR101171356B1 (en) Luminous element having arrayed cells and method of manufacturing the same
KR20060134254A (en) Light-emitting device and method of manufacturing the same
KR101734550B1 (en) Light emitting device and light emitting device package
KR101171326B1 (en) Luminescence device and Method of manufacturing the same
KR100646635B1 (en) Light-emitting device having arrayed cells and method of manufacturing the same
KR100663907B1 (en) Luminous element having arrayed cells and method of manufacturing the same
KR20170123153A (en) Light emitting device package and lighting device including the same
KR20160118040A (en) Light emitting device
KR20170011839A (en) Uv light emitting device and light emitting device package
KR102234117B1 (en) Light emitting device and lighting system
KR102029876B1 (en) Light emitting device and light emitting device package
KR101138974B1 (en) Luminous element and method of manufacturing thereof
KR102362307B1 (en) Light emitting device
KR20170105996A (en) Light emitting device
KR20160022647A (en) A light emiting device package and a light emitting module including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8