KR20070031710A - Gate liner of semiconductor manufacturing equipment - Google Patents

Gate liner of semiconductor manufacturing equipment Download PDF

Info

Publication number
KR20070031710A
KR20070031710A KR1020050086447A KR20050086447A KR20070031710A KR 20070031710 A KR20070031710 A KR 20070031710A KR 1020050086447 A KR1020050086447 A KR 1020050086447A KR 20050086447 A KR20050086447 A KR 20050086447A KR 20070031710 A KR20070031710 A KR 20070031710A
Authority
KR
South Korea
Prior art keywords
gate
semiconductor manufacturing
liner
wafer
manufacturing equipment
Prior art date
Application number
KR1020050086447A
Other languages
Korean (ko)
Inventor
이재수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050086447A priority Critical patent/KR20070031710A/en
Publication of KR20070031710A publication Critical patent/KR20070031710A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Abstract

본 발명은 반도체 제조설비의 게이트 라이너에 관한 것으로, 웨이퍼 가공공정이 진행되는 챔버에 마련되는 게이트에 삽입되도록 그 외주면이 상기 게이트의 내주면 형상에 대응되는 장착부가 형성되고, 중앙부에 상기 웨이퍼가 입·출되는 관통공이 형성되며, 상기 게이트에 착탈가능하게 결합되는 게이트 라이너를 구비하며, 이에 따라 반도체 제조설비의 공정진행시 발생되는 파티클이 삽입된 게이트 라이너의 내면에 부착됨으로 게이트 라이너를 교체함으로써 파티클을 제거할 수 있어 파티클에 의한 웨이퍼 및 공정챔버의 오염을 방지할 수 있으며, 별도의 클리닝작업을 할 필요가 없어 반도체 제조설비의 작동 수율을 향상시킬 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate liner of a semiconductor manufacturing facility, wherein a mounting portion whose outer circumferential surface corresponds to the shape of the inner circumferential surface of the gate is formed so as to be inserted into a gate provided in a chamber in which a wafer processing process is performed, and the wafer is placed in a central portion. A through-hole is formed and has a gate liner detachably coupled to the gate. Accordingly, the particles generated by the process of the semiconductor manufacturing equipment are attached to the inner surface of the inserted gate liner, thereby replacing the particles. It can be removed to prevent contamination of the wafer and the process chamber by the particles, there is no need for a separate cleaning operation has the effect of improving the operation yield of the semiconductor manufacturing equipment.

Description

반도체 제조설비의 게이트 라이너{Gate liner of semiconductor manufacturing equipment}Gate liner of semiconductor manufacturing equipment

도 1은 본 발명에 따른 반도체 제조설비의 게이트 라이너를 나타낸 사시도이다. 1 is a perspective view showing a gate liner of a semiconductor manufacturing apparatus according to the present invention.

도 2는 본 발명에 따른 반도체 제조설비의 게이트 라이너의 설치 상태를 나타낸 사시도이다. 2 is a perspective view showing the installation state of the gate liner of the semiconductor manufacturing equipment according to the present invention.

도 3은 본 발명에 따른 반도체 제조설비의 게이트 라이너의 설치 상태를 나타낸 단면도이다. 3 is a cross-sectional view illustrating an installation state of a gate liner of a semiconductor manufacturing apparatus according to the present invention.

**도면의 주요 부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

10 : 챔버10: chamber

12 : 게이트12: gate

100 : 게이트 라이너100: gate liner

110 : 몸체부110: body

120 : 걸림단120: hanging end

130 : 관통공130: through hole

140 : 피막140: film

본 발명은 반도체 제조설비의 게이트 라이너에 관한 것으로, 보다 상세하게는 반도체 제조설비에서 웨이퍼의 입출을 위하여 마련되는 게이트의 내측면에 마련되어 게이트의 내측면에 부착되는 파티클을 손쉽게 제거 할 수 있도록 한 반도체 제조설비의 게이트 라이너에 관한 것이다.The present invention relates to a gate liner of a semiconductor manufacturing equipment, and more particularly, a semiconductor provided on an inner surface of a gate provided for entering and exiting a wafer in a semiconductor manufacturing equipment to easily remove particles attached to an inner surface of the gate. It relates to a gate liner of a manufacturing facility.

일반적으로 반도체장치는 반도체 제조설비에 의해 웨이퍼 상에 노광, 식각, 확산, 화학기상증착, 이온주입 및 금속증착 등의 공정을 선택적 또는 반복적으로 수행하게 됨으로써 이루어진다. In general, a semiconductor device is formed by selectively or repeatedly performing a process such as exposure, etching, diffusion, chemical vapor deposition, ion implantation, and metal deposition on a wafer by a semiconductor manufacturing facility.

이러한, 반도체장치로 형성되기까지 웨이퍼는 카세트에 수용된 상태로 각 공정을 수행하는 반도체 제조설비로 이송될 뿐만 아니라, 각 공정을 수행하는 반도체 제조설비 내에서도 카세트에서 공정을 수행하는 각 위치로 이송되는 과정을 거친다. The wafer is not only transferred to a semiconductor manufacturing facility that performs each process in the state of being accommodated in the cassette until it is formed as a semiconductor device, but also transferred to each position where the process is performed in the cassette within the semiconductor manufacturing facility that performs each process. Go through

또한, 반도체 제조설비 내에서 웨이퍼의 이송에 관련하여 이웃하는 챔버 상호간에는 각각 독립된 분위기가 요구되며, 이러한 요구를 따라 각 챔버에는 웨이퍼가 입·출되는 게이트가 마련됨과 동시에 각 게이트를 폐쇄하는 게이드 도어가 마련된다.In addition, an independent atmosphere is required between adjacent chambers in connection with the transfer of wafers in a semiconductor manufacturing facility.Gate doors for closing and closing the gates are provided in each chamber in accordance with the demand. Is prepared.

그러나 종래 기술에 따른 반도체 제조설비에서 웨이퍼의 입·출을 위하여 마련되는 게이트는 각 챔버 내에서 웨이퍼 제조공정이 진행됨에 따라 게이트의 내면에 파티클이 부착되는 현상이 발생한다.However, in the semiconductor manufacturing apparatus according to the prior art, the gate is provided for the input and output of the wafer, the particle is attached to the inner surface of the gate as the wafer manufacturing process proceeds in each chamber.

이와 같이 웨이퍼의 입·출을 위하여 마련되는 게이트의 내측면에 부착된 파티클은 웨이퍼의 입·출시 웨이퍼의 표면에 떨어지게 된다. 이렇게 웨이퍼의 표면에 떨어진 각종 파티클은 웨이퍼의 표면은 오염시키거나, 공정이 진행되는 챔버의 내부를 오염시키는 등의 문제점이 있다. In this way, the particles attached to the inner surface of the gate provided for the entry and exit of the wafer fall on the surface of the wafer during entry and exit of the wafer. As such, various particles dropped on the surface of the wafer may contaminate the surface of the wafer or contaminate the inside of the chamber in which the process is performed.

이에 반도체 제조설비의 안정적인 공정 진행과 웨이퍼의 제조수율을 향상시키기 위해서는 게이트 내면에 부착된 파티클의 제거가 필수적으로 이루어 져야 한다. Therefore, in order to progress the stable process of the semiconductor manufacturing equipment and improve the wafer manufacturing yield, it is essential to remove the particles attached to the inner surface of the gate.

즉, 게이트의 내면에 부착(또는 고착)되는 파티클은 웨이퍼의 공정진행시 게이트의 내면에 증착되어 별도의 클리닝 공정 및 클리닝 장비를 통하여 제거하여야 하는 것이다. That is, the particles that are attached (or fixed) to the inner surface of the gate are deposited on the inner surface of the gate during the process of the wafer to be removed through a separate cleaning process and cleaning equipment.

하지만 게이트에 부착된 파티클의 제거하는 동안에는 반도체 제조설비의 작동을 중지하여야 함으로, 반도체 제조설비의 작동 수율이 떨어지는 문제점이 있으며, 또한, 게이트 내면에 부착된 파티클을 제거하더라도 부착된 파티클이 완전히 제거되지 않는 문제점이 있다. However, during the removal of particles attached to the gate, the operation of the semiconductor manufacturing equipment has to be stopped. Therefore, the operation yield of the semiconductor manufacturing equipment is lowered. Also, even if the particles attached to the inner surface of the gate are removed, the attached particles are not completely removed. There is a problem.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체 제 조설비에서 웨이퍼의 입·출을 위하여 마련되는 게이트에 파티클이 부착되는 별도의 게이트 라이너를 마련하고, 이를 교체하도록 함으로써 반도체 제조설비의 안정적인 공정수행을 확보하여 공정불량을 미연에 방지할 수 있는 반도체 제조설비의 게이트 라이너를 제공함에 그 목적이 있다. The present invention has been made to solve the above problems, the semiconductor manufacturing equipment by providing a separate gate liner to which the particles are attached to the gate provided for the entry and exit of the wafer in the semiconductor manufacturing equipment, by replacing them The purpose of the present invention is to provide a gate liner of a semiconductor manufacturing equipment that can prevent a process defect in advance by securing a stable process performance.

상기의 목적을 달성하기 위한 본 발명에 따른 반도체 제조설비의 게이트 라이너는, 웨이퍼 가공공정이 진행되는 챔버에 마련되는 게이트에 삽입되도록 그 외주면이 상기 게이트의 내주면 형상에 대응되는 장착부가 형성되고, 중앙부에 상기 웨이퍼가 입·출되는 관통공이 형성되며, 상기 게이트에 착탈가능하게 결합되는 게이트 라이너를 구비한다.In the gate liner of the semiconductor manufacturing apparatus according to the present invention for achieving the above object, a mounting portion whose outer peripheral surface corresponds to the shape of the inner peripheral surface of the gate is formed so as to be inserted into the gate provided in the chamber in which the wafer processing process is performed, A through hole through which the wafer enters and exits is formed in the wafer, and includes a gate liner detachably coupled to the gate.

또한, 상기 게이트 라이너는, 알루미늄 합금재질로 제조되는 것이 바람직하다. In addition, the gate liner is preferably made of an aluminum alloy material.

또한, 상기 게이트 라이너는, 그 내측면에 알루미늄-산화피막을 처리하는 것이 바람직하다. Moreover, it is preferable that the said gate liner processes an aluminum oxide film on the inner surface.

본 발명의 다른 양태에 따르면, 웨이퍼의 가공공정이 진행되는 챔버; 상기 챔버에 웨이퍼가 입·출되도록 마련되는 게이트; 상기 게이트의 내주면형상에 대응되는 외주면이 형성되고, 상기 웨이퍼가 입·출되는 관통공이 형성되고, 상기 게이트에 착탈 가능하게 결합되는 게이트 라이너;를 구비한다. According to another aspect of the present invention, a chamber for processing a wafer; A gate provided to enter and exit a wafer in the chamber; And an outer circumferential surface corresponding to an inner circumferential surface shape of the gate, a through hole through which the wafer is entered and exited, and a gate liner detachably coupled to the gate.

또한, 상기 게이트 라이너는, 알루미늄 합금재질로 제조되는 것이 바람직하 다. In addition, the gate liner is preferably made of an aluminum alloy material.

또한, 상기 게이트 라이너는, 그 내측면에 알루미늄-산화피막을 처리하는 것이 바람직하다. Moreover, it is preferable that the said gate liner processes an aluminum oxide film on the inner surface.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 제조설비의 게이트 라이너를 상세히 설명한다.Hereinafter, a gate liner of a semiconductor manufacturing apparatus according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.In the following description of the present invention, the terms defined are defined in consideration of functions in the present invention, and should not be understood as a meaning of limiting the technical components of the present invention.

도 1은 본 발명에 따른 반도체 제조설비의 게이트 라이너를 나타낸 사시도이고, 도 2는 본 발명에 따른 반도체 제조설비의 게이트 라이너의 설치 상태를 나타낸 사시도이고, 도 3은 본 발명에 따른 반도체 제조설비의 게이트 라이너의 설치 상태를 나타낸 단면도이다. 1 is a perspective view showing a gate liner of the semiconductor manufacturing equipment according to the present invention, Figure 2 is a perspective view showing an installation state of the gate liner of the semiconductor manufacturing equipment according to the present invention, Figure 3 is a semiconductor manufacturing equipment of the present invention It is sectional drawing which shows the installation state of a gate liner.

도시한 바와 같이 본 발명에 따른 게이트 라이너(100)는, 웨이퍼(미도시) 가공공정이 진행되는 챔버(10)에 마련되는 게이트(12)에 삽입되는 몸체부(110)와, 상기 몸체부(110)의 외측단에 형성되어 상기 게이트(12)의 거치되는 걸림단(120)이 형성된다. As shown, the gate liner 100 according to the present invention includes a body portion 110 inserted into a gate 12 provided in a chamber 10 in which a wafer (not shown) machining process is performed, and the body portion ( The locking end 120 is formed at the outer end of the 110 to be mounted on the gate 12.

이러한, 상기 몸체부(110)는 그 외측면의 형상이 상기 게이트(12)의 내측면 형상에 대응되는 형상으로 형성되며, 중앙부에는 상기 웨이퍼가 입·출되는 장방형의 관통공(130)이 형성된다. The body portion 110 is formed in a shape corresponding to the shape of the inner surface of the gate 12 of the outer surface, the central portion is formed with a rectangular through-hole 130 through which the wafer is entering and exiting do.

또한 상기 걸림단(120)은 상기 게이트(12)에 삽입되는 게이트 라이너(100)의 삽입위치를 제한함과 동시에 게이트(12)를 폐쇄하는 게이트 도어(미도시)가 밀착되면서 상기 관통공(130)이 폐쇄되도록 마련된다. In addition, the locking end 120 limits the insertion position of the gate liner 100 inserted into the gate 12, and simultaneously closes the gate door (not shown) to close the gate 12. ) Is provided to be closed.

또한, 상기 게이트(12)에 결합되는 게이트 라이너(100)의 내측단은 상기 챔버(10)의 내부형상에 대응되는 형상으로 형성되며, 바람직하게는 원호 형상으로 형성되는 것이 바람직하다. In addition, the inner end of the gate liner 100 coupled to the gate 12 is formed in a shape corresponding to the internal shape of the chamber 10, preferably an arc shape.

이러한, 게이트 라이너(100)는 내식성이 우수한 알루미늄 또는 알루미늄 합금재질로 형성되는 것이 바람직하다.Such, the gate liner 100 is preferably formed of aluminum or aluminum alloy material excellent in corrosion resistance.

또한, 게이트 라이너(100)의 표면에는 게이트 라이너(100)의 내식성을 향상시키기 위한 피막(140)이 형성된다.In addition, a film 140 for improving the corrosion resistance of the gate liner 100 is formed on the surface of the gate liner 100.

이러한 피막(140)은 알루미늄 양극 산화법(일명 Anodiging)에 의한 산화피막, Al2O3, SiC, Si3N4, AIN 등에 의한 소결피막, 불소 수지 등의 고문자화합물에 의한 고분자피막, 플라즈마 용사 코팅법에 의한 Al2O3 또는 Y2O3 피막을 형성할 수 도 있다.The film 140 is an oxide film by aluminum anodization (aka Anodiging), a sintered film by Al 2 O 3 , SiC, Si 3 N 4 , AIN, polymer film by high character compounds such as fluorine resin, plasma spray It is also possible to form an Al 2 O 3 or Y 2 O 3 film by the coating method.

이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although described in detail with respect to preferred embodiments of the present invention as described above, those of ordinary skill in the art, without departing from the spirit and scope of the invention as defined in the appended claims Various modifications may be made to the invention. Therefore, changes in the future embodiments of the present invention will not be able to escape the technology of the present invention.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 제조설비의 게이트 라이너에 따르면, 반도체 제조설비의 공정진행시 발생되는 파티클이 게이트의 내면에 삽입된 게이트 라이너의 내면에 부착되고, 게이트의 클리닝시 게이트에 삽입된 게이트 라이너를 교체함으로써 파티클을 제거할 수 있어 파티클에 의한 웨이퍼 및 공정챔버의 오염을 방지할 수 있는 효과가 있다. As described above, according to the gate liner of the semiconductor manufacturing equipment according to the present invention, the particles generated during the process of the semiconductor manufacturing equipment is attached to the inner surface of the gate liner inserted into the inner surface of the gate, the gate liner when cleaning the gate Particles can be removed by replacing the inserted gate liner, thereby preventing contamination of the wafer and the process chamber by the particles.

또한, 반도체 제조설비의 게이트에 부착된 파티클의 제거를 위하여 반도체 제조설비의 작동을 중지한 상태에서 별도의 클리닝작업을 할 필요가 없어 반도체 제조설비의 작동 수율을 향상시킬 수 있는 효과가 있다.In addition, there is no need to perform a separate cleaning operation in the state in which the operation of the semiconductor manufacturing equipment is stopped in order to remove the particles attached to the gate of the semiconductor manufacturing equipment has the effect of improving the operation yield of the semiconductor manufacturing equipment.

Claims (6)

웨이퍼 가공공정이 진행되는 챔버에 마련되는 게이트에 삽입되도록 그 외주면이 상기 게이트의 내주면 형상에 대응되는 장착부가 형성되고, 중앙부에 상기 웨이퍼가 입·출되는 관통공이 형성되며, 상기 게이트에 착탈가능하게 결합되는 게이트 라이너를 구비하는 것을 특징으로 하는 반도체 제조설비의 게이트 라이너.A mounting portion whose outer peripheral surface corresponds to the shape of the inner peripheral surface of the gate is formed so as to be inserted into a gate provided in the chamber in which the wafer processing process is performed, and a through hole through which the wafer enters and exits is formed in the center, and is detachably attached to the gate. And a gate liner coupled thereto. 제 1항에 있어서,The method of claim 1, 상기 라이너는, 알루미늄 합금재질로 제조되는 것을 특징으로 하는 반도체 제조설비의 게이트 라이너.The liner is a gate liner of a semiconductor manufacturing equipment, characterized in that made of aluminum alloy material. 제 1항에 있어서,The method of claim 1, 상기 라이너는, 그 내측면에 알루미늄-산화피막을 처리하는 것을 특징으로 하는 반도체 제조설비의 게이트 라이너. The liner is a gate liner of the semiconductor manufacturing equipment, characterized in that the aluminum oxide film on the inner surface. 웨이퍼의 가공공정이 진행되는 챔버;A chamber in which a wafer processing process is performed; 상기 챔버에 웨이퍼가 입·출되도록 마련되는 게이트;A gate provided to enter and exit a wafer in the chamber; 상기 게이트의 내주면형상에 대응되는 외주면이 형성되고, 상기 웨이퍼가 입·출되는 관통공이 형성되고, 상기 게이트에 착탈 가능하게 결합되는 게이트 라이너;를 구비하는 것을 특징으로 하는 반도체 제조설비.And a gate liner having an outer circumferential surface corresponding to an inner circumferential surface shape of the gate, a through hole through which the wafer enters and exits, and is detachably coupled to the gate. 제 4항에 있어서,The method of claim 4, wherein 상기 게이트 라이너는, 알루미늄 합금재질로 제조되는 것을 특징으로 하는 반도체 제조설비.The gate liner is a semiconductor manufacturing equipment, characterized in that made of aluminum alloy material. 제 4항에 있어서,The method of claim 4, wherein 상기 게이트 라이너는, 그 내측면에 알루미늄-산화피막을 처리하는 것을 특징으로 하는 반도체 제조설비. The gate liner is a semiconductor manufacturing equipment, characterized in that for processing the aluminum oxide film on the inner surface.
KR1020050086447A 2005-09-15 2005-09-15 Gate liner of semiconductor manufacturing equipment KR20070031710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050086447A KR20070031710A (en) 2005-09-15 2005-09-15 Gate liner of semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086447A KR20070031710A (en) 2005-09-15 2005-09-15 Gate liner of semiconductor manufacturing equipment

Publications (1)

Publication Number Publication Date
KR20070031710A true KR20070031710A (en) 2007-03-20

Family

ID=43655923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086447A KR20070031710A (en) 2005-09-15 2005-09-15 Gate liner of semiconductor manufacturing equipment

Country Status (1)

Country Link
KR (1) KR20070031710A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986961B1 (en) * 2008-06-03 2010-10-11 주식회사 테스 Semiconductor manufactruing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986961B1 (en) * 2008-06-03 2010-10-11 주식회사 테스 Semiconductor manufactruing apparatus

Similar Documents

Publication Publication Date Title
JP3308091B2 (en) Surface treatment method and plasma treatment device
US6003526A (en) In-sit chamber cleaning method
JP2009197331A (en) Lifting mechanism of object to be treated and treatment apparatus
KR100870119B1 (en) Apparatus and method for treating substrate
KR20070031710A (en) Gate liner of semiconductor manufacturing equipment
KR20060027429A (en) Diffuser and equipment for manufacturing semiconductor device used same
JP2006310883A (en) Plasma processing apparatus and cleaning method thereof
US20170213705A1 (en) Slit valve gate coating and methods for cleaning slit valve gates
JP2006100705A (en) Method for cleaning semiconductor manufacturing device
JP2006253733A (en) Plasma processing apparatus and method of cleaning the same
KR100847890B1 (en) A Hermetical Semiconductor Process System Including a Chamber Liner and Processing Method of Wafer Using the Same
JP4754609B2 (en) Processing apparatus and cleaning method thereof
KR101559874B1 (en) Substrate treating apparatus and chamber producing method
KR20060112012A (en) Gate assembly of semiconductor product device
US6835233B2 (en) Method and apparatus for reducing particle contamination
JPH07122540A (en) Etching system
TWI771776B (en) Pretreatment method of heat treat furnace, heat treat furnace and wafer manufacturing method
US20200335310A1 (en) Gas flow system
KR101093682B1 (en) Semiconductor process chamber
KR100895963B1 (en) Wet station for treating wafers
KR20070080342A (en) Apparatus for fabricating semiconductor device
KR101150203B1 (en) Semiconductor vacuum devices
KR20070020902A (en) Semiconductor manufacturing apparatus
KR20070013684A (en) Gate assembly of semiconductor product device
KR20000015552A (en) Chamber cleaning apparatus using ionized nitrogen gas and chamber cleaning method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination