KR20070023369A - 씨모스 이미지 센서의 노이즈 제거 회로 - Google Patents

씨모스 이미지 센서의 노이즈 제거 회로 Download PDF

Info

Publication number
KR20070023369A
KR20070023369A KR1020050077888A KR20050077888A KR20070023369A KR 20070023369 A KR20070023369 A KR 20070023369A KR 1020050077888 A KR1020050077888 A KR 1020050077888A KR 20050077888 A KR20050077888 A KR 20050077888A KR 20070023369 A KR20070023369 A KR 20070023369A
Authority
KR
South Korea
Prior art keywords
signal
pixel array
gate
control signal
data read
Prior art date
Application number
KR1020050077888A
Other languages
English (en)
Other versions
KR100725836B1 (ko
Inventor
김항규
Original Assignee
(주) 픽셀플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 픽셀플러스 filed Critical (주) 픽셀플러스
Priority to KR1020050077888A priority Critical patent/KR100725836B1/ko
Publication of KR20070023369A publication Critical patent/KR20070023369A/ko
Application granted granted Critical
Publication of KR100725836B1 publication Critical patent/KR100725836B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

CMOS 이미지 센서에서 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 노출 제어 신호 만 화소 어레이에 존재하는 경우, 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 및 노출 제어 신호 및 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우에도 항상 동일한 전류가 흐를 수 있도록 해 주기 위한 노이즈 제거 회로가 개시되어 있다. 판단부는 입력 노출 제어용 어드레스 및 데이터 독출 어드레스를 기초로 하여 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 상기 노출 제어 신호 만 화소 어레이에 존재하는 경우, 상기 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 및 상기 노출 제어 신호 및 상기 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우 중 어디에 해당하는 지를 판단하고 판단 결과에 따른 구동 신호를 발생한다. 제어부는 판단부로부터 발생되는 상기 구동 신호에 응답하여 상기 4개의 경우에 따라 상이하게 흐르는 전류를 항상 동일한 값을 갖도록 제어하기 위한 제어 신호를 발생한다.
CMOS 이미지 센서, 노이즈 제거

Description

씨모스 이미지 센서의 노이즈 제거 회로{Circuit for removing noise in CMOS image sensor}
도 1은 종래의 CMOS 이미지 센서를 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 노이즈 제거 회로를 갖는 CMOS 이미지 센서를 나타낸 블록도이다.
도 3은 도 2에 도시된 노이즈 제거 회로의 일예를 상세하게 도시한 블록도이다.
도 4는 도 3에 도시된 제어부의 일예를 나타낸 회로도이다.
도 5는 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다.
도 6은 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 노출 제어 신호 만 화소 어레이에 존재하는 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다.
도 7은 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다.
도 8은 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 노출 제어 신호 및 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다.
< 도면의 주요 부분에 대한 부호 설명>
210: 화소 어레이 220: 로오 선택기
230: 칼럼 선택기 240: 노이즈 제거 회로
310: 판단부 320: 제어부
410: 제1 앤드 게이트 420: 제2 앤드 게이트
430: 제3 앤드 게이트 440: 제4 앤드 게이트
450: 제5 앤드 게이트 460: 메인 화소 어레이
470: 더미 화소 어레이
본 발명은 CMOS 이미지 센서에 관한 것으로, 보다 상세하게는, CMOS 이미지 센서의 동작중 전원에 기인한 노이즈를 제거하는 노이즈 제거 회로에 관한 것이다.
도 1은 종래의 CMOS 이미지 센서를 나타낸 블록도이다.
이와 같은 종래의 CMOS 이미지 센서는 이미지를 찍어 내는 화소 어레이 및 상기 화소 어레이에서 생성된 이미지 신호를 처리하는 신호 처리부로 구성되어 있다. 상기 화소 어레이는 미세한 단위 화소가 수십에서 수백 만개가 모여서 구성되는데, 이미지를 찍기 위하여 화소를 빛에 노출시킬 때 모든 화소를 한꺼번에 노출시키지는 않는다. 이는 CMOS 이미지 센서의 특징으로, 모든 화소를 동시에 빛에 노출시키게 되면 한 프레임의 데이터를 독출할 때 까지 소요되는 시간동안 전하축적시간이 라 인마다 다르고 동시에 누설 전류가 증가하는 단점이 있기 때문이다. 이와 같은 이유로, CMOS 이미지 센서에서는 라인별로 화소를 빛에 순차적으로 노출시키는 방법을 채택하고 있다. 여기서, 라인에 대해 설명하면, 예를 들면, 화소 어레이가 800ㅧ600 급의 이미지 센서는 800개의 단위 화소가 배열된 하나의 열(row)이 하나의 라인이 된다. 이를 참조하면, CMOS 이미지 센서의 동작을 살펴보면, 먼저 하나의 라인을 빛에 노출시켜 일정한 집광 시간 동안 포토 다이오드와 같은 광전 변화 소자로 빛을 받아 들인다. 다음으로, 일정 간격 후에 다음 라인이 노출되어 일정한 집광 시간 동안 이미지 정보를 생성해 낸다. 이와 같이 생성된 이미지 정보를 가지고 신호 처리부에서 신호처리를 수행한 후 이미지 재현에 이용하게 된다.
한편, 화소 어레이(110)를 선택하기 위하여, 로오 선택기(120) 및 칼럼 선택기(130)를 이용한다. 상기 로오 선택기(120) 및 상기 칼럼 선택기(130)는 쉬프트 레지스터 또는 디코더 구조로 구성될 수 있다.
또한, 각 화소에 담겨 있는 신호 전하를 독출하기 위하여는 노출 제어 신호 및 데이터 독출(data read-out) 신호가 필요하다. 상기 노출 제어 신호 및 상기 데이터 독출-아웃 신호의 시간적인 차이를 이용하여 노출 정도를 조절하는 것이 일반적인 CMOS 이미지 센서의 동작 방법이다. 여기서, 상기 노출 제어 신호 및 상기 데이터 독출 신호의 관계는 다음과 같은 4 가지 경우로 요약할 수 있다.
(1)노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우.
(2)노출 제어 신호 만 화소 어레이에 존재하는 경우.
(3)데이터 독출 신호 만 화소 어레이에 존재하는 경우.
(4)노출 제어 신호 및 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우.
여기서 (1)과 같은 경우, 상기 노출 제어 신호 및 상기 데이터 독출 신호를 동작시킬 경우, 이미지 센서에 흐르는 전류와 (2) 및 (3)과 같이 하나의 신호 동작시킬 경우 흐르는 전류, 및 (4)와 같이 어떠한 신호도 존재하지 않을 경우 흐르는 전류가 각각 상이하게 되는데, 이러한 이유로 인하여 실제 이미지에 영향을 주게 된다.
따라서, 본 발명은 상기한 종래 기술의 제반 문제점을 해결하기 위한 것으로서, CMOS 이미지 센서에서 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 노출 제어 신호 만 화소 어레이에 존재하는 경우, 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 및 노출 제어 신호 및 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우에도 항상 동일한 전류가 흐를 수 있도록 해 주기 위한 노이즈 제거 회로를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 입력 노출 제어용 어드레스 및 데이터 독출 어드레스를 기초로 하여 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 상기 노출 제어 신호 만 화소 어레이에 존재하는 경우, 상기 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 및 상기 노출 제어 신호 및 상기 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우 중 어디에 해당하는 지를 판단하고 판단 결과에 따른 구동 신호 1, 2 를 발생하는 판단부; 상기 판단부로부터의 상기 구동 신호 1, 2 에 응답하여 상기 4개의 경우에 따라 상이하게 흐르는 전류를 항상 동일한 값을 갖도록 제어하기 위한 제어 신호를 발생하는 제어부를 포함하는 CMOS 이미지 센서의 노이즈 제거 회로를 제공한다.
바람직하게는, 상기 구동 신호2 는 상기 노출 제어 신호와 동일하거나 다르다. 더욱 바람직하게는, 상기 제어부는 상기 구동신호 1 과 데이터 독출 신호를 논리 곱하여 제1 논리 곱 신호를 출력하는 제1 앤드 게이트; 상기 제1 앤드 게이트로부터의 상기 제1 논리 곱 신호와 어드레스 비트 신호를 논리 곱하여 제1 제어 신호로서 제2 논리 곱 신호를 출력하는 제2 앤드 게이트; 상기 제1 앤드 게이트로부터의 상기 제1 논리 곱 신호와 어드레스 비트 신호 바 신호를 논리 곱하여 제2 제어 신호로서 제3 논리 곱 신호를 출력하는 제3 앤드 게이트; 상기 구동 신호 2 와 상기 어드레스 비트 신호를 논리 곱하여 제3 제어 신호로서 제4 논리 곱 신호를 출력하는 제4 앤드 게이트; 및 상기 구동 신호 2 와 상기 어드레스 비트 바 신호를 논리 곱하여 제4 제어 신호로서 제5 논리 곱 신호를 출력하는 제5 앤드 게이트를 포함한다. 가장 바람직하게는, 상기 노이즈 제거 회로를 구성할 경우, 메인 화소 어레이 또는 더미 화소 어레이를 이용하여 메인 화소 어레이 또는 더미 화소 어레이에서 화소가 리셋되고 화소 데이터를 독출하는 과정을 그대로 적용하여 화소 어레이의 구동 환경을 노출 조건에 상관없이 항상 일정하게 동작해줌으로써 노이즈를 제거한다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 노이즈 제거 회로(240)를 갖는 CMOS 이미지 센서를 나타낸 블럭도이다. 도 3은 도 2에 도시된 노이즈 제거 회로(240)의 일예를 상세하게 도시한 블록도이다.
본 발명에 따른 노이즈 제거 회로(240)는 판단부(310) 및 제어부(320) 또는 제어부(320)만을 포함할 수 있다.
판단부(310)는 노출 제어용 어드레스 및 데이터 독출 어드레스를 기초로 하여 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 상기 노출 제어 신호 만 화소 어레이에 존재하는 경우, 상기 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 및 상기 노출 제어 신호 및 상기 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우 중 어디에 해당하는 지를 판단하고 판단 결과에 따른 구동 신호 1, 2 를 발생한다. 본 발명의 실시예에 의하면, 상기 구동 신호 2 는 상기 노출 제어 신호와 동일하거나 다를 수도 있다.
도 5는 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다. 도 6은 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 노출 제어 신호 만 화소 어레이에 존재하는 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다.
도 7은 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 데이터 독출 신호 만 화소 어레이에 존재하는 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다. 도 8은 본 발명의 실시예에 따른 CMOS 이미지 센서에서의 노출 제어 신호 및 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우, 신호 전하를 독출하는 방법을 설명하는 도면이다.
제어부(320)는 상기 판단부(310)로부터의 상기 구동 신호 1, 2 에 응답하여 상기 4개의 경우에 따라 상이하게 흐르는 전류를 항상 동일한 값을 갖도록 제어하기 위한 제어 신호를 발생한다.
도 4는 도 3에 도시된 제어부(320)의 일예를 나타낸 회로도이다.
상기 제어부(320)는 제1 앤드 게이트(410), 제2 앤드 게이트(420), 제3 앤드 게이트(430), 제4 앤드 게이트(440), 및 제5 앤드 게이트(450)를 포함한다.
제1 앤드 게이트(410)는 구동 신호 1 과 데이터 독출 신호를 논리 곱하여 제1 논리 곱 신호를 출력한다.
제2 앤드 게이트(420)는 상기 제1 앤드 게이트(410)로부터의 상기 제1 논리 곱 신호와 어드레스 비트 신호를 논리 곱하여 제1 제어 신호로서 제2 논리 곱 신호를 출력한다.
제3 앤드 게이트(430)는 상기 제1 앤드 게이트(410)로부터의 상기 제1 논리 곱 신호와 어드레스 비트 신호 바를 논리 곱하여 제2 제어 신호로서 제3 논리 곱 신호를 출력한다.
제4 앤드 게이트(440)는 상기 판단부(310)로부터 발생되는 상기 구동 신호 2 와 상기 어드레스 비트 신호를 논리 곱하여 제3 제어 신호로서 제4 논리 곱 신호를 출력한다.
제5 앤드 게이트(450)는 상기 판단부(320)로부터 발생되는 상기 구동 신호 2 와 상 기 어드레스 비트 바 신호를 논리 곱하여 제4 제어 신호로서 제5 논리 곱 신호를 출력한다. 상기 제1, 제2, 제3, 및 제 4 제어 신호들은 상기 제 1, 제2, 제3, 제4 및 제5 논리곱 신호를 포함한다.
도 2 및 도 4를 참조하면, 상기 화소 어레이(210)는 메인 화소 어레이(460) 및 상기 메인 화소 어레이(460)에 인접하여 배열되는 더미 화소 어레이(470) 중 적어도 하나를 포함한다.
상기 노이즈 제거 회로(240)를 구성할 때, 메인 화소 어레이 또는 더미 화소 어레이를 이용할 경우, 메인 화소 어레이(또는 더미 화소 어레이)에서 화소가 리셋되고 화소 데이터를 독출하는 과정을 그대로 적용하여 화소 어레이의 구동 환경을 노출 조건에 상관없이 항상 일정하게 동작해줌으로써 노이즈를 제거한다.
이상에서는 본 발명을 특정의 바람직한 실시예로서 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
상기한 바와 같이, 본 발명에 의하면, CMOS 이미지 센서가 동작하는 중에 발생할 수 있는 전원 전압으로 인한 노이즈를 제거하여 보다 우수한 화질을 얻을 수 있다.

Claims (4)

  1. 노출 제어용 어드레스 및 데이터 독출 어드레스를 기초로 하여 노출 제어 신호 및 데이터 독출 신호가 동시에 화소 어레이에 존재하는 경우, 상기 노출 제어 신호 만 화소 어레이에 존재하는 경우, 상기 데이터 독출 신호 만 화소 어레이에 존재하는 경우 및 상기 노출 제어 신호 및 상기 데이터 독출 신호가 모두 화소 어레이에 존재하지 않은 경우 중 어디에 해당하는지를 판단하고 판단 결과에 따른 구동 신호를 발생하는 판단부; 및
    상기 판단부로부터 발생되는 상기 구동 신호들에 응답하여 상기 4개의 경우에 따라 상이하게 흐르는 전류를 항상 동일한 값을 갖도록 제어하기 위한 제어 신호들을 발생하는 제어부;를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 노이즈 제거 회로.
  2. 제1항에 있어서, 상기 구동 신호들중 일부는 상기 노출 제어 신호와 동일하거나 다른 것을 특징으로 하는 CMOS 이미지 센서의 노이즈 제거 회로.
  3. 제1항에 있어서, 상기 제어부는
    구동 신호 1 과 데이터 독출 신호를 논리 곱하여 제1 논리 곱 신호를 출력하는 제1 앤드 게이트;
    상기 제1 앤드 게이트로부터의 상기 제1 논리 곱 신호와 어드레스 비트 신호를 논 리 곱하여 제1 제어 신호로서 제2 논리 곱 신호를 출력하는 제2 앤드 게이트;
    상기 제1 앤드 게이트로부터의 상기 제1 논리 곱 신호와 어드레스 비트 신호 바 신호를 논리 곱하여 제2 제어 신호로서 제3 논리 곱 신호를 출력하는 제3 앤드 게이트;
    상기 판단부로부터 발생되는 상기 구동 신호 2 와 상기 어드레스 비트 신호를 논리 곱하여 제3 제어 신호로서 제4 논리 곱 신호를 출력하는 제4 앤드 게이트; 및 상기 판단부로부터 발생되는 상기 구동 신호 2 와 상기 어드레스 비트 바 신호를 논리 곱하여 제4 제어 신호로서 제5 논리 곱 신호를 출력하는 제5 앤드 게이트를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 노이즈 제거 회로.
  4. 제1항에 있어서, 상기 노이즈 제거 회로를 구성할 경우, 메인 화소 어레이 또는 더미 화소 어레이를 이용하여 메인 화소 어레이 또는 더미 화소 어레이에서 화소가 리셋되고 화소 데이터를 독출하는 과정을 그대로 적용하여 화소 어레이의 구동 환경을 노출 조건에 상관없이 항상 일정하게 동작해줌으로써 노이즈를 제거하는 것을 특징으로 하는 CMOS 이미지 센서의 노이즈 제거 회로.
KR1020050077888A 2005-08-24 2005-08-24 씨모스 이미지 센서의 노이즈 제거 회로 KR100725836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077888A KR100725836B1 (ko) 2005-08-24 2005-08-24 씨모스 이미지 센서의 노이즈 제거 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077888A KR100725836B1 (ko) 2005-08-24 2005-08-24 씨모스 이미지 센서의 노이즈 제거 회로

Publications (2)

Publication Number Publication Date
KR20070023369A true KR20070023369A (ko) 2007-02-28
KR100725836B1 KR100725836B1 (ko) 2007-06-08

Family

ID=43654736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077888A KR100725836B1 (ko) 2005-08-24 2005-08-24 씨모스 이미지 센서의 노이즈 제거 회로

Country Status (1)

Country Link
KR (1) KR100725836B1 (ko)

Also Published As

Publication number Publication date
KR100725836B1 (ko) 2007-06-08

Similar Documents

Publication Publication Date Title
CN100393109C (zh) 信号处理装置及方法
JP4854175B2 (ja) 画像センサにおける効率的な暗電流の減算
US8964077B2 (en) Solid-state imaging device, method for driving the same, and imaging device
JP4354854B2 (ja) 固体撮像装置の駆動方法及び固体撮像装置
KR910015169A (ko) 고체 촬상장치의 화상결함보정회로
CN102186024A (zh) 物理量检测装置和成像设备
JP2007053634A (ja) 撮像装置、欠陥画素補正装置および方法
JP2006025146A (ja) 固体撮像素子装置及び信号処理方法
JP2006311374A (ja) 固体撮像装置及びその駆動方法
KR100725836B1 (ko) 씨모스 이미지 센서의 노이즈 제거 회로
KR100595801B1 (ko) 고체 촬상 장치, 그 구동 방법 및 카메라
KR20070022529A (ko) 씨모스 이미지 센서에서의 커플링 노이즈 제거 장치
JP2008244637A (ja) 検査装置、固体撮像装置、並びに検査方法
JP2010272916A (ja) 固体撮像素子の白キズ補正装置
JP3615463B2 (ja) ディジタルカメラおよび検査装置
JP4319848B2 (ja) ビデオ信号におけるノイズ成分を決定する方法および装置ならびにフィルムスキャナ
JP2005217704A (ja) 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置
JP2006005500A (ja) 撮像装置及び撮像方法、撮像素子
JP4165493B2 (ja) 固体撮像装置
EP1781015A1 (en) Method for controlling an image sensor
JP2007166351A (ja) 撮像装置および撮像方法
JP2003234966A (ja) 固体撮像素子
JP2002176653A (ja) 画素欠陥検出方法及び電子カメラ
JP2000032349A (ja) 画像入力装置
JPH05122614A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140409

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 13