KR20070021986A - 음성 전치증폭기 및 중간 대역 압축기 회로 - Google Patents

음성 전치증폭기 및 중간 대역 압축기 회로 Download PDF

Info

Publication number
KR20070021986A
KR20070021986A KR1020067005894A KR20067005894A KR20070021986A KR 20070021986 A KR20070021986 A KR 20070021986A KR 1020067005894 A KR1020067005894 A KR 1020067005894A KR 20067005894 A KR20067005894 A KR 20067005894A KR 20070021986 A KR20070021986 A KR 20070021986A
Authority
KR
South Korea
Prior art keywords
signal
band pass
intermediate band
pass signal
circuit
Prior art date
Application number
KR1020067005894A
Other languages
English (en)
Inventor
폴 이. 가곤
Original Assignee
비비이 사운드 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비비이 사운드 인코포레이티드 filed Critical 비비이 사운드 인코포레이티드
Priority to KR1020067005894A priority Critical patent/KR20070021986A/ko
Publication of KR20070021986A publication Critical patent/KR20070021986A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
    • H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Amplifiers (AREA)

Abstract

프로그램 신호 소스(16)로부터 프로그램 신호(21)를 수신하도록 접속된 음성 전치증폭기 및 중간 대역 압축기 회로는 프로그램 입력 신호(21)에 응답해, 저역 통과 신호(66), 중간 대역 신호(52) 및 고역 통과 신호(46)를 제공하고, 저역 통과 신호, 중간 대역 신호 및 고역 통과 신호를 가산(40) 및 스케일링하여 보상 신호(112)를 제공하는 상태 변수 전치증폭기(12)를 구비하고 있다. 전압 제어 증폭기 회로(14)는 보상 신호(112)를 수신하도록 접속된 신호 입력 단자와, 중간 대역 통과 신호(48)의 적어도 샘플부를 수신하도록 접속된 제어 신호 입력부(140)를 구비한다. 전압 제어 증폭기 회로(14)는 중간 대역 통과 신호(48)의 샘플부의 진폭에 따라 보상 신호(112)를 스케일링하여 사전설정된 선형의 진폭 범위를 유지하는 특성의 정정된 출력 신호를 제공한다.
음성 전치증폭기, 전압 제어 증폭기 회로, 버퍼 회로, 중간 대역 통과 신호

Description

음성 전치증폭기 및 중간 대역 압축기 회로{AUDIO PRE-AMP AND MID-BAND COMPRESSOR CIRCUIT}
본 발명은 전자 증폭기 분야에 관한 것으로, 보다 구체적으로는, 음악을 재생하여 이를 스피커 또는 다른 재생 수단에 전송하기 위해 음성 증폭기에서 이용되는 신호 조절 회로와 같이 신호 압축 및 확산을 위한 신호 조절 회로 분야에 관한 것이다.
본 출원은 "A LOW INPUT SIGNAL BANDWIDTH COMPRESSOR AND AMPLIFIER CONTROL CIRCUIT"란 명칭으로 1995년 1월 24일 출원되어 1996년 4월 23일에 미국 특허 제 5,510,752호로 특허 허여된 S/N 08/377,903호와, "A LOW INPUT SIGNAL BANDWIDTH COMPRESSOR AND AMPLIFIER CONTROL CIRCUIT WITH A STATE VARIABLE PRE-AMPLIFIER"란 명칭으로 1996년 4월 22일 출원되어 1998년 4월 7일에 미국 특허 제 5,736,897호로 특허 허여된 S/N 09/636,168호와, "AN AUDIO BOOST CIRCUIT"란 명칭으로 1999년 11월 22일 출원된 S/N 09/444,541호에 개시된 주제와 관련된 정보를 제공하며, 이들 출원 모두는 공동 발명자와 양수인을 갖는다. 본 명세서에서 언급된 출원들 각각은 전체적으로 본 명세서에 참조 결합되어 있다.
상술한 미국 특허 제 5,736,897호는 입력 프로그램 신호를 수신하고, 이 입 력 프로그램 신호를 프로세싱하여, 저역 통과 신호(Vlp), 중간 대역 통과 신호(Vmp) 및 고역 통과 신호(Vhp)를 포함하는 세 가지 대역 통과 신호를 가산 증폭기의 제각각의 입력에 제공하는 전치증폭기로서 이용되는 상태 변수 필터를 개시하고 있다. 이 세 가지 신호 성분은 가산되어 보상된 신호로서 그 출력부에서 출력된다. 또한, 상술한 특허 '897'호는 미국 특허 제 5,510,752호에 먼저 소개된 "압신기" 회로에 의해 프로세싱되는 보상 신호를 개시하고 있다. 상술한 출원 S/N 09/444,541호는 상태 변수 필터의 출력부에서 음성 증폭 회로를 구동하는 보상 신호를 개시하고 있다.
음성 증폭기는 라디오, TV 세트 및 CD 플레이어와 같은 가정용 기기에 이용되고 있다. 이러한 애플리케이션들이 신호의 주요한 중간 범위 성분을 갖는 음성 신호를 프로세싱하는 경향을 보이고, 저주파수와 고주파수 범위에 대해서는 훨씬 적은 에너지로 프로세싱한다는 점에 유의하기 바란다. 중간 범위 신호는 증폭기의 선형 범위를 넘는 합성 또는 보상 음성 신호를 구동시키기에 충분한 진폭을 갖는다는 점이 관찰되었다. 보상 신호의 진폭이 증폭기의 선형 범위를 초과함에 따라, 클리핑이 발생하고, 중간 범위에서의 신호뿐만 아니라 저주파수와 고주파수 범위에서의 신호 성분이 손실된다는 점을 볼 수 있었다.
발명의 개요
중간 범위 제어 신호를 이용하여, 전치증폭기의 출력부에서 전체 보상 신호의 증폭을, 전치증폭기에 의해 프로세싱되는 위상 변환된 중간 범위 음성 신호의 평균 진폭의 함수로서 역으로 증감하는 압축기 회로의 이득을 제어하는 본 발명 "AUDIO PRE-AMP AND MID-BAND COMPRESSOR CIRCUIT"에 따르면, 상술한 문제점들과 그 밖의 문제점들을 극복할 수 있다.
전치증폭기(12)는 합성 변조된 입력 프로그램 신호를 수신하고, 고조파 발생기 회로(14)에 의해 발생된 고조파를 포함하는 보상 출력 신호를 제공하도록 접속되어 있다.
본 발명의 세부사항과 바람직한 실시예들은 첨부된 도면을 참조하면 더욱 잘 이해될 것이다.
도 1은 음성 전치증폭기 및 중간 대역 압축기 회로의 개략적인 블록도.
도 2는 상태 변수 전치증폭기의 개략적인 블록도.
도 1은 가상 블록(phantom block : 12)내의 전역 통과의 상태 변수 필터 전치증폭기와, 가상 블록(14)내의 중간 대역 압축기 회로를 포함하는 본 발명의 음성 전치증폭기 및 중간 대역 압축기 회로(10)를 도시하고 있다. 도 2의 개략적인 블록도는 전역 통과의 상태 변수 필터 전치증폭기(12)를 보다 쉽게 이해할 수 있도록 도시하고 있다.
전역 통과의 상태 변수 필터 전치증폭기
이제 도 1을 참조하면, 음성 전치증폭기 및 중간 대역 압축기 회로(10)는 입력 단자(16)에서 CD 플레이어, 자기 판독 헤드 또는 회전판상의 스타일러스(도시되지 않음)와 같은 프로그램 신호 소스로부터 IPS(입력 프로그램 신호)를 수신하고, 이 IPS를 가상 블록내의 버퍼 회로(18)에 제공한다. 버퍼 회로(18)내의 커패시터 C1은 IPS로부터 임의의 직류 신호 성분을 제거하여, 이 IPS를 비반전 유니티 게인 팔로워 회로(non-inverting unity gain follower circuit : 20)의 입력부에 제공한다. 이 IPS는 버퍼링된 IPS로서 비반전 단위 이득 팔로워 회로(20)의 출력부에서 변경 없이 재생된다. 이어서, 버퍼링된 IPS는 전역 통과 전치증폭기(12)의 입력부(21)에 제공된다. 이 전역 통과 전치증폭기는 공동 양도되고, 1998년 4월 7일에 Paul R. Gagon에 특허 허여된 미국 특허 제 5,736,897호에 개시되어 있는 상태 변수 전치증폭기이다. 미국 특허 제 5,736,897호의 개시내용은 전체적으로 본 명세서에 참조결합되어 있으며, 다음의 설명을 위해 본 명세서에서 언급된 그 밖의 미국 특허들과 함께 참조되어 진다.
전역 통과 전치증폭기(12)는 1987년 1월 20일에 Robert C. Crooks에 특허 허여되어 헌팅턴 비치의 Barcus-Berry Electornics사에 양도된 미국 특허 제 4,638,258호의 "Three Channel Crooks Circuit"와 성능면에서 실질적으로 대등하며, 이 특허 또한 본 명세서에 전체적으로 참조결합되어 있다. 하지만, 도 1 및 도 2의 전역 통과 전치증폭기(12)는 "Three Channel Crooks Circuit" 보다 적은 부문을 구비하고 있다. 전역 통과 전치증폭기 회로(12)는 입력 가산 및 제동 증폭기(30), 제1 적분기 회로(40), 제2 적분기(58) 및 가산 증폭기를 구비하고 있다. 미국 특허 제 5,736,897호에 개시되어 있는 바와 같이, 이러한 증폭기들의 조합은 상태 변수 전치증폭기를 형성한다.
도 2는 가상 블록(12)내의 회로부를 재구성하여 보다 이해하기 쉬운 상태 변수 전치증폭기를 제공한다. 가상 블록(30)은 입력 가산 및 제동 증폭기 회로를 나타내고 있다. 버퍼링된 IPS는 단자(32)에서 증폭기의 반전 입력부에 제공된다. 중간 대역 통과 신호(Vmp)는 이러한 토폴로지에 의해 생성되어, 제동을 위해 입력 가산 및 제동 증폭기 회로(30)의 비반전 입력부(52)에 제공된다. 입력 가산 및 제동 증폭기 회로(30)는 증폭을 위해 연산 증폭기(36)를 이용한다. 도 1 및 도 2의 실시예에서 이용되는 연산 증폭기들은 Texas Instrument사 및 그 밖의 공급자들이 제공하는 TL-072형으로 구성된다. 도 2의 실시예에서 이용하기 위한 연산 증폭기의 선택은 설계 여부에 좌우된다는 점에 유의해야 한다. 증폭기(36)의 출력은 고역 통과 신호(Vhp)이다. 고역 통과 신호(Vhp)는 가상 블록(44)내의 제1 적분기 회로의 음입력부에 제공된다. 제1 적분기 회로(44)는 Vhp 신호의 반전 및 적분을 위해 제2 연산 증폭기(45)를 이용한다. 또한, 고역 통과 신호(Vhp)는 신호선(48)을 통해 가산 증폭기의 고역 통과 입력부(46)에 제공된다.
제1 적분기(44)는 Vhp 신호를 적분하여 제1 적분기 출력부(49)에서 중간 대역 통과 신호(Vmp)를 제공한다. 중간 대역 통과 신호(Vmp)는 신호선(50)을 통해 입력 가산 및 제동 증폭기 회로(30)의 제동 입력부(52)와, 중간 범위 가산 증폭기의 입력부(54)에 되입력된다. 또한, 중간 대역 통과 신호(Vmp)는 가상 블록(58)에서 제3 연산 증폭기(59)를 이용하는 제2 적분기 회로의 반전 입력부에 제공된다.
가상 블록(58)내의 제2 적분기는 신호선(50)상의 중간 대역 통과 신호(Vmp)에 응답하여, 제2 적분기의 출력단(60)에서 저역 통과 신호(Vlp)를 제공한다. 저역 통과 신호(Vlp)는 신호선(68)을 통해 가산 증폭기의 저역 통과 신호 입력부(66)에 제공된다. 또한, 저역 통과 신호(Vlp)는 입력 가산 및 제동 증폭기 회로(30)의 제2 반전 입력부(72)에 제공된다.
도 1 및 도 2의 가상 블록(30)내의 가산 및 제동 증폭기 회로(30)는 반전 입력부(52)를 구비하고 있다. 반전 입력부(52)는 입력 저항(74)을 포함하는 분할 회로를 구동시키는데, 이 입력 저항(74)은 제동 입력부(52)에서 중간 대역 통과 신호를 수신하도록 접속되어 있는 제1 단자를 구비하고 있다. 저항(74)의 제2 단자는 저항(76)의 제1 단자와, 연산 증폭기(36)의 비반전 입력부(38)에 접속되어 있다. 저항(76)의 제2 단자는 기준 접지점에 접속된다. 저항(74)과 저항(76)의 비는 상태 변수 필터의 "Q"를 설정한다. 저항(74)과 저항(76)의 비가 클수록, Q가 커진다. 도 2 및 도 3의 상태 변수 필터 전치증폭기(12)의 Q는 일반적으로 음성 애플리케이션에서 0.5에서 2의 범위이다.
상태 변수 필터의 한가지 목적은 중간 대역 통과 주파수 신호가 저주파수 대역과 고주파수 대역에서의 신호 성분과 약 180°위상차를 갖도록 위상 시프트와 이득을 설정하는 것이다. 따라서, 제동 저항기들의 비율과, 증폭기들과 적분기들의 이득 및 절점 주파수는 원하는 사전설정 Q와 대역 통과를 달성하도록 설정된다.
또한, 도 2에 도시되어 있는 바와 같이, 가산 증폭기(40)는 사용자가 특정한 회로와 성분 구성을 위해 최종적으로 조절하게 하는 저주파수 대역 통과 이득 조절 포트(80)와, 고주파수 범위의 대역 통과 주파수 이득 조절 포트(82)를 구비하고 있다. 가산 증폭기(40)에 대한 조절가능한 입력은 사용자가 Vhp와 Vlp 신호에 대해 추가 이득을 얻게 한다.
도 1 및 도 2의 가상 블록(12)의 전역 통과 전치증폭기 회로는 0에서 20,000Hz 범위의 주파수 공간에서, IPS의 저주파수 신호 성분에 대해 버퍼링된 IPS의 고주파수 신호 성분들 간에 전체 360°위상차를 얻도록 조절될 수 있다. 고주파수 성분은 저주파수 성분에 대해 360°이득을 얻는다. 또한, 가상 블록(12)내의 전역 통과 전치증폭기 회로는 20Hz에서 약 2.5ms의 시간 지연을 얻도록 조절되는 시간 지연을 제공한다. 20Hz 성분은 고주파수 성분에 대해 실제 시간에서 2.5ms까지 물리적으로 지연된다. 음성 애플리케이션을 위한 설계에 대해서는 1987년 1월 20일에 Robert C. Crooks에 특허 허여된 미국 특허 제 4,638,258호의 "REFERENCE LOAD AMPLIFIER CORRECTION SYSTEM"에 더 상세히 개시되어 있다.
다시 도 1 및 도 2를 참조하면, 리액턴스 도표 검사는 제1 적분기(44)에 대한 절점 주파수가 약 2.24KHz라는 것을 보여줄 것이다. 제2 적분기(58)에 대한 절점 주파수는 약 224Hz로 10배 낮으며, 옥타브마다 3dB 감소된다. 도 2 회로의 Q는 다음의 수학식 1을 이용하여 근사화된다.
Q = (R1 + R2)/3R2 = 0.67
여기서, R1은 저항(74)이고, R2는 저항(72)이다.
이 회로를 구체적으로 살펴보면, 중간 대역 통과 증폭기에 관한 소형 캡의 큰 리액턴스에 있어서, 제1 적분기(44)는 저역 통과 증폭기에 상당하는 출력을 제공하는 제2 적분기(58)의 이득을 낮게 설정하기보다는 저주파수에서 중간 대역 통과 증폭기에 상당하는 출력을 제공하는 제1 적분기(44)의 이득을 높은 값으로 설정 한다. 또한, 제1 적분기(44)가 단극 필터로 동작하는 것을 볼 수 있다. 따라서, 제동 저항(74, 72)(R1, R2)으로의 피드백 신호(Vmp)는 결과적으로 중간 범위 주파수 대역에서의 제어된 Q이다.
일반적으로, 대역 통과 필터의 Q는 대역폭을 중심 주파수로 나눈 것으로 규정된다. 도 2의 상태 변수 필터의 설계는 Blue Ridge Summit,Pa.,17212의 Tab Books Inc사가 출판한 Frank P. Tedeschi의 "The Active Filter Handbook", 페이지 178-182에 개시되어 있다. 하지만, 이 참조 문헌은 음성 애플리케이션을 위해 원하는 사양을 충족시키는 불균형 출력을 형성하도록 가산되는 출력을 개시하고 있지는 않는다.
도 1 및 도 2의 상태 변수 전치증폭기의 설계 목적은 대략 240Hz에서 제1 절점 주파수를 가지고, 이 제1 절점으로부터 약 10배 떨어진 2.24KHz에서 제2 절점 주파수를 갖게 하는 것이다. 저절점 주파수 fcl은 다음의 수학식 2에 의해 설정된다.
fcl = 1/(2πR4C2)
여기서, R4 및 C2는 저항 R4와 커패시터 C2의 값이다. 중간 범위 절점 주파수 fc는 다음의 수학식 3에 의해 설정된다.
fcm = 1/(2πR5C1)
Q가 선택되면, R2(76)에 대한 R1(74)의 비는 수학식으로부터 계산될 수 있다. 도 1 및 도 2의 상태 변수 전치증폭기의 경우에, 0.67의 Q는 상술한 미국 특허 제 4,638,258호로부터 원하는 이득 대역폭 응답 곡선이 어떠할지를 인식하게 하여 선택된 것이다. 이 회로는 SPICE와 같은 컴퓨터 보조 분석 프로그램을 이용하여 모델링된다. 절점 주파수는 참조된 미국 특허 제 4,638,258호에서의 정보로부터 추정된다. 초기 성분 값들은 가용 성분에 따라 선택되어 진다.
리액턴스 도표는 그 값들 중 하나의 값을 아는 경우에 필요한 나머지 값들의 신속한 근사에 이용될 수 있다. 도시되어 있는 회로는 700Hz의 중심 주파수 설계를 처음 목표로 하였었다. 이 중심 주파수에서, 회로의 이득은 약 -1dB이거나 또는 1dB 미만이다. 두 개의 조절 포트(80 및 82)는 제시된 값들로 약 15dB 만큼 Vlp 및 Vhp의 이득 조절을 허용한다.
이어서, Q는 Crook의 최초 특허에서의 곡선에 가장 잘 부합되도록 포트(80 및 82)를 이용하여 조절된다. Q와 절점은 그 회로 결과의 응답 특성이 최초 특허에서의 곡선에 부합되도록 선택되어 동일한 위상 시프트, 시간 지연 및 주파수 응답을 갖게 한다. 저항(74 및 76)은 이득이 9로 설정되는데, 이보다 약간 더 높은 14가 바람직할 수도 있다. 상태 변수 필터의 출력들(Vhp, Vmp 및 Vlp)은 세 가지 독립 상태 변수를 나타내고 있다. Frank P. Tedeschi의 상술한 참조문헌 "The Active Filter Handbook", 페이지 178-182에서 제안된 바와 같이 대역 통과 및 이득을 조절하기 위한 프로시쥬어는 C1과 C2의 값을 같게 설정하고, R1과 R2의 비를 조절하여 원하는 Q를 얻는 것이다.
전압 제어 증폭기
가상 블록(14)내의 전압 제어 증폭기 회로는 신호선(112)을 통해 보상 신호를 수신하도록 접속된 신호 입력부(110)와, 신호선(48)을 통해 중간 대역 통과 신호의 적어도 샘플부를 수신하도록 접속된 제어 신호 입력부(114)를 구비하며, 가상 블록(14)의 전압 제어 증폭기는 가상 블록(116)내에 도시되어 있는 버퍼링 위상 변환기 회로를 구비하고 있다. 도시되어 있는 바와 같이, 위상 변환기는 0에서 25까지의 조절가능한 이득 범위를 갖는 반전 증폭기로 구성된다. 버퍼링 위상 변환기(116)는 중간 대역 통과 신호의 샘플부에 응답하여, 그 출력부(118)에서 중간 대역 통과 신호의 버퍼링 샘플부를 제공한다.
버퍼링 위상 변환기(116)는 중간 대역 통과 신호의 버퍼링 샘플부를 가상 블록(14)내의 검출기 회로에 제공한다. 도시되어 있는 검출기 회로는 TL 072와, D1 및 D2로 표시된 두 개의 증폭기 IN4148 다이오드를 이용한다. 중간 대역 통과 신호의 버퍼링 샘플부는 검출기 회로 입력부(124)에 접속되어 있다. 입력 저항(126)은 연산 증폭기(130)의 반전 입력부에 접속되어 있다. 중간 대역 통과 신호의 버퍼링 샘플부의 값이 0V 이상으로 증가함에 따라, 증폭기 출력(132)은 음방향으로 이동하고, 증폭기는 0V 또는 거의 0V로 증폭기의 반전 입력부에서의 전압값을 유지하는 저항(126)에 흐르는 모든 전류를 줄인다. 증폭기 출력(132)은 음방향으로 약간 이동하여 이것을 수용한다. 다이오드 D2는 커패시터 C5로부터의 전류를 차단한다.
검출기 회로 입력부(124)에 인가된 전압이 그라운드 이하로 이동함에 따라, 증폭기 출력(130)은 저항(134)의 저항값을 저항(126)의 저항값으로 나눈 비율의 이득을 갖는 전압으로 상승한다. 양전압은 커패시터(136)를 통해 발현된다. 그 회로 결과가 커패시터(136)의 병렬 조합과, 저항(134 및 138)의 병렬 조합에 의해 형성된 시간 상수를 갖는 필터이다. 노드(140)는 필터 회로의 출력 단자이다. 커패시터(136)가 제거되면, 노드(140)상의 전압은 중간 대역 통과 신호의 검출 샘플부이다. 하지만, 커패시터(136)와 저항(134 및 138)의 병렬 조합은 중간 대역 통과 신호의 검출 샘플부를 필터링하는 필터를 형성하여, 노드(140)에서 중간 대역 통과 신호의 검출 및 필터링 샘플부를 제공한다. 가상 블록(144)내의 회로는 미국 01757-1656 메사추세츠주 밀포드 섬너 스트리트 45번지의 THAT사가 공급하는 THAT 2180 장치(146)와 같은 전압 제어 증폭기(VCA) 소자를 이용하는 전압 제어 증폭기 회로이다. VCA 소자 또는 장치(146)는 입력 단자(110)에 접속된 입력부를 구비하여 신호선(112)으로부터 보상 신호를 수신한다. 노드(140)에서의 중간 대역 통과 신호의 검출 및 필터링 샘플부의 진폭이 감소함에 따라, VCA의 이득은 증가한다. VCA 2180의 이득이 제어 전압에서의 감소에 응답하여 증가함에 따라, 정정된 신호의 더 많은 부분이 가상 블록(150)내의 출력 버퍼 증폭기에 제공되어 진다. 버퍼 증폭기(150)는 다시 반전되는 단자(152)에서의 정정된 출력 신호로, 출력 단자(152)에서 사전설정된 선형의 진폭 범위로 유지되는 정정된 출력 신호를 제공함으로써 VCA 2180으로부터의 입력에 응답한다. VCA 2180(146)의 대역 통과는 실질적으로 평탄하다. 따라서, 가상 블록(14)내의 전압 제어 증폭기 회로는 노드(112)에서의 보상 신호로의 비선형 신호 특성의 삽입 및 클리핑을 피하는 것을 볼 수 있 다.
어느 특정한 관계, 물질 및 그 밖의 파라미터들이 바람직한 실시예들의 상술한 설명에서 세분화되어 있지만, 이러한 관계 등은 적합하고 유사한 결과를 얻기 위해 변경될 수 있다. 당업자들이라면 본 발명의 개시내용에 따라 본 발명을 다르게 응용하고 변경할 수 있을 것이다. 따라서, 이러한 변경 등은 본 명세서에 첨부된 청구범위에 의해 규정된 바와 같이 본 발명의 범주내에 포함된다.

Claims (9)

  1. 음성 전치증폭기 및 중간 대역 압축기 회로로서,
    버퍼링 입력 프로그램 신호에 응답하는 신호 입력부를 구비하고, 상기 버퍼링 입력 프로그램 신호를 프로세싱하여 저역 통과 신호, 중간 대역 통과 신호 및 고역 통과 신호를 제공하며, 상기 저역 통과, 중간 대역 통과 및 고역 통과 신호 제각각의 상대 진폭을 조절하고, 상기 저역 통과 신호, 상기 중간 대역 통과 신호 및 상기 고역 통과 신호를 가산하여 보상 신호를 출력하는 전치증폭기 회로와,
    상기 보상 신호를 수신하도록 접속된 신호 입력부와, 상기 중간 대역 통과 신호의 적어도 샘플부를 수신하도록 접속된 제어 신호 입력부를 구비한 전압 제어 증폭기 회로를 포함하고,
    상기 전압 제어 증폭기 회로는 상기 중간 대역 통과 신호의 상기 샘플부에 응답해, 상기 중간 대역 통과 신호의 상기 샘플부의 진폭 증가에 따라 상기 보상 신호를 스케일링하여 출력 단자에서 정정된 출력 신호를 제공하는 음성 전치증폭기 및 중간 대역 압축기 회로.
  2. 제 1 항에 있어서,
    입력 프로그램 신호에 응답해, 상기 입력 프로그램 신호를 버퍼링하여 버퍼링 입력 프로그램 신호를 상기 전치증폭기의 신호 입력부에 제공하는 버퍼 회로를 더 포함하는 음성 전치증폭기 및 중간 대역 압축기 회로.
  3. 제 1 항에 있어서,
    상기 전압 제어 증폭기 회로는
    상기 중간 대역 통과 신호의 상기 샘플부에 응답해, 상기 중간 대역 통과 신호의 상기 샘플부를 버퍼링 및 정류하여 상기 중간 대역 통과 신호의 샘플부를 제공하는 버퍼 및 검출기 회로를 더 포함하고,
    상기 전압 제어 증폭기 회로는 상기 중간 대역 통과 신호의 상기 버퍼링 및 정류 샘플부에 응답해, 상기 보상 신호를 감쇠 및 스케일링하여 상기 정정된 출력 신호를 제공하는 음성 전치증폭기 및 중간 대역 압축기 회로.
  4. 제 1 항에 있어서,
    상기 전압 제어 증폭기 회로는
    상기 중간 대역 통과 신호의 상기 샘플부에 응답해, 상기 중간 대역 통과 신호의 상기 샘플부를 버퍼링하여 중간 대역 통과 신호의 버퍼링 샘플부를 제공하는 버퍼 회로와,
    상기 버퍼링 중간 대역 통과 신호에 응답하는 입력부를 구비하고, 검출 및 필터링 중간 대역 통과 신호를 제공하는 검출기 회로를 더 포함하고,
    상기 전압 제어 증폭기 회로는 상기 검출 및 필터링 중간 대역 통과 신호에 접속되어 있는 제어 신호 입력부를 갖는 전압 제어 증폭기 소자(VCA)를 구비하고, 상기 보상 신호를 스케일링하여 상기 정정된 출력 신호를 제공하는 음성 전치증폭 기 및 중간 대역 압축기 회로.
  5. 프로그램 신호 소스로부터 프로그램 신호를 수신하도록 접속된 음성 전치증폭기 및 중간 대역 압축기 회로로서,
    입력 프로그램 신호에 응답해, 상기 입력 프로그램 신호를 버퍼링하여 버퍼링 입력 프로그램 신호를 제공하는 버퍼 회로와,
    상기 입력 프로그램 신호에 응답해, 저역 통과 신호, 중간 대역 통과 신호 및 고역 통과 신호를 제공하고, 상기 저역 통과 신호, 상기 중간 대역 통과 신호 및 상기 고역 통과 신호를 가산 및 스케일링하여 보상 신호를 제공하는 상태 변수 전치증폭기와,
    상기 보상 신호를 수신하도록 접속된 신호 입력부와, 상기 중간 대역 통과 신호의 적어도 샘플부를 수신하도록 접속된 제어 신호 입력부를 구비한 전압 제어 증폭기 회로를 포함하고,
    상기 전압 제어 증폭기 회로는 상기 중간 대역 통과 신호의 상기 샘플부에 응답해, 상기 보상 신호를 스케일링하고, 사전설정된 선형의 진폭 범위를 유지하는 특징의 정정된 출력 신호를 출력 단자에서 제공하는 음성 전치증폭기 및 중간 대역 압축기 회로.
  6. 제 5 항에 있어서,
    중간 대역의 보상 신호는 고주파수 보상 신호와 저역 보상 신호 성분에 대해 위상이 반전되는 음성 전치증폭기 및 중간 대역 압축기 회로.
  7. 제 5 항에 있어서,
    상기 전압 제어 증폭기 회로는
    상기 중간 대역 통과 신호의 상기 샘플부에 응답해, 상기 중간 대역 통과 신호의 버퍼링 샘플부를 제공하는 버퍼링 위상 변환기 회로와,
    상기 중간 대역 통과 신호의 상기 버퍼링 샘플부에 응답해, 상기 중간 대역 통과 신호의 검출 샘플부를 제공하는 검출기 회로와,
    상기 중간 대역 통과 신호의 상기 검출 샘플부를 필터링하여 상기 중간 대역 통과 신호의 검출 및 필터링 샘플부를 제공하는 필터와,
    상기 보상 신호에 응답하도록 접속된 신호 입력부와, 상기 중간 대역 통과 신호의 상기 검출 및 필터링 샘플부에 응답하도록 접속된 제어 신호 입력부를 구비한 전압 제어 증폭기 및 버퍼 회로를 더 포함하고,
    상기 전압 제어 증폭기 회로는 상기 중간 대역 통과 신호의 상기 검출 및 필터링 샘플부에 따라, 상기 보상 신호의 진폭을 감쇠시켜 사전설정된 선형의 진폭 범위를 유지하는 정정된 출력 신호를 출력 단자에서 제공하는 음성 전치증폭기 및 중간 대역 압축기 회로.
  8. 프로그램 신호 소스로부터 프로그램 신호를 수신하도록 접속된 음성 전치증폭기 및 중간 대역 압축기 회로로서,
    프로그램 입력 신호에 응답해, 저역 통과 신호, 중간 대역 통과 신호 및 고역 통과 신호를 제공하고, 상기 저역 통과 신호, 상기 중간 대역 통과 신호 및 상기 고역 통과 신호를 가산 및 스케일링하여 보상 신호를 제공하는 상태 변수 전치증폭기와,
    상기 보상 신호를 수신하도록 접속된 신호 입력부와, 상기 중간 대역 통과 신호의 적어도 샘플부를 수신하도록 접속된 제어 신호 입력부를 구비한 전압 제어 증폭기 회로를 포함하고,
    상기 전압 제어 증폭기는
    상기 중간 대역 통과 신호의 상기 샘플부에 응답해, 상기 중간 대역 통과 신호의 버퍼링 샘플부를 제공하는 버퍼링 위상 변환기 회로와,
    상기 중간 대역 통과 신호의 상기 버퍼링 샘플부에 응답해, 상기 중간 대역 통과 신호의 검출된 버퍼링 샘플부를 제공하는 검출기 회로와,
    상기 중간 대역 통과 신호의 상기 검출된 버퍼링 샘플부를 필터링하여 상기 중간 대역 통과 신호의 검출 및 필터링된 버퍼링 샘플부를 제공하는 필터와,
    상기 보상 신호에 응답하도록 접속된 신호 입력부와, 상기 중간 대역 통과 신호의 상기 검출 및 필터링된 버퍼링 샘플부에 응답하도록 접속된 제어 신호 입력부를 구비한 전압 제어 증폭기 및 버퍼 소자(VCA)를 더 포함하고,
    상기 전압 제어 증폭기 소자는 상기 중간 대역 통과 신호의 상기 검출 및 필터링된 버퍼링 샘플부의 진폭 증가에 따라 상기 보상 신호의 진폭을 감쇠시켜 사전설정된 선형의 진폭 범위를 유지하는 정정된 출력 신호를 출력 단자에서 제공하는 음성 전치증폭기 및 중간 대역 압축기 회로.
  9. 제 9 항에 있어서,
    상기 중간 대역 통과 신호의 상기 버퍼링 샘플부에 응답해, 상기 중간 대역 통과 신호의 검출된 버퍼링 샘플부를 제공하는 상기 검출기 회로는
    검출기 회로 입력 단자 - 상기 검출기 회로 입력 단자는 상기 중간 대역 통과 신호의 상기 버퍼링 샘플부에 접속됨 - 및 검출기 회로 출력 단자와,
    반전/비반전 입력부 및 증폭기 출력 단자를 구비한 연산 증폭기와,
    제1 및 제2 단부를 각기 구비한 제1 및 제2 저항과,
    음극과 양극을 각기 구비한 제1 및 제2 다이오드를 더 포함하고,
    상기 제1 및 제2 저항의 제1 단부와, 상기 제1 다이오드의 양극은 상기 증폭기의 반전 입력부에 접속되고, 상기 제1 다이오드의 음극 및 상기 제2 다이오드의 양극은 상기 증폭기의 출력 단자에 접속되고, 상기 제1 저항의 제2 단부는 상기 검출기 회로의 입력 단자에 접속되고, 상기 제2 저항의 제2 단부 및 상기 제2 다이오드의 음극은 상기 검출기 회로의 출력 단자에 접속되고, 상기 연산 증폭기의 비반전 입력부는 접지점 기준 전위에 접속되고, 상기 검출기 회로는 상기 중간 대역 통과 신호의 상기 검출된 버퍼링 샘플부를 상기 검출기 회로의 출력 단자에 제공하도록 동작하며, 상기 필터는 상기 검출기 회로의 출력 단자에 접속되어 상기 중간 대역 통과 신호의 상기 검출된 버퍼링 샘플부를 수신하고, 상기 중간 대역 통과 신호의 상기 검출 및 필터링된 버퍼링 샘플부를 상기 전압 제어 증폭기 소자의 신호 입 력부에 제공하도록 동작하는 음성 전치증폭기 및 중간 대역 압축기 회로.
KR1020067005894A 2003-09-26 2004-09-15 음성 전치증폭기 및 중간 대역 압축기 회로 KR20070021986A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067005894A KR20070021986A (ko) 2003-09-26 2004-09-15 음성 전치증폭기 및 중간 대역 압축기 회로

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/672,004 2003-09-26
KR1020067005894A KR20070021986A (ko) 2003-09-26 2004-09-15 음성 전치증폭기 및 중간 대역 압축기 회로

Publications (1)

Publication Number Publication Date
KR20070021986A true KR20070021986A (ko) 2007-02-23

Family

ID=43653803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005894A KR20070021986A (ko) 2003-09-26 2004-09-15 음성 전치증폭기 및 중간 대역 압축기 회로

Country Status (1)

Country Link
KR (1) KR20070021986A (ko)

Similar Documents

Publication Publication Date Title
US8565448B2 (en) Dynamic bass equalization with modified Sallen-Key high pass filter
US7764796B2 (en) Signal strength information dependent control of small electrodynamic transducers in audio systems
EP1665524B1 (en) Dynamic bass boost apparatus and method
US7171002B2 (en) Methods and apparatus for sub-harmonic generation, stereo expansion and distortion
EP1774828A1 (en) Sound enhancement
US8428917B2 (en) Signal processing device and signal processing method
US20040114769A1 (en) Method of modifying low frequency components of a digital audio signal
US20050069155A1 (en) Audio pre-amp and mid-band compressor circuit
EP3379847B1 (en) Audio device, speaker device, and audio signal processing method
JP4712263B2 (ja) オーディオブースタ回路
JP2006187003A (ja) ３チャンネルの状態可変圧縮回路
US7388959B2 (en) Harmonic generator and pre-amp
KR20070021986A (ko) 음성 전치증폭기 및 중간 대역 압축기 회로
JPH0761192B2 (ja) 車載用音響再生装置
JP3888592B2 (ja) 状態変数前置増幅器を有する低入力信号帯域幅圧縮器・増幅器制御回路
US20230069729A1 (en) Method and associated device for transforming characteristics of an audio signal
JP2011172189A (ja) 増幅回路
KR101656213B1 (ko) 컷-오프 주파수를 실시간으로 조절가능한 증폭기 및 증폭 방법
JP3882363B2 (ja) 楽音信号のエフェクト回路
JPH04109799A (ja) 音響信号再生装置
KR20020035663A (ko) 마이크 입력부를 구비한 음향신호 강조회로
KR20020035664A (ko) 마이크 입력부를 구비한 음향신호 강조회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application