KR20070019048A - 도팅 수단을 갖는 플럭스 도포 장치 - Google Patents

도팅 수단을 갖는 플럭스 도포 장치 Download PDF

Info

Publication number
KR20070019048A
KR20070019048A KR1020050072885A KR20050072885A KR20070019048A KR 20070019048 A KR20070019048 A KR 20070019048A KR 1020050072885 A KR1020050072885 A KR 1020050072885A KR 20050072885 A KR20050072885 A KR 20050072885A KR 20070019048 A KR20070019048 A KR 20070019048A
Authority
KR
South Korea
Prior art keywords
flux
dotting
external connection
bath
connection terminal
Prior art date
Application number
KR1020050072885A
Other languages
English (en)
Inventor
김상근
김길백
정용진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050072885A priority Critical patent/KR20070019048A/ko
Publication of KR20070019048A publication Critical patent/KR20070019048A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 도팅 수단을 갖는 플럭스 도포 장치에 관한 것으로서, 반도체 패키지의 외부 접속 단자에 플럭스를 효과적으로 도포하기 위한 것이다. 본 발명은 플럭스가 채워진 배스와, 배스의 상부를 이동하며 플럭스를 평탄하게 하는 나이프, 그리고 배스를 관통하여 설치되는 도팅부를 상하로 이동시키며 반도체 패키지의 외부 접속 단자와 접촉시켜 플럭스를 도포하는 도팅 수단을 갖는 플럭스 도포 장치를 제공한다.
따라서, 반도체 칩이 외부 접속 단자와 기판의 동일한 면에 실장되는 반도체 패키지에 플럭스를 도포하는 경우에도, 플럭스를 외부 접속 단자에 균일하게 도포할 수 있으며, 반도체 칩에 플럭스가 도포되는 것을 방지할 수 있는 효과가 있다.
플럭스, 도팅, 접합, 솔더, 적층 패키지

Description

도팅 수단을 갖는 플럭스 도포 장치{APPRATUS FOR APPLY FLUX WITH DOTTING MEANS}
도 1은 종래의 플럭스 도포 장치를 개략적으로 나타내는 부분 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 도팅 수단을 갖는 플럭스 도포 장치의 도포 과정을 순서에 따라 도시한 부분 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 100: 플럭스 도포 장치 11, 110 : 나이프(knife)
12, 120 : 배스(bath) 13, 121 : 홈
16, 160 : 반도체 패키지 17, 161 : 외부 접속 단자
20, 150 : 플럭스(flux) 130 : 도팅 수단
131 : 도팅부 132 : 체결판
134 : 구동 수단
본 발명은 플럭스 도포 장치에 관한 것으로, 더욱 상세하게는 반도체 패키지에 형성된 외부 접속 단자에 플럭스를 도포함에 있어서, 플럭스를 균일하게 도포할 수 있는 반도체 패키지의 플럭스 도포 장치에 관한 것이다.
최근 고집적 반도체 패키지의 구현을 위해 복수개의 반도체 패키지들을 적층하고, 그 외부 접속 단자들을 전기적으로 연결하여 형성하는 적층 패키지의 개발이 활발하게 진행되고 있다.
이러한 적층 패키지들은 적층되는 반도체 패키지들의 외부 접속 단자들을 서로 접합하기에 앞서, 전처리 공정으로 외부 접속 단자의 접합부에 형성되는 표면 산화막 등을 제거하기 위해 플럭스(flux)를 도포하는 공정을 거친다. 플럭스는 금속 표면의 산화막을 제거하고, 리플로우 공정 시 금속의 재산화를 방지하는 역할을 하며, 이에 관한 자세한 예가 한국특허공개공보 제2004-0018718호에 개시되어 있다.
이러한 플럭스를 반도체 패키지의 외부 접속 단자에 도포하는 공정은 일반적으로 플럭스 도포 장치를 통해 진행되며, 도 1에 종래 기술에 따른 플럭스 도포 장치의 단면도를 개략적으로 도시하고 있다.
도 1을 참조하면, 종래의 플럭스 도포 장치(10)는 배스(bath; 12) 및 나이프(knife; 11)를 포함하여 구성된다.
배스(12)는 내부에 플럭스(20)를 수용하는 곳으로, 판 형상이며 상면에 플럭스(20)가 채워지는 사각 형상의 홈(13)이 형성되어 있다. 나이프(11)는 배스(12)의 상부에 설치되며, 플럭스(20)의 상부면을 따라 왕복으로 이동하며 플럭스(20)의 표면을 평탄하게 한다.
이와 같이 구성되는 플럭스 도포 장치(10)는 먼저 이송 수단(도시되지 않음) 에 의해 다수개의 반도체 패키지(16)들이 배스(12)의 상부로 이송된다. 이송된 반도체 패키지(16)들이 플럭스(20) 상부에 위치되면, 이송 수단은 하강하여 반도체 패키지(16)들의 외부 접속 단자(17)를 플럭스(20)가 채워져 있는 홈(13)의 내부로 안착시킨다. 이에 따라, 반도체 패키지(16)들의 외부 접속 단자(17)는 배스(12)에 형성되어 있는 홈(13)의 깊이만큼 플럭스(20)에 잠기게 되고, 이에 외부 접속 단자(17)의 표면에 플럭스(20)가 도포된다. 외부 접속 단자(17)에 플럭스(20)가 도포되면, 이송 수단은 반도체 패키지(16)들을 상승시킨 후, 다음 공정으로 이송하게 된다.
그러나, 이러한 플럭스 도포 장치에서 반도체 칩과 외부 접속 단자가 기판의 일면에 함께 실장되어 있는 반도체 패키지를 도포하는 경우, 외부 접속 단자와 반도체 칩과의 높이 차이가 크지 않기 때문에 문제가 발생된다. 즉, 종래의 플럭스 도포 장치로 외부 접속 단자에 플럭스를 도포하게 되면, 반도체 칩에도 플럭스가 도포되는 경우가 발생된다.
이렇게 반도체 칩에 플럭스가 도포된 반도체 패키지가 리플로우 공정을 거치게 되면, 반도체 칩에 도포된 플럭스에 의하여 적층되는 반도체 패키지들 사이에 문제가 발생된다. 즉, 상부에 적층되어 있는 반도체 패키지의 반도체 칩에 도포된 플럭스와, 그 하부에 적층되어 있는 반도체 패키지의 본딩 와이어를 보호하기 위하여 형성된 봉지재가 고온의 리플로우 공정을 거치면서 화학적으로 반응하기 때문에, 이에 따라, 하부에 적층된 반도체 패키지에 형성된 본딩 와이어의 접속 신뢰도가 낮아져 불량률이 높아지게 된다.
또한, 이를 방지하기 위해 외부 접속 단자에만 플럭스를 도포하려는 경우, 외부 접속 단자와 반도체 칩과의 높이 차이만큼만 플럭스를 도포할 수 있으므로, 리플로우 공정 시 적층되는 반도체 패키지들 간의 접속 신뢰성에 낮아지는 문제가 있다.
따라서, 본 발명의 목적은 반도체 패키지의 외부 접속 단자에 플럭스를 균일하게 도포할 수 있는 도팅 수단을 갖는 플럭스 도포 장치를 제공하는 데에 있다.
상기 목적을 달성하기 위한 본 발명은 판 형상이며 상면에 플럭스가 채워지는 홈이 형성된 배스와, 배스의 상면에서 왕복 이동하면서 플럭스를 평탄화하는 나이프를 포함하는 플럭스 도포 장치에 있어서, 홈의 중심부를 관통하고 상하로 이동이 가능하도록 설치되며, 반도체 패키지의 외부 접속 단자와 접촉하여 플럭스를 도포하는 도팅 수단을 포함하는 것을 특징으로 한다.
이 경우, 도팅 수단은 배스를 관통하며, 반도체 패키지의 외부 접속 단자와 대응되도록 설치되는 도팅부, 도팅부의 하단부에 체결되는 체결판, 배스의 하부에서 체결판의 하면에 체결되어 도팅부를 승강 구동시키는 구동 수단을 포함할 수 있다. 이때, 도팅부는 핀 형상 또는 블록 형상으로 형성될 수 있으며, 배스는 교체 가능한 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 고안의 실시예를 보다 상세하게 설명하고자 한다. 한편, 본 발명의 실시예들에서는, 종래 기술과 실질적으로 동일한 구성과 기 능을 가진 구성 요소들에 대해서는 상세한 설명을 생략하며, 본 발명에 따른 도팅 수단이 설치된 구조를 중심으로 설명하도록 하겠다
도 2a 및 도 2b는 본 발명의 실시예에 따른 도팅 수단을 갖는 플럭스 도포 장치의 도포 과정을 순서에 따라 도시한 부분 단면도이다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 플럭스 도포 장치(100)는 나이프(110), 배스(120) 및 도팅 수단(130)을 포함하여 구성된다.
도팅 수단(130)은 도팅부(131), 체결판(132), 및 구동 수단(134)을 포함하여 구성된다.
도팅부(131)는 반도체 패키지(160)의 외부 접속 단자(161)와 접촉하여 플럭스(150)를 도포하는 부분으로써, 배스(120)를 수직으로 관통하여 설치되며, 일단이 홈(121)의 저면과 일직선을 이루며 위치하고, 타단은 배스(120)의 하부로 돌출되어 형성된다.
이러한 도팅부(131)는 외부 접속 단자(161)의 배열과 대응되는 위치에 설치된다. 따라서, 반도체 칩이 실장된 부분과 대응되는 위치에는 도팅부(131)가 형성되지 않는다. 여기서, 도팅부(131)는 각 외부 접속 단자(161)와 대응되도록 핀 형상으로 형성될 수 있고, 외부 접속 단자(161)가 소정의 영역을 형성하며 배열되어 있는 경우, 이러한 소정의 영역에 대응되는 면이 돌출되는 블록 형상으로 형성될 수도 있다.
체결판(132)은 그 상면에 도팅부(131)의 타단이 체결된다. 체결판(132)은 구동 수단(134)으로부터 전달되는 승강 동력을 모든 도팅부(131)에게 전달하는 역할 을 한다.
구동 수단(134)은 체결판(132)의 하면에 연결되며, 승강 구동을 통해 도팅부(131)를 상하 방향으로 이동시킨다.
이와 같은 구성을 갖는 도팅 수단(130)을 갖는 플럭스 도포 장치(100)의 작동을 살펴보면 다음과 같다.
먼저, 외부 접속 단자(161)의 도포를 위해 반도체 패키지(160)들이 이송 수단(도시되지 않음)에 의하여 홈(121)의 상부로 이송된다. 이 과정에서 나이프(110)는 배스(120)에 채워져 있는 플럭스(150)의 상면을 훑으며 이동하여 플럭스(150)의 표면을 평탄하게 만든다.
이송된 반도체 패키지(160)들이 이송 수단에 의해 하강되어 플럭스(150)의 상면과 근접하게 되면, 구동 수단(134)은 상승 구동하여 도팅부(131)를 상승시킨다. 이때, 도팅부(131)는 홈(121)의 저면과 일직선을 이루며 위치하고 있기 때문에 상승함과 동시에 그 상부에 있던 플럭스(150)를 밀어 올리게 되고, 이에 따라 도팅부(131)의 상부에는 적정량의 플럭스(150)가 얹힌 상태로 상승하게 된다.
구동 수단(134)의 상승 구동에 의해 상승된 도팅부(131)는 하강 중이던 반도체 패키지(160)들의 외부 접속 단자(161)와 만나게 된다. 도팅부(131)와 외부 접속 단자(161)가 접촉하게 되면, 이송 수단은 반도체 패키지(160)의 변형 등에 의해 도팅부(131)와 접촉하지 못한 외부 접속 단자(161)에도 플럭스(150)가 도포될 수 있도록 반도체 패키지(160)를 하방으로 가압하게 된다. 이에 따라, 도팅부(131)에 얹혀 있는 플럭스(150)가 모든 외부 접속 단자(161)와 접촉함으로써 반도체 패키지 (160)의 외부 접속 단자(161)에 플럭스(150)를 도포하게 된다.
이때, 반도체 패키지(160)들은 외부 접속 단자(161)와 접촉하고 있는 도팅부(131)에 의해서만 플럭스(150)가 도포되므로, 반도체 칩에는 플럭스(150)가 도포되지 않게 된다.
모든 외부 접속 단자(161)가 도팅부(131)와 접촉하여 플럭스(150)가 도포되면, 이송 수단은 다시 반도체 패키지(160)들을 상승시켜 다음 공정으로 이송하게 되고, 구동 수단(134)은 도팅부(131)를 하강시킨다. 하강이 완료되면, 나이프(110)는 플럭스(150)의 상면을 다시 이동하면서 플럭스(150)의 표면을 평탄하게 하여 다음에 이송되는 반도체 패키지(160)의 플럭스(150) 도포 공정을 준비하게 된다.
이러한 플럭스 도포 장치(100)는 도팅부(131)의 상부에 얹혀지는 적정량의 플럭스(150)를 이용하여 외부 접속 단자(161)에 플럭스(150)를 도포하게 되므로, 외부 접속 단자(161)에 플럭스(150)가 과다/과소하게 도포되는 것을 방지할 수 있다.
한편, 본 발명에 따른 도팅 수단을 갖는 플럭스 도포 장치는 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이 가능하다.
예를 들어, 본 발명에서 도팅 수단은 외부 접속 단자에 플럭스를 도포하기 위해 이용되지만, 기판의 볼 랜드와 같이 솔더가 접합되는 위한 곳이면 어떠한 곳에도 이용될 수 있다. 또한, 본 발명의 배스 및 도팅 수단은 그 형태와 구조가 특정 반도체 패키지의 형태에 적합하도록 한정되는 것은 아니며, 도포되는 반도체 패 키지의 형태에 따라 각각 변경되거나 교체될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 도팅 수단을 갖는 플럭스 도포 장치는 플럭스가 담긴 배스의 내부에 배스를 관통하여 설치되고, 상하로 이동하며 반도체 패키지의 외부 접속 단자에 플럭스를 도포하는 도팅 수단을 제공한다.
따라서, 반도체 칩이 외부 접속 단자와 기판의 동일한 면에 실장되는 반도체 패키지에 플럭스를 도포하는 경우에도 플럭스가 외부 접속 단자에 균일하게 도포할 수 있으므로 반도체 패키지의 접합 신뢰성을 높일 수 있다. 또한, 반도체 칩에 플럭스가 도포되는 것을 방지할 수 있으므로 리플로우 공정 시 반도체 패키지의 불량을 줄일 수 있다.

Claims (4)

  1. 판 형상이며 상면에 플럭스가 채워지는 홈이 형성된 배스와, 상기 배스의 상면에서 왕복 이동하면서 상기 플럭스를 평탄화하는 나이프를 포함하는 플럭스 도포 장치에 있어서,
    상기 홈의 중심부를 관통하고 상하로 이동이 가능하도록 설치되며, 반도체 패키지의 외부 접속 단자와 접촉하여 플럭스를 도포하는 도팅 수단을 포함하는 것을 특징으로 하는 도팅 수단을 갖는 플럭스 도포 장치.
  2. 제 1 항에 있어서, 상기 도팅 수단은,
    상기 배스를 관통하며, 상기 반도체 패키지의 상기 외부 접속 단자와 대응되도록 설치되는 도팅부;
    상기 도팅부의 하단부에 체결되는 체결판;
    상기 배스의 하부에서 상기 체결판의 하면에 체결되어 상기 도팅부를 승강 구동시키는 구동 수단;을 포함하는 것을 특징으로 하는 도팅 수단을 갖는 플럭스 도포 장치.
  3. 제 2 항에 있어서, 상기 도팅부는 핀 형상 또는 블록 형상으로 형성되는 것을 특징으로 하는 도팅 수단을 갖는 플럭스 도포 장치.
  4. 제 1 항 내지 제 3 항의 어느 한 항에 있어서, 상기 배스는 교체 가능한 것을 특징으로 하는 도팅 수단을 갖는 플럭스 도포 장치.
KR1020050072885A 2005-08-09 2005-08-09 도팅 수단을 갖는 플럭스 도포 장치 KR20070019048A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072885A KR20070019048A (ko) 2005-08-09 2005-08-09 도팅 수단을 갖는 플럭스 도포 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072885A KR20070019048A (ko) 2005-08-09 2005-08-09 도팅 수단을 갖는 플럭스 도포 장치

Publications (1)

Publication Number Publication Date
KR20070019048A true KR20070019048A (ko) 2007-02-15

Family

ID=43652246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072885A KR20070019048A (ko) 2005-08-09 2005-08-09 도팅 수단을 갖는 플럭스 도포 장치

Country Status (1)

Country Link
KR (1) KR20070019048A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120046873A (ko) * 2010-10-29 2012-05-11 삼성전자주식회사 반도체 칩 실장 장치
US8697494B2 (en) 2010-10-21 2014-04-15 Samsung Electronics Co., Ltd Method of manufacturing a flip chip package and apparatus to attach a semiconductor chip used in the method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697494B2 (en) 2010-10-21 2014-04-15 Samsung Electronics Co., Ltd Method of manufacturing a flip chip package and apparatus to attach a semiconductor chip used in the method
KR20120046873A (ko) * 2010-10-29 2012-05-11 삼성전자주식회사 반도체 칩 실장 장치

Similar Documents

Publication Publication Date Title
US7394150B2 (en) Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US8586419B2 (en) Semiconductor packages including die and L-shaped lead and method of manufacture
TWI559444B (zh) 具有堆疊導線之積體電路封裝系統及其製造方法
US7238551B2 (en) Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
EP0704896A2 (en) Tape automated bonding type semiconductor device
TWI251317B (en) Apparatus and process for precise encapsulation of flip chip interconnects
CN109427755B (zh) 半导体装置组合件和其制造方法
WO2006058030A2 (en) Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US7592699B2 (en) Hidden plating traces
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
US20090004785A1 (en) Method of fabricating a semiconductor package having through holes for molding back side of package
CN205282448U (zh) 表面安装类型半导体器件
CN101335224A (zh) 半导体封装结构及其制造方法
KR20070019048A (ko) 도팅 수단을 갖는 플럭스 도포 장치
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
JP2009049249A (ja) 半導体装置及びその製造方法
US11270982B2 (en) Method of manufacturing power semiconductor device and power semiconductor device
KR20150046614A (ko) 코이닝 장치
KR20120022361A (ko) 기판용 코인 헤드
CN110265312B (zh) 引线键合设备及操作方法
KR102494595B1 (ko) 반도체 패키지
JP2006156437A (ja) リードフレーム及び半導体装置
CN100461354C (zh) 适用集成电路及发光二极管的封装方法
US9190349B1 (en) Integrated circuit packaging system with leadframe and method of manufacture thereof
CN207503964U (zh) 芯片尺寸封装结构

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination