KR20070016374A - 표시 장치와, 이의 구동 방법 및 장치 - Google Patents

표시 장치와, 이의 구동 방법 및 장치 Download PDF

Info

Publication number
KR20070016374A
KR20070016374A KR1020050070989A KR20050070989A KR20070016374A KR 20070016374 A KR20070016374 A KR 20070016374A KR 1020050070989 A KR1020050070989 A KR 1020050070989A KR 20050070989 A KR20050070989 A KR 20050070989A KR 20070016374 A KR20070016374 A KR 20070016374A
Authority
KR
South Korea
Prior art keywords
reference gamma
frame
data signal
voltage
data
Prior art date
Application number
KR1020050070989A
Other languages
English (en)
Other versions
KR101154341B1 (ko
Inventor
윤원봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050070989A priority Critical patent/KR101154341B1/ko
Priority to JP2006205128A priority patent/JP5305570B2/ja
Priority to CN200610108369XA priority patent/CN1909053B/zh
Priority to US11/498,936 priority patent/US7880706B2/en
Publication of KR20070016374A publication Critical patent/KR20070016374A/ko
Application granted granted Critical
Publication of KR101154341B1 publication Critical patent/KR101154341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

가로줄 형태의 불량을 제거하기 위한 표시 장치와, 이의 구동 방법 및 장치가 개시된다. 표시 패널은 영상을 표시하는 복수의 화소부들을 포함한다. 기준감마 처리부는 일정주기로 기준감마전압을 출력한다. 소스 구동부는 일정주기동안 기준감마전압을 이용하여 데이터신호를 아날로그 형태의 데이터전압으로 처리하여 화소부에 출력한다. 타이밍 제어부는 입력된 데이터신호의 프레임을 판단하고, 임의의 프레임에 해당하는 데이터신호 및 기준감마전압을 소정시간 지연시키어 소스 구동부에 출력한다. 이에 따라, 홀수번째 프레임의 데이터신호 또는 짝수번째 프레임의 데이터신호를 1H 지연시켜 처리함으로써 가로줄 형태의 화질 불량을 막을 수 있다.
프레임, 지연, 시리얼 감마전압, 반전 구동

Description

표시 장치와, 이의 구동 방법 및 장치{DISPLAY DEVICE, METHOD AND APPARATUS FOR DRIVING THE SAME}
도 1은 2 ×1 반전 방식을 설명하기 위한 개념도이다.
도 2는 본 발명의 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 3은 도 2에 도시된 메인 구동부에 대한 상세한 블록도이다.
도 4는 도 3에 도시된 타이밍 제어부에 대한 상세한 블록도이다.
도 5는 도 3에 도시된 기준감마 처리부에 대한 상세한 블록도이다.
도 6은 도 3에 도시된 소스 구동칩에 대한 상세한 블록도이다.
도 7은 도 6에 도시된 소스 구동칩의 입력신호에 대한 타이밍도이다.
도 8은 도 3에 도시된 메인 구동부의 구동 방법을 설명하기 위한 흐름도이다.
도 9는 도 3에 도시된 메인 구동부의 입출력신호에 대한 타이밍도이다.
도 10a 및 도 10b는 도 8의 구동 방법에 따른 인접한 프레임 화면들의 개념도이다.
도 11a 및 도 11b는 비교예에 따른 인접한 프레임 화면들의 개념도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 패널 200 : 메인 구동부
300 : 소스 구동부 400 : 게이트 구동부
210 : 타이밍 제어부 230 : 전압 발생부
250 : 기준감마 처리부 211 : 제어부
212 : 제어신호생성부 213 : 데이터 입력부
214 : 저장부 215 : 데이터 출력부
251 : 감마저장부 253 : 디지털-아날로그 변환기
310 : 소스 구동칩 311 : 제1 샘플/홀드부
312 : 래치부 313 : 제2 샘플/홀드부
314 : 디지털아날로그변환부 315 : 버퍼부
본 발명은 표시 장치와, 이의 구동 방법 및 장치에 관한 것으로, 보다 상세하게는 가로줄 형태의 불량을 제거하기 위한 표시 장치와, 이의 구동 방법 및 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 액정표시패널에 구동신호를 인가하는 구동부를 포함한다. 액정표시패널은 게이트 배선들과 소스 배선들에 의해 정의된 복수의 화소부들이 구성되며, 각각의 화소부에는 스위칭 소자, 액정 캐패시터 및 스토리지 캐패시터가 형성된다.
액정표시장치의 액정은 지속적으로 일방향의 전압이 인가되면 액정층이 열화 되는 특성을 갖는다. 이러한 액정의 열화를 방지하기 위해 액정표시장치는 액정에 인가되는 전압의 극성을 일정한 주기로 기준전압 대비 반전시키는 반전 방식을 채용하고 있다.
예를 들면, 프레임 단위로 극성을 반전하는 프레임 반전 방식, 라인 단위로 극성을 반전하는 라인 반전 방식 및 도트 단위로 극성을 반전하는 도트 반전 방식 등을 기본으로 다양한 반전 방식이 개발되고 있다.
반전 방식에 의해 액정표시장치에 중간 그레이 화면 또는 도트 패턴 화면을 표시할 경우, 각각의 반전 방식에 따라 다양한 플리커(Flicker) 현상이 발생한다. 예를 들면, 프레임 반전 방식에서는 화면 전체에 플리커 현상이 발생하고, 라인 반전 방식에서는 가로줄 또는 세로줄의 플리커 현상이 발생하며, 도트 반전 방식에서는 도트별로 플리커 현상이 발생한다.
상기와 같은 플리커 현상을 최소화하기 위한 반전 방식으로 2 ×1 반전 방식이 채용되고 있다.
도 1은 2 ×1 반전 방식을 설명하기 위한 개념도이다.
도 1에 도시된 바와 같이, 2 ×1 반전 방식은 이전 프레임(2N-1 FRAME)의 데이터 전압 극성에 대해 현재 프레임(2N FRAME)의 데이터 전압 극성을 반전시키고, 매 프레임의 데이터 전압은 2H(H ; 수평구간) 주기로 데이터 전압의 극성을 반전시키는 방식이다.
2 ×1 반전 방식은 데이터신호의 전압 변동폭이 2H 간격으로 크게 발생하므로 구동전압(AVDD)의 리플(Ripple) 역시 2H 간격으로 발생한다. 구동전압(AVDD)의 리플은 액정표시장치의 화면에 가로줄 형태의 화질 불량을 야기한다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 가로줄 형태의 화면 불량을 제거하기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 장치의 구동 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 장치는 표시 패널, 기준감마 처리부, 소스 구동부 및 타이밍 제어부를 포함한다. 상기 표시 패널은 영상을 표시하는 복수의 화소부들을 포함한다. 상기 기준감마 처리부는 일정주기 간격으로 기준감마전압을 출력한다. 상기 소스 구동부는 상기 일정주기동안 상기 기준감마전압을 이용하여 상기 데이터신호를 아날로그 형태의 데이터전압으로 처리하여 화소부에 출력한다. 상기 타이밍 제어부는 입력된 데이터신호의 프레임을 판단하고, 임의의 프레임에 해당하는 데이터신호 및 상기 기준감마전압을 소정시간 지연시키어 상기 소스 구동부에 출력한다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 영상을 표시하는 복수의 화소부들을 포함하는 표시 패널을 구비한 표시 장치의 구동 방법은 입력된 데이터신호의 프레임을 판단하는 단계와, 판단 결과에 따라 임의의 프레임에 해당하는 데이터신호 및 상기 데이터신호를 처리하기 위한 기준감마전압을 소정시간 지연 시켜 출력하는 단계와, 상기 기준감마전압을 이용하여 상기 데이터신호를 아날로그 형태의 데이터전압으로 변환하는 단계 및 상기 데이터전압을 2H 간격으로 반전하여 화소부에 출력하는 단계를 포함한다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 영상을 표시하는 복수의 화소부들을 포함하는 표시 패널을 포함하는 표시 장치의 구동 장치는 기준감마 처리부, 소스 구동부 및 타이밍 제어부를 포함한다. 상기 기준감마 처리부는 일정주기 간격으로 기준감마전압을 출력한다. 상기 소스 구동부는 상기 일정주기동안 상기 기준감마전압을 이용하여 상기 데이터신호를 아날로그 형태의 데이터전압으로 처리하여 화소부에 출력한다. 상기 타이밍 제어부는 입력된 데이터신호의 프레임을 판단하고, 임의의 프레임에 해당하는 데이터신호 및 기준감마전압을 소정시간 지연시키어 상기 소스 구동부에 출력한다.
이러한 표시 장치와, 이의 구동 방법 및 장치에 의하면, 홀수번째 프레임의 데이터신호 또는 짝수번째 프레임의 데이터신호를 1H 지연시켜 처리함으로써 가로줄 형태의 화질 불량을 막을 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2를 참조하면, 표시 장치는 표시 패널(100) 및 구동 장치(500)를 포함한다.
표시 패널(100)은 하부기판(110)과 상부기판(120) 및 하부 및 상부기판 (110, 120) 사이에 개재된 액정층(미도시)을 포함하고, 표시 영역(DA)과 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 이루어진다.
표시 영역(DA)에는 복수의 소스 배선들(DL)과 소스 배선들(DL)과 교차하는 복수의 게이트 배선(GL)이 형성된다. 소스 배선들(DL)과 게이트 배선들(GL)에 의해 복수의 화소부들(P)이 정의되고, 각각의 화소부(P)에는 스위칭 소자(TFT)와 스위칭 소자(TFT)에 전기적으로 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)가 형성된다.
구동 장치(500)는 메인 구동부(200), 소스 구동부(300) 및 게이트 구동부(400)를 포함한다.
메인 구동부(200)는 소스인쇄회로기판(201)에 실장되어 표시 패널(100)을 구동하기 위한 구동신호들을 출력한다.
소스 구동부(300)는 표시 패널(100)의 주변 영역(PA)에 실장되거나, 집적되어 형성된다. 소스 구동부(300)는 복수의 소스 구동칩들을 가지며, 각 소스 구동칩은 소정개의 소스 배선들(DL)에 데이터신호를 전달한다.
게이트 구동부(400)는 표시 패널(100)의 주변 영역(PA)에 실장되거나, 집적되어 형성된다. 게이트 구동부(400)는 복수의 게이트 구동칩들을 가지며, 각 게이트 구동칩은 소정개의 게이트 배선들(GL)에 게이트 신호를 전달한다.
도 3은 도 2에 도시된 메인 구동부에 대한 상세한 블록도이다.
도 2 및 도 3을 참조하면, 메인 구동부(200)는 타이밍 제어부(210), 전압 발생부(230) 및 기준감마 처리부(250)를 포함한다.
타이밍 제어부(210)는 외부 장치로부터 제공되는 제어신호(202a)에 기초하여 전압 발생부(230)를 제어하는 제1 제어신호(210a)와, 기준감마 처리부(250)를 제어하는 제2 제어신호(210b)와, 소스 구동부(300)를 제어하는 제3 제어신호(210c) 및 게이트 구동부(400)를 제어하는 제4 제어신호(210d)를 출력한다.
타이밍 제어부(210)는 외부 장치로부터 입력된 데이터신호(202b)를 프레임 단위로 처리하여 제2 데이터신호(210e)를 소스 구동부(300)에 출력한다. 구체적으로 타이밍 제어부(210)는 제어신호(202a) 중 수직동기신호(VSYNC)의 개수를 카운트하여 현재 입력된 데이터신호(202b)가 홀수번째 프레임인지, 짝수번째 프레임인지를 판별한다.
타이밍 제어부(210)는 데이터신호(202b)가 홀수번째 프레임인 경우, 데이터신호(202b)를 소스 구동부(300)의 소스 구동칩들(310, 320, 330, 340)에 출력한다. 한편, 데이터신호(202b)가 짝수번째 프레임인 경우, 데이터신호(202b)를 1H 동안 지연시킨 후, 소스 구동칩들(310, 320, 330, 340)에 출력한다.
전압 발생부(230)는 외부로부터 제공된 전원전압(202c)에 기초하여 표시 장치를 구동하기 위한 구동전압들을 발생한다. 구체적으로, 구동전압들은 소스 구동부(300)를 구동하기 위한 아날로그 구동전압(AVDD)(230a)과, 게이트 구동부(400)를 구동하기 위한 게이트 구동전압(VON, VOFF)(230b) 및 표시 패널(100)의 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)의 공통전압들(VCOM, VST)(230c)을 포함한다.
기준감마 처리부(250)는 제2 제어신호(210b)에 기초하여 기준감마전압들(250a)을 소정 주기로 출력한다. 소정 주기는 예컨대, 17H 이다. 기준감마 처리부 (250)는 제2 제어신호(210b)에 기초하여 기저장된 기준감마데이터들을 독출하여 아날로그 형태의 기준감마전압들로 변환하여 출력한다.
이때, 기준감마전압들은 하나의 배선을 통해 시리얼(Serial) 방식으로 소스 구동칩들(310, 320, 330, 340)에 각각 출력한다. 상기와 같은 시리얼 방식에 의하면 표시 패널(100)의 주변 영역(PA)에 형성되는 배선의 수를 줄일 수 있어 효과적이다.
도 4는 도 3에 도시된 타이밍 제어부에 대한 상세한 블록도이다.
도 3 및 도 4를 참조하면, 타이밍 제어부(210)는 제어부(211), 제어신호 생성부(212), 데이터 입력부(213), 저장부(214) 및 데이터 출력부(215)를 포함한다.
제어부(211)는 타이밍 제어부(210)의 전반적인 동작을 제어한다. 제어부(211)는 외부로부터 입력되는 원시제어신호(CONTL) 중 수직동기신호(VSYNC)의 개수를 카운트하여 현재 입력되는 데이터신호가 홀수번째 또는 짝수번째 프레임 데이터인지를 판단한다. 제어부(211)는 판단결과에 기초하여 데이터 출력부(215)의 출력을 제어한다.
제어신호 생성부(212)는 입력된 원시클럭신호(MCLK)와 원시제어신호(CONTL)에 기초하여 제1 내지 제4 제어신호(210a, 210b, 210c, 210d)를 생성하여 출력한다. 원시제어신호(CONTL)는 수평동기신호(HSYNC), 수직동기신호(VSYNC), 데이터인에이블신호(DE)를 포함한다.
제1 제어신호(210a)는 전압 발생부(230)를 제어한다. 제2 제어신호(210b)는 소정 주기, 예컨대 17H 간격으로 기준감마 처리부(250)를 제어하여 리플레쉬된 기 준감마전압들을 소스 구동부(300)에 출력시킨다.
제3 제어신호(210c)는 수평시작신호(STH), 로드 신호(TP), 반전 신호(REV)를 포함한다. 반전 신호(REV)는 2 ×1 반전 방식에 대응하는 제어신호이다. 제4 제어신호(210d)는 수직시작신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB)를 포함한다.
데이터 입력부(213)는 외부장치로부터 제1 인터페이스방식(예컨대, LVDS(Low Voltage Differential Signal))을 통해서 데이터신호(202b)가 입력된다. 데이터신호(202b)는 레드(R), 그린(G) 및 블루(B) 데이터신호를 포함한다.
저장부(214)는 데이터 입력부(213)를 통해 입력된 데이터신호를 소정의 단위로 저장한다. 바람직하게는 저장부(214)는 데이터신호를 프레임 단위로 저장한다.
데이터 출력부(215)는 제어부(211)의 제어에 따라서 저장부(214)에 저장된 독출된 데이터신호를 소스 구동부(300)의 각각의 소스 구동칩들에 일대일(PONIT TO POINT) 방식으로 전송한다.
데이터 출력부(215)는 제어부(211)의 판단결과 홀수번째 프레임 에 해당하는 경우, 저장부(214)로부터 독출된 데이터신호를 소스 구동부에 출력한다. 한편, 제어부(211)의 판단결과 짝수번째 프레임 데이터인 경우, 저장부(214)에서 독출된 데이터신호를 1H 동안 지연시킨 후, 소스 구동부(300)에 출력한다. 또한, 제어부(211)는 기준감마 처리부(250)를 1H 구간 지연시킨 후부터 구동시킨다.
따라서, 짝수번째 프레임의 데이터신호는 홀수번째 프레임의 데이터신호가 처리된 후, 1H 구간 지연된 다음부터 처리된다.
도 5는 도 3에 도시된 기준감마 처리부에 대한 상세한 블록도이다.
도 3 및 도 5를 참조하면, 기준감마 처리부(250)는 감마저장부(251) 및 디지털-아날로그 변환기(253)를 포함한다. 감마저장부(251)에는 기준감마데이터가 저장된다. 기준감마데이터는 전체 계조레벨 중 샘플링된 소정개(예컨대, 10 개 내지 20개)의 계조레벨에 해당하는 감마전압데이터들이다.
물론, 도시되지는 않았으나, 감마저장부(251)에는 레드(R), 그린(G) 및 블루(B) 각각에 대응하는 레드-기준감마데이터, 그린-기준감마데이터 및 블루-기준감마데이터가 저장될 수도 있다.
감마저장부(251)는 타이밍 제어부(210)의 제2 제어신호(210b)에 기초하여 소정 주기로 독출된다. 여기서, 소정 주기는 17H 를 예로 한다.
디지털-아날로그 변환기(253)는 감마저장부(251)로부터 독출된 기준감마데이터들을 아날로그 형태의 기준감마전압들로 변환하여 소스 구동부(300)의 각각의 소스 구동칩들에 연속적으로 전송된다. 상기와 같이, 기준감마전압들이 각각의 소스 구동칩들로 연속적으로 전송되는 방식을 '시리얼 감마전압 방식'이라 명칭한다.
도 6은 도 3에 도시된 소스 구동칩에 대한 상세한 블록도이다.
도 3 및 도 6을 참조하면, 각각의 소스 구동칩(310)은 제1 샘플/홀드부(S/H)(311), 래치부(312), 제2 샘플/홀드부(313), 디지털-아날로그 변환부(314) 및 버퍼부(315)를 포함한다.
제1 샘플/홀드부(311)는 타이밍 제어부(210)로부터 연속적으로 입력되는 소정개의 데이터신호들을 수평시작신호(STH)에 기초하여 샘플링하고 홀딩한다. 제1 샘플/홀드부(311)에 샘플링된 소정개의 데이터신호들은 제어신호(CLK)에 기초하여 래치부(312)에 출력된다.
래치부(312)는 제1 샘플/홀드부(311)로부터 출력된 데이터신호를을 일정시간동안 래치시킨다. 래치부(312)는 로드 신호(TP)가 입력되면 래치된 데이터신호들을 디지털-아날로그 변환부(314)에 출력한다.
제2 샘플/홀드부(313)는 기준감마 처리부(250)로부터 출력된 기준감마전압들이 연속적으로 입력되면, 기준감마전압들을 샘플링하고 홀딩한다. 기준감마 처리부(250)는 타이밍 제어부(210)의 제어에 따라서 소정 주기(예컨대, 17H)로 입력된다.
제2 샘플/홀드부(313)는 홀딩된 기준감마전압들을 디지털-아날로그 변환부(314)에 출력한다. 즉, 17H 주기로 디지털-아날로그 변환부(314)에 출력한다.
디지털-아날로그 변환부(314)는 제2 샘플/홀드부(313)로부터 제공된 기준감마전압들을 이용하여 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 버퍼부(315)에 출력한다.
버퍼부(315)는 아날로그 형태의 데이터신호를 반전 신호(REV)에 기초하여 데이터전압의 극성을 반전시킨다. 반전 신호(REV)는 2 ×1 반전 방식에 따라서, 2H를 주기로 데이터전압을 반전시킨다.
버퍼부(315)로부터 출력된 데이터전압들은 표시 패널에 형성된 소스 배선들(DL)에 출력된다.
도 7은 도 6에 도시된 소스 구동칩의 입력신호에 대한 타이밍도이다.
도 6 및 도 7을 참조하면, 소스 구동칩(310)의 입력신호 중 로드 신호(TP)와 아날로그 구동전압(AVDD)에 대한 타이밍도이다.
로드 신호(TP)는 1H를 주기로 소스 구동칩(310)에 입력되어 래치부(312)에 래치된 데이터신호를 디지털-아날로그 변환부(314)에 출력시킨다. 궁극적으로 로드 신호(TP)는 표시 패널상의 소스 배선들에 데이터 전압을 로딩시키는 제어신호이다.
아날로그 구동전압(AVDD)은 소스 구동칩(310)에 제공되어, 아날로그 구동을 위한 전원전압을 제공한다.
소스 구동칩(310)은 2 ×1 반전 방식에 따라서 2H 주기로 반전된 극성의 데이터전압을 출력한다. 이에 따라서, 도시된 바와 같이 아날로그 구동전압(AVDD)에는 리플이 발생한다.
구체적으로, 홀수번째 수평구간(OH)에는 정상적인 레벨의 아날로그 구동전압(예컨대, 8V)에 의해 소스 구동칩(310)이 구동된다. 반면, 짝수번째 수평구간(EH)에는 리플에 의해 정상적인 레벨보다 낮은 아날로그 구동전압(예컨대, 7.8V)에 의해 소스 구동칩(310)이 구동하게 된다.
제2 샘플/홀드부(313)에서 연속적으로 입력되는 기준감마전압들을 짝수번째 수평구간(EH)에 홀딩하는 경우, 기준감마전압들에도 아날로그 구동전압(AVDD)의 리플이 반영되게 된다.
이에 따라, 디지털-아날로그 변환부(314)에서 출력되는 데이터전압 역시, 기준감마전압들에 기초하여 생성됨에 따라 리플에 의한 에러가 발생한다. 홀수번째 수평구간(OH)에 홀딩된 제1 기준감마전압들에 대응하는 제1 데이터전압들은 짝수번째 수평구간(EH)에 홀딩된 제2 기준감마전압들에 대응하는 제2 데이터전압들 간에 계조차이가 발생한다.
상기와 같이 2 ×1 반전 방식과 시리얼 감마전압 방식이 채용된 표시 장치에서는 기준감마전압들이 홀딩되는 구간에 따른 아날로그 구동전압의 전압 편차에 의해 가로줄 형태의 어두운 줄무늬 및 밝은 줄무늬가 발생한다.
이하 도 8 내지 도 11b를 참조하여 가로줄 형태의 화질 불량이 제거되는 과정을 상세하게 설명한다.
도 8은 도 3에 도시된 메인 구동부의 구동 방법을 설명하기 위한 흐름도이다. 도 9는 도 3에 도시된 메인 구동부의 입출력신호에 대한 타이밍도이다. 도 10a 및 도 10b는 도 9의 구동방식에 따른 인접한 프레임 화면들의 개념도이다. 도 11a 및 도 11b는 비교예에 따른 인접한 프레임 화면들의 개념도이다.
도 3 내지 도 9를 참조하면, 전압 발생부(230)는 소스 구동칩들(310, 320, 330, 340)에 아날로그 구동을 위한 아날로그 구동전압(AVDD)(230a)을 인가한다.
소스 구동칩들(310, 320, 330, 340)은 아날로그 구동전압(AVDD)을 이용하여 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력한다. 도시된 바와 같이, 소스 구동칩들(310, 320, 330, 340)에 인가되는 아날로그 구동전압(AVDD)은 2 ×1 반전 구동에 따른 리플에 의해 2H 간격으로 전압 변동폭이 발생한다.
아날로그 구동전압(AVDD)은 홀수번째 수평구간(OH)과 짝수번째 수평구간(EH) 간에서 편차가 발생한다. 즉, 홀수번째 수평구간(OH)에는 비교적 정상적인 레벨(예컨대, 8V)을 갖고, 짝수번째 수평구간(EH)에는 정상 레벨보다 낮은 레벨(예컨대, 7.8V)을 갖는다.
타이밍 제어부(210)에는 제어신호(202a) 및 데이터신호(202b)가 입력된다(단계 S110). 타이밍 제어부(210)는 외부 장치로부터 입력되는 제어신호(202a)에 기초하여 입력되는 데이터신호(202b)를 신호처리하여 출력한다.
구체적으로, 제어신호(202a) 중 수직동기신호(VSYNC)를 카운팅하여(단계 S120), 현재 입력된 데이터신호가 몇 번째 프레임에 해당하는지를 판단한다.
예컨대, 현재 입력된 데이터신호가 홀수번째 프레임(2N-1 FRAME)에 해당하는 경우(단계 S130), 타이밍 제어부(210)는 노멀한 구동 방식으로 소스 구동부(300)를 구동시킨다(단계 S140). 노멀한 구동 방식은 다음과 같다.
타이밍 제어부(210)는 입력된 데이터신호를 소스 구동칩들(310, 320, 330, 340)에 일대일로 전송한다. 또한, 타이밍 제어부(210)는 기준감마 처리부(250)를 제어하여 소정 주기(예컨대, 17H)로 리플레쉬된 기준감마전압들을 소스 구동칩들(310, 320, 330, 340)에 전송하도록 제어한다.
소스 구동칩(310)은 홀수번째 수평구간(OH), 즉, 1번째 수평구간(A)에 제2 샘플/홀드부(313)에서 홀딩된 제1 기준감마전압들을 이용하여 1번째 라인부터 17번째 라인의 데이터신호(1,2,...17)를 처리한다.
이어, 짝수번째 수평구간(EH), 즉 18번째 수평구간(B)에서 제2 샘플/홀드부(313)에서 홀딩된 제2 기준감마전압들을 이용하여 18번째 라인부터 34번째 라인의 데이터신호(18,19,...34)를 처리한다. 여기서, 제1 기준감마전압들은 8V의 아날로그 구동전압(AVDD)에 대응하며, 제2 기준감마전압들은 7.8V의 아날로그 구동전압 (AVDD)에 대응한다.
이와 같은 방식으로 타이밍 제어부(210)는 표시 장치를 구동시켜 도 10a에 도시된 바와 같이, 홀수번째 프레임 화면(2N-1 FRAME)을 표시시킨다.
도 10a를 참조하면, 제1 기준감마전압들을 이용하여 처리된 1번째 라인부터 17번째 라인은 상대적으로 어두운 계조(또는 밝은 계조)가 표시되고, 제2 기준감마전압들을 이용하여 처리된 18번째부터 34번째 라인은 상대적으로 밝은 계조(또는 어두운 계조)가 표시된다.
한편, 타이밍 제어부(210)에서 판단한 결과, 현재 입력된 데이터신호가 짝수번째 프레임(2N FRAME)에 해당하는 경우, 타이밍 제어부(210)는 1H 지연 구동 방식으로 소스 구동부(300)를 구동시킨다(단계 S150). 1H 지연 구동 방식은 다음과 같다.
타이밍 제어부(210)는 입력된 데이터신호를 1H 지연시킨 후(단계 S135) 소스 구동칩들(310, 320, 330, 340)에 일대일로 전송한다(단계 S140). 또한, 타이밍 제어부(210)는 기준감마 처리부(250)를 1H 지연시킨 후(단계 S135), 구동시켜 소정 주기(예컨대, 17H)로 리플레쉬된 기준감마전압들을 소스 구동칩들(310, 320, 330, 340)에 전송시킨다(단계 S140).
노말한 구동 방식과 비교할 때, 제1 기준감마전압들은 1H 지연된 2H 구간에 소스 구동칩들(310, 320, 330, 340)에 전송되고, 리플레쉬된 제2 기준감마전압들은 1H 지연된 19H 구간에 소스 구동칩들(310, 320, 330, 340)에 전송된다.
소스 구동칩(310)은 짝수번째 수평구간(EH), 즉, 2 번째 수평구간(C)에 제2 샘플/홀드부(313)에서 홀딩된 제1 기준감마전압들을 이용하여 1번째 라인부터 17번째 라인의 데이터신호(1',2'...17')를 처리한다. 이어, 홀수번째 수평구간(OH), 즉, 19번째 수평구간(D)에 제2 샘플/홀드부(313)에서 홀딩된 제2 기준감마전압들을 이용하여 18번째 라인부터 34번째 라인의 데이터신호(18',19'...34')를 처리한다. 여기서, 제1 기준감마전압들은 7.8V의 아날로그 구동전압(AVDD)에 대응하며, 제2 기준감마전압들은 8V의 아날로그 구동전압(AVDD)에 대응한다.
이와 같은 방식으로 타이밍 제어부(210)는 표시 장치를 구동시켜 도 10b에 도시된 바와 같이, 짝수번째 프레임 화면(2N FRAME)을 표시시킨다.
도 10b를 참조하면, 제1 기준감마전압들을 이용하여 처리된 1번째 라인부터 17번째 라인은 상대적으로 밝은 계조(또는 어두운 계조)가 표시되고, 제2 기준감마전압들을 이용하여 처리된 18번째부터 34번째 라인은 상대적으로 어두운 계조(또는 밝은 계조)가 표시된다.
도 10a 및 도 10b를 참조하면, 홀수번째 프레임 화면(2N-1 FRAME)에서 발생된 가로줄 무늬와 짝수번째 프레임 화면(2N FRAME)에서 발생된 가로줄 무늬는 상반되는 계조를 갖는다. 구체적으로 홀수번째 프레임 화면(2N-1 FRAME)의 1번째 라인부터 17번째 라인은 상대적으로 어두운 계조를 표시하는 반면, 짝수번째 프레임 화면(2N FRAME)의 1번째 라인부터 17번째 라인은 상대적으로 밝은 계조를 표시한다.
이에 따라서, 상반되는 계조를 갖는 홀수번째 프레임 화면(2N-1 FRAME)의 줄무늬와 짝수번째 프레임 화면(2N FRAME)의 줄무늬가 상쇄되어 가로줄 형태의 화질 불량이 개선된다.
이상에서는 극단적인 실시예로서, 기준감마전압들의 리플레쉬 주기가 홀수 주기인 17H 일 경우를 설명하였다.
그러나, 기준감마전압들의 리플레쉬 주기가 16H와 같이 짝수 주기인 경우에도 2 ×1 반전 방식에 의해 홀수번째 수평구간(OH)과 짝수번째 수평구간(EH)에서 발생되는 아날로그 구동전압(AVDD)의 편차에 의해 가로줄 형태의 화질 불량이 발생될 수 있다.
이 경우 역시, 홀수번째 프레임의 데이터신호와 짝수번째 프레임의 데이터신호 간에 1H의 지연차를 갖도록 구동시킴으로써 가로줄 형태의 화질 불량을 막을 수 있다. 이상에서는 짝수번째 프레임에 대응하는 데이터신호를 1H 지연시키어 처리하는 것을 예로 하였으나, 홀수번째 프레임에 대응하는 데이터신호를 1H 지연시키어 처리할 수 있음은 당연하다.
도 11a 및 도 11b를 참조하면, 홀수번째 프레임 화면(2N-1 FRAME)과 짝수번째 프레임 화면(2N FRAME) 간에 지연차가 없는 경우이다.
도시된 바와 같이, 홀수번째 프레임 화면(2N-1 FRAME)에 발생된 가로줄 형태의 줄무늬들의 계조들과 짝수번째 프레임 화면(2N FRAME)에 발생된 가로줄 형태의 줄무늬의 계조들이 동일하게 된다. 이와 같은 경우에는 프레임 화면에서 일정한 영역은 계속 밝은 계조를 표시하고, 다른 일정한 영역은 계속 어두운 계조를 표시하게 되므로 가로줄 형태의 불량이 발생하게 됨을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 2 ×1 반전 방식과 시리얼 감 마전압 방식이 채용된 표시 장치에서 발생되는 가로줄 형태의 화질 불량을 제거할 수 있다.
구체적으로, 홀수번째 프레임 화면을 표시하고 1H 구간 지연시킨 후 짝수번째 프레임 화면을 표시시킴으로써 홀수번째 프레임 화면의 줄무늬와 짝수번째 프레임 화면의 줄무늬를 상쇄시켜 화질 불량이 개선할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 영상을 표시하는 복수의 화소부들을 포함하는 표시 패널;
    일정주기로 기준감마전압을 출력하는 기준감마 처리부;
    상기 일정주기동안 상기 기준감마전압을 이용하여 상기 데이터신호를 아날로그 형태의 데이터전압으로 처리하여 화소부에 출력하는 소스 구동부; 및
    입력된 데이터신호의 프레임을 판단하고, 임의의 프레임에 해당하는 데이터신호 및 상기 기준감마전압을 소정시간 지연시키어 상기 소스 구동부에 출력하는 타이밍 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 임의의 프레임은 짝수번째 프레임인 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 임의의 프레임은 홀수번째 프레임인 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 타이밍 제어부는 2H(H는 수평구간) 간격으로 상기 데이터전압의 극성을 반전시키도록 상기 소스 구동부를 제어하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 소정시간은 1H 구간에 대응하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 타이밍 제어부는 수직동기신호를 이용하는 상기 입력된 데이터신호의 프레임을 판단하는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 기준감마 처리부는
    기준감마데이터가 저장된 감마저장부; 및
    상기 기준감마데이터를 아날로그 형태의 기준감마전압으로 변환하여 상기 소스 구동부에 출력하는 디지털 아날로그 변환기를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 소스 구동부는
    입력되는 데이터신호를 샘플링하여 홀딩하는 제1 샘플/홀드부;
    입력되는 상기 기준감마전압을 샘플링하여 홀딩하는 제2 샘플/홀드부; 및
    홀딩된 기준감마전압을 이용하여 상기 데이터신호를 데이터전압으로 변환하는 디지털 아날로그 변환부를 포함하는 것을 특징으로 하는 표시 장치.
  9. 영상을 표시하는 복수의 화소부들을 포함하는 표시 패널을 구비한 표시 장치의 구동 방법에서,
    입력된 데이터신호의 프레임을 판단하는 단계;
    판단 결과에 따라 임의의 프레임에 해당하는 데이터신호 및 상기 데이터신호를 처리하기 위한 기준감마전압을 소정시간 지연시켜 출력하는 단계;
    상기 기준감마전압을 이용하여 상기 데이터신호를 아날로그 형태의 데이터전압으로 변환하는 단계; 및
    상기 데이터전압을 2H(H는 수평구간) 간격으로 반전하여 화소부에 출력하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  10. 제9항에 있어서, 상기 임의의 프레임은 짝수번째 프레임인 것을 특징으로 하는 표시 장치의 구동 방법.
  11. 제9항에 있어서, 상기 임의의 프레임은 홀수번째 프레임인 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제9항에 있어서, 상기 소정시간은 1H 구간에 대응하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제9항에 있어서, 상기 프레임을 판단하는 단계는
    수직동기신호를 이용하는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제9항에 있어서, 일정주기 간격으로 상기 기준감마전압을 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제14항에 있어서, 상기 데이터전압으로 변환하는 단계는
    상기 기준감마전압을 홀딩하고, 상기 일정주기동안 상기 홀딩된 기준감마전압을 이용하여 상기 데이터전압으로 변환하는 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 영상을 표시하는 복수의 화소부들을 포함하는 표시 패널을 포함하는 표시 장치의 구동 장치에서,
    일정주기 간격으로 기준감마전압을 출력하는 기준감마 처리부;
    상기 일정주기동안 상기 기준감마전압을 이용하여 상기 데이터신호를 아날로그 형태의 데이터전압으로 처리하여 화소부에 출력하는 소스 구동부; 및
    입력된 데이터신호의 프레임을 판단하고, 임의의 프레임에 해당하는 데이터신호 및 기준감마전압을 소정시간 지연시키어 상기 소스 구동부에 출력하는 타이밍 제어부를 포함하는 것을 특징으로 하는 표시 장치의 구동 장치.
  17. 제16항에 있어서, 상기 임의의 프레임은 짝수번째 프레임인 것을 특징으로 하는 표시 장치의 구동 장치.
  18. 제16항에 있어서, 상기 임의의 프레임은 홀수번째 프레임인 것을 특징으로 하는 표시 장치의 구동 장치.
  19. 제16항에 있어서, 상기 타이밍 제어부는 2H(H는 수평구간) 간격으로 상기 데이터전압의 극성을 반전시키도록 상기 소스 구동부를 제어하는 것을 특징으로 하는 표시 장치의 구동 장치.
  20. 제16항에 있어서, 상기 소정시간은 1H 구간에 대응하는 것을 특징으로 하는 표시 장치의 구동 장치.
KR1020050070989A 2005-08-03 2005-08-03 표시 장치와, 이의 구동 방법 및 장치 KR101154341B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050070989A KR101154341B1 (ko) 2005-08-03 2005-08-03 표시 장치와, 이의 구동 방법 및 장치
JP2006205128A JP5305570B2 (ja) 2005-08-03 2006-07-27 表示装置
CN200610108369XA CN1909053B (zh) 2005-08-03 2006-08-02 显示装置、驱动该显示装置的方法和驱动设备
US11/498,936 US7880706B2 (en) 2005-08-03 2006-08-03 Display device, method of driving the same and display device driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070989A KR101154341B1 (ko) 2005-08-03 2005-08-03 표시 장치와, 이의 구동 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20070016374A true KR20070016374A (ko) 2007-02-08
KR101154341B1 KR101154341B1 (ko) 2012-06-13

Family

ID=37700142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070989A KR101154341B1 (ko) 2005-08-03 2005-08-03 표시 장치와, 이의 구동 방법 및 장치

Country Status (4)

Country Link
US (1) US7880706B2 (ko)
JP (1) JP5305570B2 (ko)
KR (1) KR101154341B1 (ko)
CN (1) CN1909053B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047332A (ko) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015103A (ja) * 2007-07-06 2009-01-22 Nec Electronics Corp 表示制御装置及びその制御方法
KR101410955B1 (ko) * 2007-07-20 2014-07-03 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동방법
CN102023442A (zh) * 2009-09-18 2011-04-20 群康科技(深圳)有限公司 画素阵列与其驱动方法及采用该画素阵列的显示面板
US9779664B2 (en) 2014-08-05 2017-10-03 Apple Inc. Concurrently refreshing multiple areas of a display device using multiple different refresh rates
US9653029B2 (en) * 2014-08-05 2017-05-16 Apple Inc. Concurrently refreshing multiple areas of a display device using multiple different refresh rates
CN105741805B (zh) * 2016-04-19 2019-03-19 深圳市华星光电技术有限公司 液晶显示器的驱动系统及驱动方法、液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271932A (ja) * 1985-09-25 1987-04-02 Toshiba Corp 液晶表示装置の駆動方法
GB9024971D0 (en) * 1990-11-16 1991-01-02 Rank Cintel Ltd Continuous-motion line-array telecine
TW270198B (ko) * 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
JP3264248B2 (ja) * 1998-05-22 2002-03-11 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3897454B2 (ja) * 1998-07-10 2007-03-22 キヤノン株式会社 表示駆動回路
JP2002229519A (ja) * 2001-01-31 2002-08-16 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
KR100767364B1 (ko) * 2001-06-19 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100777705B1 (ko) * 2001-09-07 2007-11-21 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100825094B1 (ko) * 2001-10-29 2008-04-25 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100859520B1 (ko) * 2001-11-05 2008-09-22 삼성전자주식회사 액정 표시 장치 및 그 데이터 드라이버
WO2003040814A1 (en) * 2001-11-05 2003-05-15 Samsung Electronics Co., Ltd. Liquid crystal display and driving apparatus thereof
KR100859467B1 (ko) * 2002-04-08 2008-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100525737B1 (ko) * 2003-09-26 2005-11-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP4201193B2 (ja) * 2004-03-17 2008-12-24 ローム株式会社 ガンマ補正回路及びそれを備える表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047332A (ko) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
JP5305570B2 (ja) 2013-10-02
CN1909053A (zh) 2007-02-07
KR101154341B1 (ko) 2012-06-13
US20070030224A1 (en) 2007-02-08
US7880706B2 (en) 2011-02-01
CN1909053B (zh) 2010-08-11
JP2007041590A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
KR101329438B1 (ko) 액정표시장치
JP4856052B2 (ja) 液晶表示装置とその駆動方法
JP4988692B2 (ja) 液晶表示装置及びその駆動方法
US7259739B2 (en) Method and apparatus for driving liquid crystal display
KR101698570B1 (ko) 표시 장치 및 그 구동 방법
US9001089B2 (en) Data driving apparatus and method for liquid crystal display device
US8031153B2 (en) Liquid crystal display and driving method thereof
US10417980B2 (en) Liquid crystal display device and driving method thereof
US20100127960A1 (en) Liquid crystal display
KR101154341B1 (ko) 표시 장치와, 이의 구동 방법 및 장치
KR20070062836A (ko) 액정표시장치의 잔상 방지회로 및 그 방법
US20070195052A1 (en) Source driving apparatus, method of driving the same, display device having the same and method of driving the same
KR20100129666A (ko) 액정표시장치
KR20160084547A (ko) 곡면 액정 표시 장치
KR101278001B1 (ko) 액정표시장치와 그 구동방법
US10621937B2 (en) Liquid crystal display device and method of driving the same
KR101660977B1 (ko) 액정표시장치
KR101340663B1 (ko) 인버전 방식의 액정 표시 장치 및 그 구동 방법
KR101511546B1 (ko) 액정표시장치 및 그 구동방법
KR100874640B1 (ko) 액정표시장치와 그 구동 방법
JP2014228575A (ja) 液晶表示装置
KR101288836B1 (ko) 액정표시장치의 그리니시 현상 개선 장치
KR20060012857A (ko) 표시 장치
KR20060038136A (ko) 표시 장치 및 그의 구동 방법
KR20080000198A (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee