KR20070015190A - 직각 위상 오프셋 전원 증폭기 - Google Patents

직각 위상 오프셋 전원 증폭기 Download PDF

Info

Publication number
KR20070015190A
KR20070015190A KR1020067023057A KR20067023057A KR20070015190A KR 20070015190 A KR20070015190 A KR 20070015190A KR 1020067023057 A KR1020067023057 A KR 1020067023057A KR 20067023057 A KR20067023057 A KR 20067023057A KR 20070015190 A KR20070015190 A KR 20070015190A
Authority
KR
South Korea
Prior art keywords
transistor
amplifier
impedance
circuit portion
bias
Prior art date
Application number
KR1020067023057A
Other languages
English (en)
Other versions
KR101121772B1 (ko
Inventor
죤 알. 셀린
Original Assignee
레이티언 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이티언 캄파니 filed Critical 레이티언 캄파니
Publication of KR20070015190A publication Critical patent/KR20070015190A/ko
Application granted granted Critical
Publication of KR101121772B1 publication Critical patent/KR101121772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

증폭기는 공통 출력단자에 접속된 출력을 가지는 제1 트랜지스터 및 제어 신호에 따라 상대적 고전원 동작 모드 동안에 제1 트랜지스터를 동작 상태로 바이어스 하기 위하여 제1 트랜지스터의 제어 전극을 제1 바이어스 소스에 접속시키거나 상대적 저전원 동작 모드 동안에 제1 트랜지스터를 비-동작 상태로 두기 위하여 상기 제어 전극을 제1 바이어스 소스로부터 제거하는 스위치를 포함한다. 제2 트랜지 스터는 공통 출력단자에 접속된 출력 및 상대적 고전원 동작 모드 및 상대적 저전원 동작 모드 동안에 제2 트랜지스터를 동작 상태로 바이어스 하기 위하여 제2 트랜지스터의 제어 전극에 접속된 제2 바이어스 소스를 포함한다.

Description

직각 위상 오프셋 전원 증폭기{QUADRATURE OFFSET POWER AMPLIFIER}
본 발명은 마이크로파 주파수 전송기에 사용되는 마이크로파 주파수 전원 증폭기에 관한 것이다. 보다 상세하게는, 본 발명은 향상된 효율성 및 선형성(linearity)을 구현할 수 있는 장치 및 방법에 관한 것이다.
이미 알려진 바와 같이, 지난 몇 년 동안 상업 및 군사적인 전기 통신 시스템들은 디지털 변조 기술들에 관한 경향들을 보여주고 있다. 상기 디지털 시스템들은 효율적인 비용을 유지하기 위해 높은 밀도의 반송파 주파수들을(carrier frequencyies) 조정할 수 있는 능력을 요구한다. 시스템들에 기초한 공간에 관한 또 하나의 경향으로 높은 효율성 및 최소한의 무게 제한이 요구된다. 전원 증폭기들은 상기 사항들을 실현하기 위한 중요한 설계 시도들을 보여준다. 불행하게도, 전원 증폭기들의 높은 효율성은 많은 수의 반송파 주파수들을 얻기 어렵다. 실제로, 종래의 증폭기 설계에서 이러한 점 직접적인 상충관계(trade-off)가 된다.
또한 알려진 바와 같이, 전기 통신 시스템, 위성 시스템 및 다른 시스템 분야에서 무선주파수 전원 증폭기들은 높은 효율성으로 무선주파수 신호들을 선형적으로 증폭시키는 것이 바람직하다. 효율성은 일반적으로 무선주파수(Radio Frequency; RF) 출력 전원 레벨과 무선주파수 입력 레벨의 함수이다. 고효율성은 일반적으로 증폭기들이 최대 출력 전원에 도달할 때까지 얻을 수 없다. 그러나 이것은 선형적인 동작과 일치하지 않는다. 따라서 무선주파수 전원 증폭기 회로들에서 최대 효율성 및 높은 선형성을 얻는 데에는 일반적으로 상충관계가 생성된다.
제안된 기술들은 증폭기에서 무선주파수 트랜지스터들에 관한 바이어스(bias) 상태들을 감소시키거나 트랜지스터들의 일정 영역을 차단하는 것을 포함한다. 이러한 접근들은 백-오프(back-off) 전원 출력 영역들, 예를 들어 포화 영역으로부터 백-오프되는 영역에서 효율성의 최소 증가만을 제공한다. 바이어스를 줄이기 위한 하나의 접근은 스위칭된 로드라인(loadline)을 제공하는 것이다. 스위칭된 로드라인 기술은 출력 정합 네트워크에서 핀(PIN) 다이오드 스위치를 사용한다. 그러나 핀 다이오드 스위치는 온-오프 상태들 중에서 하나에서 직류 전류를 필요로 하며, 또한 효율 이득의 일부를 감소시키는 무선주파수 손실을 증가시킨다.
따라서 본 발명은 공통 입력단자와 공통 출력단자 사이에 접속된 한 쌍의 증폭부(section)들을 가지는 증폭기를 제공한다. 상기 증폭부들 중 제1 증폭부는 상기 공통 출력단자에 접속된 출력을 가지는 제1 트랜지스터, 제1 바이어스 소스, 그리고 제어 신호에 따라 상대적 고전원 동작 모드 동안에 상기 제1 트랜지스터를 동작 상태로 바이어스 하기 위하여, 상기 제1 트랜지스터의 제어 전극을 상기 제1 바이어스 소스에 접속시키거나 상대적 저전원 동작 모드 동안에 상기 제1 트랜지스터를 비-동작 상태로 두기 위하여 상기 제어 전극을 상기 제1 바이어스 소스로부터 제거하는 스위치를 포함한다. 상기 증폭부들 가운데 제2 증폭부는 상기 공통 출력단자에 접속된 출력을 가지는 제2 트랜지스터, 상대적 고전원 동작 모드 및 상대적 저전원 동작 모드 동안에 상기 제2 트랜지스터를 동작 상태로 바이어스 하기 위하여 상기 제2 트랜지스터의 제어 전극에 접속된 제2 바이어스 소스, 상기 제2 트랜지스터의 출력과 상기 공통 출력단자 사이에 접속되어 상대적 저전원 동작 모드 동안보다는 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터의 출력에 다른 임피던스를 제공하는 제1 회로부, 그리고 상기 공통 입력단자와 상기 제2 트랜지스터의 상기 제어 단자 사이에 접속된 제2 회로부를 포함한다. 상기 제1 회로부 및 상기 제2 회로부 중에서 어느 하나가 위상 리드(lead)를 제공하며, 상기 제1 회로부 및 상기 제2 회로부 중에서 다른 하나가 위상 래그(lag)를 제공한다.
본 발명의 일 실시예에 따르면, 상기 회로부의 하나 중의 상기 위상 리드는 실질적으로 (4n+1)π/2 라디언 정도이고, 여기서 n은 0을 포함하는 정수이며, 상기 회로부의 다른 하나의 위상 래그는 실질적으로 (4n+1)π/2 라디언 정도이고, 여기서 n은 0을 포함하는 정수이다.
본 발명의 일 실시예에 따르면, 상기 제2 증폭부는 상기 제어 신호에 따라 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터가 제1 동작 레벨로 바이어스 하기 위하여 상기 제2 트랜지스터의 제어 전극을 상기 제2 바이어스 소스에 접속시키거나, 상대적 저전원 동작 모드 동안에 상기 제2 트랜지스터를 제2 동작 레벨로 바이어스하기 위하여 상기 제2 트랜지스터의 제어 전극을 상기 제3 바이어스 소스에 접속시키는 스위치를 포함한다.
상술한 배열에 따르면, 상기 바이어스는 상기 트랜지스터들이 특별한 동작 상태에서 동작되도록 상기 트랜지스터들의 제어 전극들을 전류 소스들에 연결시키는 스위치에 의해 스위칭된다. 상기 스위치는 상기 증폭기에 외부에 배치되는 제어 모듈 및 기 증폭기를 사용하는, 통신 시스템과 같은 시스템의 일반적인 부분으로부터 공급되는 제어 신호에 의해 두 가지 상태 중 어느 하나로 세팅된다. 상기 제어 신호는 일반적으로 동시에 한 쌍의 증폭부들의 스위치 상태를 제어하기 위해 사용된다. 상기 고동작 전원 모드에서, 상기 양 증폭부들은 각각의 상기 트랜지스터들이 대응되는 고동작 전원 상태로 세팅되어 상기 고동작 전원 상태에서 사용된다. 상기 저동작 전원 모드에서, 상기 바이어스는 한 쌍의 증폭부들 중에서 제1 증폭부를 스위치-오프(switch-off)되고, 상기 바이어스는 제2 증폭부 상에 저동작 전원 상태로 스위칭 된다. 상기 제2 증폭부 상의 상기 바이어스는 상기 고전원 및 저전원 동작 상태들과 동일하게 되고, 이 경우에 상기 제1 증폭부를 위한 바이어스 상태를 변화시키는 스위치가 필요 없다. 그러므로, 백-오프 상태, 예를 들어 저동작 전원에서 스위칭 된 바이어스를 사용한다면, 모드는 피크 증폭 단계로 효율적으로 턴-온 시키는 구동 하에서 셀프-바이어스의 도허티(Doherty) 모드를 사용하는 배열로부터 구별되는 만큼 효율성을 향상시킨다.
본 발명의 일 실시예에 따르면, 부하(load)는 상기 공통 출력단자에서 임피던스(Z0)로 나타난다. 상기 트랜지스터들 중 상기 제1 트랜지스터의 상기 출력에서 임피던스는 상대적 고전원 동작 모드 동안에 2Z0이다. 상대적 저전원 동작 모드 동안에 상기 트랜지스터들 중 상기 제1 트랜지스터는 상기 공통 출력단자에 적용되는 상기 트랜지스터로부터 신호가 없기 때문에 비-동작 상태가 된다. 상기 제2 트랜지스터의 출력과 상기 공통 출력단자의 사이에 접속된 상기 회로부는 특성 임피던스ZCI=2Z0을 가진다. 상기 회로부는 Z0의 상기 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터의 출력에 임피던스 및 상대적 저전원 동작 모드 동안에 (ZCI)2/Z0의 상기 제2 트랜지스터의 출력에 임피던스를 제공한다.
본 발명의 일 실시예에 따르면, 상기 양 증폭부는 상기 고동작 전원 상태 또는 상기 저동작 전원 상태에 상기 두 트랜지스터들의 상기 바이어스 상태들을 세팅하는 공통 제어 신호로 바이어스 스위치 되는 트랜지스터들을 가진다. 상기 고동작 전원 상태에서, 상기 두 증폭부들은 그들 각각의 동작 바이어스 전류 레벨로 바이어스 되는 트랜지스터들을 가진다. 상기 저동작 전원 상태(예를 들어, 백-오프(back-off) 동안)에서, 상기 한 쌍의 증폭부들 중에서 제1 증폭부는 효율적으로 바이어스로부터 차단되는 트랜지스터를 가지고, 그러므로 상기 트랜지스터의 베이스에는 전류가 공급되지 않는다. 상기 증폭부들 중에서 제2 증폭부는 더 좋은 효율성을 위하여 동작 바이어스 전류 레벨로 세팅되는 트랜지스터를 가진다. 그러나 상기 제2 증폭부 상에 바이어스 스위치가 구비되지 않는 보다 기본적인 설계에서, 상기 트랜지스터는 스위치될 필요가 없으며, 그것의 바이어스 전류 값으로 유지될 수 있다. 이러한 기본적인 설계에서, 효율성은 스위칭이 있는 경우만큼 좋아지지는 않으나, 여전히 본 발명이 배제된 하나의 단순한 증폭부 보다는 훨씬 더 좋을 것이다.
본 발명의 일 실시예에 따르면, 위상 리드 및 위상 래그 회로부들(예를 들어, 직각 위상 오프셋부들)은 상기 전체 증폭기의 정합 회로부의 내부에 위치한 상기 트랜지스터들의 입력 및 출력에 인접해 있다. 본 발명 이외의 정합 네트워크들은 일반적으로 상기 두 증폭부들 내부에 위치한 상기 트랜지스터들의 입력들 및 출력들에 사용될 것이다. 본 발명의 접근은 단지 하나의 정합 네트워크들이 결합된 상기 증폭부들의 입력 및 출력에 사용되도록 상기 정합 회로부를 단순화시킨다. 이것은 각각의 증폭부가 두 증폭부들의 입력들 및 출력들의 각각에 별도로 정합 될 때 사용되는 정합 네트워크들 중의 2개를 제거한다.
본 발명의 일 실시예에 따르면, 위상 리드 회로부(예를 들어, 네거티브(negative) 지연부)는 상기 증폭부들 중 상기 제2 증폭부의 트랜지스터의 입력에 사용된다. 위상 래그 회로부는 상기 증폭부들 중 상기 제2 증폭부의 트랜지스터의 출력에 사용된다. 이 위상 리드 회로부는 단순화된 입력이 상기 전체 동작 전원 및 감소된 동작 전원(예를 들어, 백-오프 영역) 모드들에서 상기 트랜지스터 동작과 호환되는 네트워크를 분리하게 한다. 이러한 접근은 상기 공통 입력단자에 직접적으로 연결된 상기 증폭부들 중 상기 제1 증폭부의 트랜지스터의 입력을 가진다. 그러므로 상기 트랜지스터가 상기 저동작 전원 모드에서 스위치 오프 될 때, 상기 오프된 트랜지스터의 높은 입력 임피던스는 상기 전체 증폭기의 입력에 적용된 상기 무선주파수 신호가 여전히 상기 증폭부들 중 상기 제2 증폭부의 트랜지스터의 입력에 적용되도록 상기 공통 단자에서 최소 임피던스 부하 효과를 가질 것이다. 본 발명 이외의 위상 래그 네트워크는 일반적으로 상기 증폭부들 중 상기 제1 증폭부의 트랜지스터의 입력에 사용될 것이고, 반면에 상기 제2 증폭부의 트랜지스터의 입력이 상기 공통 입력단자에 연결될 것이다. 이 경우에, 상기 트랜지스터들 중 상기 제1 증폭부에 위치한 상기 트랜지스터가 턴-오프 될 때, 상기 위상 래그 네트워크는 임피던스가 상기 오프된 트랜지스터의 입력에 높은 입력 임피던스로 변형되도록 하여 낮은 임피던스가 상기 공통 입력단자에 인가되게 할 것이다. 이에 상기 단자 상의 낮은 임피던스가 상기 무선주파수 입력 신호가 상기 노드 상에서 상당히 감소되도록 하여 무선주파수 신호가 거의 상기 증폭부들 중 상기 제2 증폭부의 트랜지스터의 입력에 적용되지 않으며, 상기 전체 증폭기의 이득이 상당히 감소하게 될 것이다.
본 발명의 일 실시예에 따르면, 상기 증폭부들 중 상기 제2 증폭부의 트랜지스터의 입력에 위치한 직각 위상 입력부(즉, 위상 리드 회로부)는 일반적으로 하이-패스(high-pass) 티(tee) 네트워크로 불리는 구성에서 함께 연결된 인덕터들 및 커패시터들과 같은 집중 소자들과 함께 동작될 것이다. 이러한 소자 구성은 네트워크 내의 커패시터들이 직류-차단 함수를 또한 제공하는 부가적인 장점을 가질 것이며, 이에 이와 달리 직류-차단을 제공하기 위해 또 다른 소자들이 필요하게 될 것이다.
본 발명의 일 실시예에 따르면, 직각 위상 출력부(즉, 위상 래그 회로부)는 일반적으로 로우-패스(low-pass) 파이(π) 네트워크로 불리는 구성에서 함께 연결된 인덕터들 및 커패시터들과 같은 집중 소자들과 함께 동작될 것이다. 이러한 소자 구성은 상기 직류 컬렉터 바이어스를 양 증폭부들에 공급하기 위하여 공급된 컬렉터 바이어스의 사용을 허용하도록 상기 직류 컬렉터 전류가 상기 부분을 통과하도록 할 것이다. 나아가, 분류 커패시터의 반응의 일부 또는 전부는 전체 증폭기의 출력에 일반적으로 사용되는 출력 정합 네트워크로 흡수될 것이다. 일반적인 출력 정합 네트워크는 부가되는 소자 없이 다양한 네트워크의 소자들을 변형 및 조정함으로써 부가적인 반응을 흡수할 수 있을 것이다. 그러므로 직각 위상 네트워크의 적어도 하나의 소자들은 이러한 반응적 흡수 접근에 의해 제거될 수 있다. 나머지 분류 커패시터 및 직렬 인덕터는 직각 위상 네트워크의 부분으로서 동작되도록 남겨질 것이다.
위에서 언급한 상기 배열에 의해, 직각 위상 오프셋 증폭기는 감소된 바이어스 상태와 관련된 상기 트랜지스터들의 구성에 내재된 로드라인 스위칭 접근을 가지고 상기 증폭기의 상기 무선주파수 트랜지스터들의 일부분을 차단하도록 제공된다. 로드라인(예를 들어, 부하 임피던스)은 향상성을 저하시키는, 일반적으로 내재된 무선주파수 손실을 가지는 나머지 소자들이 존재하지 않기 위하여 무선주파수 트랜지스터들 중 하나가 차단될 때, 상기 직각 위상 출력부에 의해 적당히 변형된다. 직각 위상 오프셋부들을 동작하는데 사용되는 몇 개의 부가적인 소자들이 일반적인 증폭기에 쉽게 설계되고, 상기 소자들의 무선주파수 효과들의 적어도 일부가 일반적인 증폭기의 정합 회로부를 완성시키는데 이미 사용된 회로부에 결합될 수 있다. 상기 두 상태들을 위한 바이어스 상태들은 외부 직류 전압 신호에 의해 제어되도록 쉽게 세팅되고 고정된 무선주파수 동작을 제공한다.
나아가, 상기 직각 위상 오프셋 증폭부는 전원 증폭 단계를 보충하는 두 개의 병렬 무선주파수 트랜지스터들의 주위에 있는 상기 회로부의 구성에 의해 수행되는 로드라인(예를 들어, 임피던스) 스위칭 접근을 제공한다. 상기 출력 회로에서 직각 위상 지연부(예를 들어, 위상 래그)는 상기 트랜지스터들 중 하나에 다른 트랜지스터가 차단될 때 더 높은 로드라인(예를 들어, 임피던스)을 본래부터 제공한다. 높은 임피던스 로드라인 및 상기 트랜지스터 상에 세팅된 부가적인 감소된 바이어스는 백-오프 모드에서 증폭기의 동작을 위한 약 두 가지 요인에 의해 효율성의 향상을 생기게 한다. 로우-패스(low-pass) 형태에서 상기 출력 직각 위상은 일반적인 출력 정합 회로 및 공급된 바이어스에 쉽게 통합된다. 상기 입력에서 상기 직각 위상부는 상기 회로에서 동작을 단순화시키고 상기 트랜지스터들의 바이어스 모드들을 스위치 오프 시킴으로써 생기는 불리한 효과들을 최소화시키는 위상 리드 회로부들을 사용한다.
본 발명에 따른 하나 이상의 실시예들의 자세한 내용은 첨부된 도면들 및 다음의 상세한 설명에서 설명하기로 한다. 본 발명의 다른 특징들, 대상들 및 장점들은 상세한 설명, 도면들 및 청구항들을 통하여 명백해질 것이다.
도 1a는 본 발명의 일 실시예에 따른 증폭기의 개략적인 블록도이다.
도 1b는 도 1a의 증폭기에 사용되는 위상 리드(lead) 네트워크의 개략적인 도면이다.
도 1c는 도 1a의 증폭기에 사용되는 위상 래그(lag) 네트워크의 개략적인 도면이다.
도 2a는 도 1a의 증폭기가 고전원 동작 모드에 있는 경우의 증폭기를 설명하기 위한 블록도이다.
도 2b는 도 1a의 증폭기가 저전원 동작 모드에 있는 경우의 증폭기를 설명하기 위한 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 증폭기의 개략적인 블록도이다.
도 1a를 참조하면, 무선주파수 신호 증폭기(10), 예를 들면, 직각 위상 오프셋(off-set) 전원 증폭기는 한 쌍의 증폭부들(12, 14)을 포함한다. 본 발명의 일 실시예에서, 제1 증폭부(12)는 트랜지스터(16)를 포함한다. 트랜지스터(16)는 예를 들어, 입력을 가지는 양극성 트랜지스터 또는 제어 전극, 여기서는 베이스 전극이 된다. 한편, 트랜지스터(16)는 직류 차단(blocking) 커패시터(21)를 통해서 입력임피던스 정합 네트워크(18)와 접속되고, 또한 도시된 바와 같이 스위칭 가능한 바이어스 네트워크인 베이스 전류 바이어스 네트워크(20)와 접속된다. 제1 증폭부(21)는 직류 차단 커패시터(21)와 트랜지스터(16)의 베이스 전극의 사이에 접속된 직렬 인덕터(L) 및/또는 직렬 저항(R)과 같은, 부가적인 보상/안정/반응적인 튜닝 구성요소들을 포함한다. 한편, 인덕터(L)와 저항(R)은 반드시 필요하지 않음을 이해할 수 있을 것이다.
제1 증폭부(12)의 출력, 보다 상세하게는 그라운드 된 에미터 트랜지스터(16)의 컬렉터는 출력 정합 네트워크(22) 및 인덕터(26)를 통한 컬렉터 바이어스 공급부(24), 즉 +Vcc와 연결된다. 도시된 바와 같이, 인덕터(26) 및 컬렉터 바이어 스 공급부(24)는 커패시터(30)를 통해 그라운드와 연결된다. 출력 정합 네트워크(22)는 부하(ZL)(도 2a 및 도 2b 참조)와 접속된다. 출력 정합 네트워크(22)로부터 제공된 임피던스 및 출력단자(62)와 연결된 부하(ZL)는 Z0이다.
제2 증폭부(14)는 트랜지스터(32) 및 90도 리드(lead) 회로부(38)를 포함한다. 트랜지스터(32)는 예를 들어, 입력을 가지는 양극성 트랜지스터 또는 제어 전극, 여기서 베이스 전극이 된다. 한편, 트랜지스터(32)는 직류 차단 커패시터(23)를 갖는 직렬 회로를 통해서 입력임피던스 정합 네트워크(18)의 출력과 접속된다. 90도 리드 회로부(38)는 통과하는 신호들에 명목상 약 90도(즉, 실제로는 (4n+1)π/2 라디언 정도, 여기서 n은 0을 포함하는 정수이다) 앞서는(lead) 위상을 제공한다. 여기서, 회로부(38)는 도 1b에서 도시된 바와 같이 한 쌍의 직렬 커패시터들(C1, C2) 및 분류(shunt) 인덕터(L1)를 갖는 티(tee)형의 집중소자(lumped element)로 형성된다. 또한, 트랜지스터(32)의 제어 전극은 고정된 바이어스 네트워크인 베이스 바이어스 네트워크(40)와 선(41)을 통하여 연결된다.
여기서, 제1 증폭부(12)와 마찬가지로 제2 증폭부(14)는 직류 차단 커패시터(23)와 트랜지스터(21)의 베이스 전극의 사이에 접속된, 직렬 인덕터(L) 및/또는 직렬 저항(R)과 같은 부가적인 보상/안정/반응적인 튜닝 구성요소들을 포함한다. 한편, 인덕터(L)와 저항(R)은 반드시 필요하지 않음을 이해할 수 있을 것이다. 일반적으로, 등가의 안정성 및 튜닝은 입력 정합 회로부(18)로 흡수될 수 있다. 그런 경우에 트랜지스터들(16, 32)의 베이스 단자에 위치한 이러한 구성 요소들에 있어 서, 동일한 값을 가지는 동일한 구성 요소들이 양 트랜지스터들의 입력들에 사용될 수 있을 것이다. 이러한 튜닝 구성요소들을 결합되는 트랜지스터들의 입력임피던스들의 새로운 값은 입력 리드 네트워크(38) 및 입력 정합 회로(18)의 회로부 설계를 결정하기 위해 단지 트랜지스터들의 임피던스의 값을 대신해서 사용될 수 있다.
제2 증폭부(14)의 출력, 더 상세하게는 그라운드 된 에미터 트랜지스터(32)의 컬렉터는 인덕터(26)를 통해서 컬렉터 바이어스 공급부(24)와 접속된 출력 정합 네트워크(22)의 입력과 회로부(42)를 통해 연결된다. 여기서, 회로부는 통과하는 신호들에 명목상 약 90도(즉, 실제로는 (4n+1)π/2 라디언 정도, 여기서 n은 0을 포함하는 정수이다) 뒤지는(lag) 위상을 제공한다. 본 실시예에서, 90도 정도의 래그(lag) 네트워크(42)는 도 1c에 도시된 바와 같이, 한 쌍의 분류 커패시터들(C3, C4) 및 직렬 인덕터(L2)를 갖는 파이(π)형의 네트워크로 형성된다. 회로부(42)는 예를 들어, 쿼터 웨이브(위상지연) 전송선, 스크립(scrip) 전송선 회로부 또는 마이크로 전송선 회로부가 될 수 있다. 단자(62)로부터 출력 정합 네트워크(22)로 바라본 임피던스는 Z0이다. 래그 네트워크 회로부(42)의 특성 임피던스(ZCI)는 2Z0이다.
스위칭 가능한 베이스 전류 바이어스 네트워크(20)는 트랜지스터(16)를 위한 선(50)상의 베이스 바이어스 전류가 제1 바이어스 전류인지 제2 바이어스 전류인지를 선택하기 위해 선(51)상의 제어 신호에 응답하여 작동한다. 여기서, 제1 바이어스 전류는 0이며, 예를 들어 오픈 회로이다.
선(51) 상의 제어 신호는 일반적으로 증폭기(10)가 셀 폰에서 사용되고 그러한 셀 폰의 모든 기능들을 제어하는 폰 프로세서 칩과 같은 시스템 프로세서(52)로부터 출력된다. 도시되지는 않았지만, 프로세서(52)는 일반적으로 폰과 베이스 스테이션 사이에서 수행된 두 가지 방법의 신호 변경(handshaking)에 기초하여 좋은 신호 보전을 유지하기 위하여 필요한 무선주파수 전원 출력의 레벨을 결정한다. 동일한 접근이 프로세서들이 신호 레벨들을 제어하는 무선의 랜(LAN) 구성들에 사용된다. 보다 간단한 경우로, 선(51) 상의 제어 신호는 고전원에서 동작하기 위한 것인지 저전원에서 동작하기 위한 것인지 사용자의 선호도에 기초하여 설치되는 매뉴얼 스위치가 될 수 있다. 원하는 상태는 배터리 수명, 방해 효과들, 전송 품질, 데이터 비율 등과 수많은 요인들에 기초하여 선택될 수 있다.
예를 들어, 셀 스테이션이 셀 폰과 가까이 있는 경우, 프로세서(52)는 저동작 전원 상태에서 증폭기(10)의 어느 일 측에 바이어스를 스위치 오프(switch-off)(본 발명의 일 실시예에서, 트랜지스터(32)가 바이어스된 상태로 남아있는 동안에 트랜지스터(16)를 비활성화시킨다)시킨다. 한편, 셀 스테이션이 셀 폰과 멀리 떨어져 있는 경우, 프로세서(52)는 고동작 전원 상태에서는 증폭기(10)의 양측을 모두 사용한다.
직각 위상 오프셋 전원 증폭기(10)의 동작
베이스 라인(baseline) 직각 위상 오프셋 전원 증폭기(10)는 공통 무선주파수 입력포트 및 출력포트(60, 62) 각각에 함께 연결된 두 개의 평행한 트랜지스터 부들(12, 14)로 나누어진 무선주파수 트랜지스터에 대한 1단 증폭기이다. 상부의 무선주파수 경로에 있는 무선주파수 트랜지스터(16) 또는 제1 증폭부(12)는 공통 입력단자 및 출력단자들(60, 62)에 필수적으로 직접 연결된다. 하부의 무선주파수 경로에 있는 무선주파수 트랜지스터(32) 또는 제2 증폭부(14)는 공통 입력단자 및 출력단자들(60, 62) 각각의 사이에 있는 입력 및 출력에 직각 위상 오프셋들을 가진다. 직각 위상 오프셋은 실질적으로 90도의 동등한 크기를 가지나 리드 및 래그 네트워크들(38, 42)에 의해 반대 극성을 가지는 삽입(insertion) 위상 이동을 제공하는 것이 바람직하다. 도면에서 도시된 바와 같이, 입력 오프셋은 90도 리드 네트워크(38, 도 1b에 도시됨)에 의해 제공된 직각 위상 리드와 동등한 +90도의 삽입 위상을 가진다. 출력 오프셋은 90도 래그 네트워크(42, 도 1c에 도시됨)에 의해 제공된 직각 위상 래그와 동등한 -90도의 삽입 위상을 가진다. 반대 위상 극성들 때문에 하부 경로, 즉 네크워크(14)는 상부 경로, 즉 네트워크(12)와 비교하여 삽입 위상에 있어서 실질적인 차이가 없다. 그러므로 각각의 경로 또는 네트워크(12, 14)로부터의 무선주파수 신호 전원은 공통 출력단자(62)에서 위상 결합을 한다.
각각의 트랜지스터 또는 증폭부(12, 14)는 각각 자신의 베이스 바이어스 공급부(20)를 가지고, 이에 각각의 증폭부(12, 14)는 상기 베이스 바이어스 전류 세팅에 의해 각각 제어된다. 하나의 컬렉터 공급부(24), 여기서 고정된 전압인 Vcc는 출력 회로부(22)의 앞에 배치된 단자(62)와 결합하면서 공통 컬렉터 바이어스를 양 증폭부(12, 14)에 공급한다.
증폭기(10)는 일반적으로 최상의 무선주파수 출력 전원, 계획된 장치에서의 효율성, 이득, 선형성이 추가된 전원으로 사용될 수 있는 동일한 상태에 상부 및 하부 트랜지스터들(16, 32)을 위한 베이스 바이어스 상태들을 세팅함으로써 고동작 전원 모드에서 동작될 수 있다. 증폭기(10)는 또한 소위 백-오프(back-off) 상태인 낮은 무선주파수 입력 구동 레벨들로 동작될 것이다. 최대 전력 및 백-오프 상태에서 최대 효율을 얻기 위해, 증폭기 베이스 바이어스 상태는 일반적으로 거의 클래스-B 모드에서 무선주파수 트랜지스터들(16, 32)을 동작하도록 세팅된다. 클래스-B 모드에서 무선주파수 트랜지스터들(16, 32)의 직류 컬렉터 전류는 입력 신호가 최대 무선주파수 출력 전원 레벨로 증폭기(10)를 동작시키기 위해 필요한 레벨 이하로 감소되는 만큼 떨어질 것이다. 전류가 출력 전원 레벨이 떨어지는 만큼 감소하기 때문에, 증폭기(10)가 이득 감소(compression)가 되는 만큼 비록 효율이 가장 높은 출력 전원 레벨들에 도달되는 최대 효율보다 낮지만 백-오프 상태에서 효율은 일반적으로 수용된다.
무선주파수 트랜지스터들(16, 32)의 컬렉터에서 존재하는 출력 임피던스 로드 라인(loadline)은 감소(compression)에서의 최대 출력 전원, 즉 증폭기(10)의 효율성 및 선형성을 결정하는 중요한 요소들 중 하나이다. 임피던스 로드라인의 값은 출력 전원을 동작시키는 주어진 레벨에 있어서의 최대 무선주파수 전압 및 전류 파형들과 같은 트랜지스터의 컬렉터에서 무선주파수 신호의 특성을 결정한다. 효율성 및 선형성을 위한 최상의 동작을 제공하는 임피던스 값은 직류 컬렉터 공급 전압 및 무선주파수 출력 전원 레벨의 함수에 있어서 중요하다. 증폭기(10)의 효율성은 출력 임피던스 로드라인이 백-오프 상태에서 출력 전원의 선택된 낮은 레벨에 더 적합한 임피던스 값으로 세팅된다면 백-오프 전원 레벨에서 동작될 때 향상될 수 있다. 그러나, 일반적으로 백-오프 전원 레벨들에 더 적합한 값에 세팅된 교류 로드라인에서, 증폭기는 보통의 고동작 전원 레벨들에서 요구되는 동작들을 만족할 수 없을 것이다.
직각 위상 오프셋 증폭기(10)는 백-오프 동작 상태에서 동작되기를 바랄 때, 상부 무선주파수 트랜지스터(16)를 효율적으로 차단하는 교류 상태에 베이스 바이어스 상태들을 세팅하여 교류 로드라인을 공급하는 능력을 가진다. 하부 무선주파수 트랜지스터(32)는 여전히 바이어스 온 되어 있으며 출력에 무선주파수 출력 전원을 공급한다. 백-오프 상태라고 불리는 교류 바이어스 상태에서 증폭기(10)는 백-오프 구동 레벨들에서 향상된 효율성을 보여주며, 반면에 필요한 선형성을 얻을 수 있다. 직각 위상 오프셋 증폭기(10)는 일반적으로 로드라인이 고동작 전원 레벨에서만 최대 값을 유지하고 있는 비슷한 증폭기에서 얻을 수 있는 효율성과 비교하여 백-오프 레벨에서 얻을 수 있는 효율 값은 2배가 된다.
고전원 동작 모드 동안, 예를 들어 두 개의 트랜지스터들(16, 32)이 바이어스 온 될 때, 증폭기(10)의 출력부에 대한 등가회로는 도 2a에서 보여준다. 저전원 동작 모드 동안(예를 들어, 트랜지스터(32)가 바이어스 온 되고, 트랜지스터(16)의 베이스가 오픈 회로와 연결되어 오프 될 때)의 증폭기(10)의 출력부에 대한 등가회로는 도 2b에서 보여준다.
그러므로 도 2a를 참조하면, 두 개의 트랜지스터들(16, 32)이 온(on) 되는 고전원 동작 모드 동안에, 트랜지스터들(16, 32)의 출력들, 즉 컬렉터들에서의 임 피던스는 각각 2Z0이고, 따라서 위에서 언급한 바와 같이 래그(lag) 네트워크 회로부(42)의 특성 임피던스(ZCI)는 또한 2Z0이다. 이 두 임피던스들의 효과적인, 예를 들어 병렬 결합 임피던스는 Z0이고, 이는 출력 정합 네트워크(22)에 의한 출력단자(62)에서 제공되는 부하 임피던스 및 연결된 부하(ZL)와 동일하다.
반면에, 트랜지스터(16)가 오프(off)되고, 트랜지스터(12)가 온(on)되는 저전원 동작 모드 동안에, 트랜지스터(16)의 출력, 즉 컬렉터로 바라보는 임피던스는 도 2b에 도시된 바와 같이 (예를 들어, 오픈 회로) 상대적으로 높다. 그러므로, 래그 네트워크(42)의 출력에서의 임피던스는 또한 Z0이다. 위에서 언급한 바와 같이, 래그 네트워크(42)의 특성 임피던스(ZCI)는 2Z0이다. 따라서 트랜지스터(32)의 출력, 예를 들어 컬렉터에서의 임피던스는 (ZCI)2/Z0=(2Z0)2/Z0=4Z0 이다.
그러므로 두 개의 트랜지스터들(16, 32)이 동작되는 고전원 동작 모드 동안에 두 임피던스들의 효과적인, 예를 들어 병렬 결합 임피던스는 Z0이고, 그것은 출력 정합 네트워크(22) 및 부하(ZL)에 의해 출력단자(62)에 제공되는 임피던스와 동일하다. 그러나, 트랜지스터(16)가 오프되고 트랜지스터(32)가 온되는 저전원 동작 모드 동안에, 동작 트랜지스터(32)의 출력에서의 임피던스는 4Z0이고, 본 실시예에서 4배 증가한 것이다.
직각 위상 오프셋부(14)에서 로드라인 스위칭
출력에서 직각 위상 오프셋부(42)는 증폭기(10)에 배치되었으나, 두 개의 트랜지스터들(16, 32)이 턴-온 되는 풀전원 모드에서 동작될 때 증폭기(10)의 동작에 영향을 미치지 않는다. 증폭기(10)의 일반적인 동작에서는 상부 및 하부 트랜지스터들(16, 32)은 동일한 크기를 갖는다. 증폭기(10)가 두 개의 트랜지스터들(16, 32)이 턴-온되는 풀동작 전원 바이어스 상태에 있는 경우, 각각의 트랜지스터에 나타나는 로드라인 임피던스는 대칭성에 의해 출력 정합 네트워크(22)에 의해 제공되는 등가 임피던스의 두 배가 될 것이다. 출력 직각 위상 오프셋부(42)의 특성 임피던스는 직각 위상 오프셋부(42)로부터 단자(62)로 바라본 로드라인과 동일할 것이다. 따라서, 직각 위상 오프셋부(42)는 로드라인 임피던스에 영향을 주지 않을 것이다. 증폭부(14)가 트랜지스터(32)의 출력측에 네트워크(42)에 지연된 90도 위상을 제공하는 동안에, 위상 리드 네트워크(38)와 함께 증폭부(14)의 동등한 입력 직각 위상부는 두 개의 트랜지스터들(16, 32)이 풀동작 전원 모드의 위상에서 효율적으로 동작하는 것과 같은 출력 래그 네트워크의 효과를 상쇄하는 삽입 위상을 제공한다. 각각의 트랜지스터들(16, 32)은 전체 증폭기(10) 출력 전원의 절반을 로드라인으로 공급할 것이며, 결합된 증폭기(10)는 고전원 출력 동작 모드에서 요구되는 동작을 할 수 있을 것이다.
출력에서의 직각 위상 오프셋은 상부 트랜지스터(16)가 백-오프 바이어스 상태에서 차단될 때, 교류 로드라인을 제공하는 데 있어서 중요하다. 이러한 오프 된 트랜지스터(16)는 공통 출력단자(62)에 어떠한 전원도 공급하지 않으므로, 하부 트 랜지스터(16)는 풀동작 전원 모드와 다른 로드라인을 나타낼 것이다. 공통 출력단자(62)에서의 임피던스, 즉, 직각 위상부(14)의 효과적인 임피던스의 절반인 임피던스는 래그 네트워크(42)에 의해 제공된 쿼터파 전송선 변환기의 효과 때문에, 공통 출력단자(62)에서 임피던스의 4배 값으로 변환된다. 비록 직각 위상부 래그 네트워크(42) 로우-패스(low-pass) 파이(π)부(42)로 동작되지만, 분류 커패시터들(C2, C3) 및 직렬 인덕터(L3)의 값은 예를 들어, 마이크로스트립(microstrip), 스트라입 라인(stripline) 또는 웨이브 가이드(waveguide)의 쿼터-웨이브 무선주파수 전송선의 집중소자(lumped element)형태로 동등한 무선주파수 동작을 제공한다. 그러므로 저동작 모드에서 하부 트랜지스터(32)에서 상기 로드 라인은 고동작 전원 모드에서 보통 보이는 값의 2배이고, 풀동작 전원 상태에서 결합된 증폭기(10) 로드라인의 로드라인 값의 4배이다.
로드 라인 임피던스의 교류의 높은 값으로, 백-오프(back-off) 모드에서의 증폭기(10)는 고전원 모드에서의 증폭기(10)의 전원 용량과 비교하여 4개의 동일한 요인에 의해 줄어든 출력 동작 전원 용량이 나타난다. 이러한 저전원 용량은 일반적으로 백-오프 모드에서의 동작을 위한 요구들과 일치한다. 그러나 이러한 교류 로드라인으로 백-오프 모드에서 증폭기(10)의 효율은 고전원 모드에서 동작될 때, 증폭기(10)를 위한 백-오프 출력 전원 레벨에서 얻을 수 있는 효율과 비교하여 백-오프 출력 전원 레벨에서 2가지 요인에 의해 향상된다.
베이스 바이어스 스위칭
백-오프 모드에서 효율의 최대 향상을 보기 위해서, 하부 트랜지스터(32)의 베이스 바이어스는 일반적으로 실제 클래스-B 바이어스 상태에 가까운 낮은 영입력 전류(quiescent current)로 세팅될 것이다. 트랜지스터(32)를 위한 낮은 영입력 전류에 대한 스위치는 트랜지스터(32)의 컬렉터 전류를 무선주파수 구동 전원이 백-오프 상태에서 줄어드는 만큼 낮은 값으로 떨어지게 하고, 또한 백-오프 상태에서 효율성 향상의 전체적 이익을 준다. 감소된 영입력 바이어스 세팅은, 도 3에 도시된 바와 같이, 트랜지스터(32)의 제어 전극에 교류 바이어스 전류를 공급하는 스위칭 가능한 바이어스 회로부(20')로 구현된다. 스위칭 가능한 바이어스 회로부(20')는 전류 레벨을 바이어스 전류 레벨(3)(예를 들어, 전류 바이어스 소스(3))로부터 바이어스 전류 레벨(4)(예를 들어, 전류 바이어스 소스(4))로 변환시킨다. 트랜지스터(32)에서 낮은 영입력 바이어스로 변환은 상부 트랜지스터(16)가 베이스 바이어스 회로부(20)를 통하여 차단될 때 동시에 수행될 것이다. 제어부(52)는 공통 스위치 신호를 선(51)으로 두 개의 스위칭 가능한 전류 소스들(20, 20')에게 제공한다. 스위칭 가능한 전류 소스(20')는 제어부(52)와 함께 증폭부(12)에 대하여 결정된 바와 같이 원하는 동작 상태들에 기초하여 선(51)을 통하여 제어부(52)로부터 제공된 제어 신호에 의해 세팅된다.
일반적으로, 스위칭 가능한 바이어스 회로부(20, 20')는 두 가지 동작 모드를 위한 상부 및 하부 트랜지스터들(16, 32)의 바이어스 상태들의 두 가지 세트들을 제공하기 위해 간단한 트랜지스터들(도시되지 않음), 저항들(도시되지 않음) 및 인버터 스테이지들(도시되지 않음)로부터 설계될 것이다.
증폭기(10)에 관하여:
고전원 동작 모드 동안에, 제1 증폭부(12)의 바이어스 전류는 비교적 높은 전류 레벨(예를 들어, 전류 레벨(2)이 비교적 높다)이고, 저전원 동작 모드 동안에, 제1 증폭부(12)의 바이어스 전류는 비교적 낮다(여기서, 오픈 회로이다). 두 가지 고전원 및 저전원 동작 모드들 동안에, 제2 증폭부(14)의 바이어스 전류는 비교적 높은 전류 레벨이다.
증폭기(10')에 관하여:
고전원 동작 모드 동안에, 제1 증폭부(12)의 바이어스 전류는 비교적 높은 전류 레벨(예를 들어, 전류 레벨(2)이 비교적 높다)이고, 저전원 동작 모드 동안에, 제1 증폭부(12)의 바이어스 전류는 비교적 낮다(예를 들어, 전류 레벨(1)은 비교적 낮고, 여기서는 오픈 회로이다). 고전원 동작 모드 동안에, 제2 증폭부(14)의 바이어스 전류(도 3의 전류(3))는 비교적 높은 전류 레벨이고, 반면에 저전원 동작 모드 동안에, 제2 증폭부(14)의 바이어스 전류(도 3의 전류(4))는 비교적 낮은 전류 레벨이다.
입력 직각 위상 오프셋 효과들
입력 회로에서 직각 위상 오프셋부(14)의 주요 기능은 하부 무선주파수 경로, 예를 들어 오프셋부(14)의 삽입 위상을 상부 무선주파수 경로, 즉 제1 증폭부(12)와 동일하게 하는 것이다. 도 1a에 도시된 바와 같이, 오프셋부(14)는 래그 네트워크(42)의 위상 지연을 취소하기 위해 리드 네트워크(38)에 사용되는 위상 리 드를 제공한다. 리드 네트워크(38)는 하부 트랜지스터(32)의 입력 임피던스와 일반적으로 거의 같은 특성 임피던스(ZCLB)를 가진다. 따라서, 직각 위상부(14)의 입력으로 바라보는 임피던스는 하부 트랜지스터(32)의 임피던스이다. 증폭기(10)가 고전원 모드에서 동작할 때, 상부 트랜지스터(16)는 또한 하부 트랜지스터(32)로써 동일한 상태로 비슷하게 바이어스 되고, 이에 트랜지스터(16)의 입력 임피던스는 트랜지스터(32)의 임피던스와 거의 동일하다. 증폭기(10)의 입력에서 정합 회로(18)는 공통 단자 연결(60)에서 결합되는 두 가지 무선주파수 경로들, 예를 들어 제1 및 제2 증폭부(12, 14)의 등가 병렬 임피던스와 정합되도록 설계된다. 상부 경로, 예를 들어 제1 증폭부(12)의 트랜지스터(16)는 상기 단자에서 직접적으로 연결되고, 반면에 하부 경로 트랜지스터(32)는 트랜지스터(32)와 단자(60)의 사이에 위치하는 직각 위상부, 예를 들어 래그 네트워크(38)를 가진다. 두 무선주파수 경로들의 병렬 임피던스는 거의 각각의 트랜지스터들(16, 32)의 입력에서 임피던스의 절반 값을 가진다.
증폭기(10)가 상부 및 하부 트랜지스터들(16, 32) 양쪽이 전부 바이어스 온 되는 풀 전원 모드에서 동작될 때, 무선주파수 입력 신호는 두 무선주파수 경로들, 예를 들어, 제1 및 제2 증폭부들(12, 14)의 사이에서 동일하게 나누어진다. 이에 양 트랜지스터들(16, 32)은 동일한 무선주파수 전원으로 구동된다. 정합 회로(18)의 입력에서 전체 증폭기(10)의 입력으로부터 바라본 입력 임피던스는 일반적으로 50Ω 정도인 원하는 외부 특성 임피던스와 정합될 것이다. 증폭기(10)가 상부 트랜지스터(16)가 턴-오프 되는 저동작 전원 모드로 스위치 될 때, 그것은 입력 임피던 스가 더 큰 값의 임피던스, 즉 바이어스 온 될 때 트랜지스터의 입력 임피던스보다 일반적으로 아주 큰 임피던스로 변환시키게 한다. 공통 입력단자(60)에서 바라본 임피던스는 더 크게 될 것이고, 단자(60)는 하부 경로 또는 제2 증폭부(14)의 임피던스로만 쌓이게 되기 때문에 거의 두 배정도 커진다. 이 경우에, 증폭기(10)의 입력은 저동작 전원 모드에서 동작될 때 부정합된다.
도 3에 도시된 증폭기(10')을 참조하면, 스위칭 가능한 베이스 바이어스 회로(20')는 도 1a에 도시된 고정된 전류 바이어스 회로(20)의 위치에 사용된다. 도 3에 도시된, 스위칭 가능한 베이스 바이어스 회로(20')는 하부 트랜지스터(32)가 저동작 전원 모드로 바이어스 되는 것과 같이 선(41)상의 베이스 바이어스 전류를 스위칭하는데 사용된다. 트랜지스터(32)의 바이어스에서 변화는 트랜지스터(32)의 입력에서 임피던스를 증가시키는 경향을 가질 것이다. 임피던스의 조금 더 큰 값은 90도 위상 리드 네트워크(38)의 임피던스 변화 효과 때문에 입력 리드 네트워크(38)에 의해 더 낮은 임피던스로 변환될 것이다. 그러므로 입력 상의 공통단자(60)에서 저동작 전원 모드 동안 바라본 임피던스는 고전원 동작 전원 모드 동안 바이어스 될 때의 증폭기의 상기 단자에서 바라본 임피던스에 근접한 값으로 변환될 것이다. 따라서 트랜지스터(32)의 스위칭 가능한 베이스 바이어스의 경우에, 증폭기(10')의 입력 정합은 또한 원하는 외부 특성 임피던스에 근접한 값으로 변환될 것이다. 이 경우에, 증폭기(10')의 입력 임피던스는 고동작 및 저동작 전원 모드들에서 모두 허용될 것이다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해 당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 본 발명의 다른 실시예들은 아래 청구항들의 범위에 포함됨도 이해할 수 있을 것이다.

Claims (8)

  1. 공통 입력단자와 공통 출력단자 사이에 접속된 한 쌍의 증폭부들을 포함하는 증폭기에 있어서,
    상기 공통 출력단자에 접속된 출력을 가지는 제1 트랜지스터, 제1 바이어스 소스, 그리고 제어 신호에 따라 상대적 고전원 동작 모드 동안에 상기 제1 트랜지스터를 동작 상태로 바이어스 하기 위하여 상기 제1 트랜지스터의 제어 전극을 상기 제1 바이어스 소스에 접속시키거나 상대적 저전원 동작 모드 동안에 상기 제1 트랜지스터를 비-동작 상태로 두기 위하여 상기 제어 전극을 상기 제1 바이어스 소스로부터 제거하는 스위치를 포함하는 제1 증폭부; 및
    상기 공통 출력단자에 접속된 출력을 가지는 제2 트랜지스터, 상대적 고전원 동작 모드 및 상대적 저전원 동작 모드 동안에 상기 제2 트랜지스터를 동작 상태로 바이어스 하기 위하여 상기 제2 트랜지스터의 제어 전극에 접속된 제2 바이어스 소스, 상기 제2 트랜지스터의 출력과 상기 공통 출력단자 사이에 접속되어 상대적 저전원 동작 모드 동안보다는 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터의 출력에 다른 임피던스를 제공하는 제1 회로부, 그리고 상기 공통 입력단자와 상기 제2 트랜지스터의 상기 제어 단자 사이에 접속된 제2 회로부를 포함하는 제2 증폭부를 포함하며,
    상기 제1 회로부 및 상기 제2 회로부 중에서 어느 하나가 위상 리드(lead)를 제공하고, 상기 제1 회로부 및 상기 제2 회로부 중에서 다른 하나가 위상 래 그(lag)를 제공하는 것을 특징으로 하는 증폭기.
  2. 제 1 항에 있어서, 상기 위상 리드는 실질적으로 (4n+1)π/2 라디언(여기서, n은 0을 포함하는 정수이다)이고, 상기 제1 회로부의 다른 부분 및 상기 위상 래그는 실질적으로 (4n+1)π/2 라디언(여기서, n은 0을 포함하는 정수이다)인 것을 특징으로 하는 증폭기.
  3. 제 2 항에 있어서, 상기 증폭기는 상기 공통 출력단자에 접속된 임피던스 Z0를 가지는 부하(load)를 포함하고,
    상기 제1 회로부는 특성 임피던스 ZCI=2Z0을 가지고, 상기 제1 회로부는 2Z0의 상기 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터의 출력에 임피던스 및 상대적 저전원 동작 모드 동안에 (ZCI)2/Z0의 상기 제2 트랜지스터의 출력에 임피던스를 제공하는 것을 특징으로 하는 증폭기.
  4. 제 1 항에 있어서, 상기 제2 증폭부가 상기 제어 신호에 따라 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터가 제1 동작 레벨로 바이어스 하기 위하여 상기 제2 트랜지스터의 제어 전극을 상기 제2 바이어스 소스에 접속시키거나 상대적 저전원 동작 모드 동안에 상기 제2 트랜지스터를 제2 동작 레벨로 바이어스 하기 위하여 상기 제2 트랜지스터의 제어 전극을 상기 제3 바이어스 소스에 접속시키 는 스위치를 포함하는 것을 특징으로 하는 증폭기.
  5. 제 4 항에 있어서, 상기 위상 리드는 실질적으로 (4n+1)π/2 라디언(여기서, n은 0을 포함하는 정수이다)이며, 상기 제1 회로부의 다른 부분 및 상기 위상 래그는 실질적으로 (4n+1)π/2 라디언(여기서, n은 0을 포함하는 정수이다)인 것을 특징으로 하는 증폭기.
  6. 제 5 항에 있어서, 상기 증폭기는 상기 공통 출력단자에 접속된 임피던스 Z0를 가지는 부하(load)를 포함하고,
    상기 제1 회로부는 특성 임피던스 ZCI=2Z0을 가지고, 상기 제1 회로부는 2Z0의 상기 상대적 고전원 동작 모드 동안에 상기 제2 트랜지스터의 출력에 임피던스 및 상대적 저전원 동작 모드 동안에 (ZCI)2/Z0의 상기 제2 트랜지스터의 출력에 임피던스를 제공하는 것을 특징으로 하는 증폭기.
  7. 공통 입력단자와 공통 출력단자 사이에 접속된 한 쌍의 증폭부들을 포함하는 증폭기에 있어서,
    상기 공통 출력단자에 접속된 출력을 가지는 제1 트랜지스터, 상기 공통 출력단자에 접속된 출력을 가지는 제2 트랜지스터, 상대적 고전원 동작 모드 및 상대적 저전원 동작 모드 동안에 상기 제2 트랜지스터를 동작 상태로 바이어스 하기 위 하여 상기 제2 트랜지스터의 제어 전극에 접속된 제2 바이어스 소스, 상기 제2 트랜지스터와 상기 공통 출력단자에 접속되어 상기 상대적 저전원 동작 모드보다는 상기 상대적 고전원 동작 모드 동안에 상기 트랜지스터의 출력에 다른 임피던스를 제공하는 제1 회로부, 그리고 상기 공통 입력단자와 상기 제2 트랜지스터의 제어 전극의 사이에 접속된 제2 회로부를 갖는 제1 증폭부를 포함하고,
    상기 제1 회로부 및 상기 제2 회로부 중에서 어느 하나가 위상 리드를 제공하고, 상기 제1 회로부 및 상기 제2 회로부 중에서 다른 하나가 위상 래그를 제공하는 것을 특징으로 하는 증폭기.
  8. 제 7 항에 있어서, 상기 위상 리드는 실질적으로 (4n+1)π/2 라디언(여기서, n은 0을 포함하는 정수이다)이며, 상기 제1 회로부의 다른 부분 및 상기 위상 래그는 실질적으로 (4n+1)π/2 라디언(여기서, n은 0을 포함하는 정수이다)인 것을 특징으로 하는 증폭기.
KR1020067023057A 2004-05-26 2005-05-19 직각 위상 오프셋 전원 증폭기 KR101121772B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/854,720 US7123096B2 (en) 2004-05-26 2004-05-26 Quadrature offset power amplifier
US10/854,720 2004-05-26
PCT/US2005/017629 WO2005119903A1 (en) 2004-05-26 2005-05-19 Quadrature offset power amplifier

Publications (2)

Publication Number Publication Date
KR20070015190A true KR20070015190A (ko) 2007-02-01
KR101121772B1 KR101121772B1 (ko) 2012-03-23

Family

ID=34971543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023057A KR101121772B1 (ko) 2004-05-26 2005-05-19 직각 위상 오프셋 전원 증폭기

Country Status (7)

Country Link
US (1) US7123096B2 (ko)
EP (1) EP1749342B1 (ko)
JP (1) JP5259182B2 (ko)
KR (1) KR101121772B1 (ko)
DE (1) DE602005027198D1 (ko)
TW (1) TWI350651B (ko)
WO (1) WO2005119903A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917145B2 (en) 2012-02-09 2014-12-23 Samsung Electro-Mechanics Co., Ltd. Amplifier circuit and operating method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004027982A2 (en) * 2002-09-20 2004-04-01 Triquint Semiconductor, Inc. Linear power amplifier with multiple output power levels
US7936218B1 (en) * 2003-08-20 2011-05-03 Emhiser Research, Inc. Shared-current electronic system
JP2006093773A (ja) * 2004-09-21 2006-04-06 Renesas Technology Corp 高周波電力増幅モジュール
DE102005020319B4 (de) * 2005-05-02 2010-06-17 Infineon Technologies Ag Verstärkeranordnung mit einem umschaltbaren Verstärkungsfaktor und Verfahren zum Verstärken eines zu verstärkenden Signals mit einem umschaltbaren Verstärkungsfaktor
US7482868B2 (en) * 2005-10-25 2009-01-27 Skyworks Solutions, Inc. Dual mode power amplifier
US7382194B2 (en) * 2006-01-18 2008-06-03 Triquint Semiconductor, Inc. Switched distributed power amplifier
KR101354222B1 (ko) * 2006-03-09 2014-01-22 스카이워크스 솔루션즈, 인코포레이티드 부하에 둔감한 고효율 전력 증폭기 회로 및 부하에 둔감한 고효율 전력 증폭기 회로 상에서 동작하는 방법
US7414478B2 (en) * 2006-03-31 2008-08-19 Intel Corporation Integrated parallel power amplifier
JP2008092521A (ja) * 2006-10-05 2008-04-17 Nec Electronics Corp 小型電力増幅器
WO2009052283A2 (en) * 2007-10-16 2009-04-23 Black Sand Technologies, Inc. Adaptively tuned rf power amplifier
US8154340B2 (en) * 2009-02-18 2012-04-10 Hollinworth Fund, LLC Metamaterial power amplifier systems
EP2267885A1 (en) * 2009-06-17 2010-12-29 Nxp B.V. Doherty amplifier
JP2011030069A (ja) * 2009-07-28 2011-02-10 Mitsubishi Electric Corp 高周波増幅器
US8299857B2 (en) * 2011-01-27 2012-10-30 Integra Technologies, Inc. RF power amplifier including broadband input matching network
US9473076B2 (en) 2013-11-07 2016-10-18 Skyworks Solutions, Inc. Linearity performance for multi-mode power amplifiers
US9467101B2 (en) * 2013-11-07 2016-10-11 Skyworks Solutions, Inc. Systems, circuits and methods related to multi-mode power amplifiers having improved linearity
CA2937686C (en) * 2014-02-06 2022-06-28 Fadhel M. Ghannouchi High efficiency ultra-wideband amplifier
EP3391536A1 (en) * 2015-12-17 2018-10-24 u-blox AG Power amplifier apparatus, envelope tracking amplifier apparatus and method of amplifying a signal
JPWO2019130608A1 (ja) * 2017-12-28 2020-12-17 住友電気工業株式会社 高調波処理回路及び増幅回路
US20210288619A1 (en) * 2018-07-09 2021-09-16 Sumitomo Electric Industries, Ltd. Power supply circuit and amplification circuit
CN109450395B (zh) * 2018-12-26 2024-02-02 南京米乐为微电子科技有限公司 非线性反馈电路及采用其的低噪声放大器
KR20220015809A (ko) 2020-07-31 2022-02-08 삼성전기주식회사 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법
CN112994627B (zh) * 2021-02-25 2024-02-20 中电国基南方集团有限公司 高阻抗变换比、低匹配损耗的高效率功率放大器电路拓扑结构
TWI842384B (zh) * 2023-02-10 2024-05-11 瑞昱半導體股份有限公司 訊號傳送裝置及功率放大輸出電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454006A (ja) * 1990-06-22 1992-02-21 Fujitsu Ltd 増幅装置
US5541554A (en) 1995-03-06 1996-07-30 Motorola, Inc. Multi-mode power amplifier
JPH08307159A (ja) * 1995-04-27 1996-11-22 Sony Corp 高周波増幅回路、送信装置、及び受信装置
US5757229A (en) * 1996-06-28 1998-05-26 Motorola, Inc. Bias circuit for a power amplifier
US6329877B1 (en) 1999-06-25 2001-12-11 Agere Systems Guardian Corp. Efficient power amplifier
US6320462B1 (en) 2000-04-12 2001-11-20 Raytheon Company Amplifier circuit
US6894561B2 (en) * 2002-09-20 2005-05-17 Triquint Semiconductor, Inc. Efficient power control of a power amplifier by periphery switching
WO2004027982A2 (en) 2002-09-20 2004-04-01 Triquint Semiconductor, Inc. Linear power amplifier with multiple output power levels
KR20040092291A (ko) * 2003-04-26 2004-11-03 엘지전자 주식회사 전력 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917145B2 (en) 2012-02-09 2014-12-23 Samsung Electro-Mechanics Co., Ltd. Amplifier circuit and operating method thereof

Also Published As

Publication number Publication date
US20050264364A1 (en) 2005-12-01
TWI350651B (en) 2011-10-11
JP5259182B2 (ja) 2013-08-07
EP1749342B1 (en) 2011-03-30
TW200610263A (en) 2006-03-16
KR101121772B1 (ko) 2012-03-23
DE602005027198D1 (de) 2011-05-12
EP1749342A1 (en) 2007-02-07
WO2005119903A1 (en) 2005-12-15
US7123096B2 (en) 2006-10-17
JP2008500778A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
KR101121772B1 (ko) 직각 위상 오프셋 전원 증폭기
US6522201B1 (en) RF amplifier having switched load impedance for back-off power efficiency
US7046083B2 (en) Efficient power control of a power amplifier by periphery switching
US7417508B1 (en) Multiple RF path amplifiers
US8279009B2 (en) Distributed doherty amplifiers
US20030132801A1 (en) Switchable power amplifier
WO2001003289A1 (en) Power amplifier for efficiently amplifying linearly modulated signals
KR20030063473A (ko) 고효율 신호 송신기용 ｅ 등급 도허티 증폭기 토포로지
JP2006500883A (ja) 複数の出力電力レベルを有する線形電力増幅器
CN103312272A (zh) 多模式Doherty功率放大器
CN216390920U (zh) Doherty射频功率放大器
JPH06103809B2 (ja) 増幅回路
WO2021161928A1 (ja) 電力増幅回路、高周波回路及び通信装置
CN115913126B (zh) 射频功率放大器及射频前端模组
US6317002B1 (en) Circuit for efficiently producing low-power radio frequency signals
US11482974B2 (en) Radio-frequency amplifier
WO2002015397A2 (en) Low-loss bypass mode of an amplifier with high linearity and matched impedance
JPH06132746A (ja) 電力増幅器
US20210328558A1 (en) Power amplifier circuit
US20050156670A1 (en) Method and apparatus for optimization of amplifier with adjustable output range
WO2013053713A1 (en) Envelope tracking power amplifier with low impedance supply feed
JP3970598B2 (ja) 電力増幅器および通信機器
US11309842B2 (en) Power amplifier circuit
EP1854209A4 (en) METHOD AND DEVICE FOR ENHANCING A POWER AMPLIFIER
KR100569241B1 (ko) 임피던스 변환 회로 및 이를 이용한 전력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 9