KR20220015809A - 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법 - Google Patents

전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법 Download PDF

Info

Publication number
KR20220015809A
KR20220015809A KR1020200096327A KR20200096327A KR20220015809A KR 20220015809 A KR20220015809 A KR 20220015809A KR 1020200096327 A KR1020200096327 A KR 1020200096327A KR 20200096327 A KR20200096327 A KR 20200096327A KR 20220015809 A KR20220015809 A KR 20220015809A
Authority
KR
South Korea
Prior art keywords
power
voltage
transistor
power transistor
mode
Prior art date
Application number
KR1020200096327A
Other languages
English (en)
Inventor
유현진
허영식
조강타
한수연
김진용
황원선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200096327A priority Critical patent/KR20220015809A/ko
Priority to US17/073,838 priority patent/US11533029B2/en
Priority to CN202110424105.XA priority patent/CN114070215A/zh
Publication of KR20220015809A publication Critical patent/KR20220015809A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법이 개시될 수 있다. 전력 증폭기 시스템은 전력 증폭기, 전력 증폭기 제어부, 그리고 전압 발생기를 포함할 수 있다. 상기 전력 증폭기는 RF 신호를 각각 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 복수의 파워 트랜지스터 셀을 포함할 수 있다. 상기 전력 증폭기 제어부는, 파워 모드에 따라, 상기 복수의 파워 트랜지스터 셀 중 적어도 하나의 파워 트랜지스터 셀의 턴온 및 턴오프를 제어할 수 있다. 그리고, 상기 전압 발생기는 상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급되는 전원 전압을 생성하며, 상기 파워 모드에 따라 상기 전원 전압을 변경할 수 있다.

Description

전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법{POWER AMPLIFIER, POWER AMPLIFIER SYSTEM AND OPERATING METHOD THEREOF}
본 기재는 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법에 관한 것이다.
무선 통신 시스템은 통신 규격의 진화에 따라 다양한 디지털 변복조 방식을 적용하고 있다. 기존의 CDMA(Code Division Multiple Access) 통신 시스템은 QPSK(Quadrature Phase Shift Keying) 방식을 채용하고 있으며, IEEE의 통신 규격을 따른 무선랜(Wireless LAN)은 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 채용하고 있다. 그리고 최근의 3GPP의 표준 규격인 LTE(Long Term Evolution), LTE-Advanced 그리고 5G는 QPSK, QAM(Quadrature Amplitude Modulation), 그리고 OFDM 방식을 채용하고 있다. 이러한 무선 통신 규격들은 송신 신호의 크기 또는 위상이 전송 중 유지되는 것을 요구하는 선형 변조 방식을 채용하고 있다.
한편, 무선 통신 시스템에 사용되는 송신 장치는 전송 거리를 높이기 위해, RF(Radio Frequency) 신호를 증폭하는 전력 증폭기를 포함하고 있다. 이러한 전력 증폭기는 송신 장치의 마지막 부분에 있는 회로로서 송신 장치 성능에 중요한 역할을 수행한다. 출력 전력, 선형성, 그리고 파워 효율은 전력 증폭기에 의해 결정되므로, 전력 증폭기는 아주 중요한 회로 중에 하나이다. 특히, 무선 통신 시스템에서 사용되는 전력 증폭기는 전력 증폭기의 파워 및 효율이 매우 중요하다. 파워 및 효율을 향상시키는 시키기 위해, 적응적 전력 추적(Adaptive Power Tracking, APT) 기술 및 포락선 추적(Envelope Tracking) 기술 등이 사용되고 있다.
한편, 전력 증폭기의 효율이 향상시키기 위해, 전력 증폭기의 출력 임피던스가 최적으로 설정되는 게 필요하다. 이를 위해 전력 증폭기의 로드(load)를 튜닝하는 별도의 회로가 사용되고 있는데, 로드 튜닝을 위한 별도의 소자들로 인해 전력 증폭기의 전체 성능이 떨어질 수 있다.
실시예들 중 적어도 하나의 실시예는 향상된 효율을 가지는 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법을 제공하는 것이다.
실시예들 중 적어도 하나의 실시예에 따르면, 전력 증폭기 시스템이 제공될 수 있다. 상기 전력 증폭기 시스템, RF 신호를 각각 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 복수의 파워 트랜지스터 셀을 포함하는 전력 증폭기, 파워 모드에 따라, 상기 복수의 파워 트랜지스터 셀 중 적어도 하나의 파워 트랜지스터 셀의 턴온 및 턴오프를 제어하는 전력 증폭기 제어부, 그리고 상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급되는 전원 전압을 생성하며, 상기 파워 모드에 따라 상기 전원 전압을 변경하는 전압 발생기를 포함할 수 있다.
상기 파워 모드는 제1 파워 모드, 상기 제1 파워 모드보다 낮은 파워를 출력하는 제2 파워 모드를 포함할 수 있으며, 상기 전력 증폭기 제어부는, 상기 제2 파워 모드에서 상기 적어도 하나의 파워 트랜지스터 셀의 턴오프를 제어할 수 있다.
상기 전압 발생기는, 상기 제1 파워 모드에서 제1 전압을 가지는 상기 전원 전압을 상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급할 수 있으며, 상기 전압 발생기는, 상기 제2 파워 모드에서 상기 제1 전압보다 낮은 제2 전압을 가지는 상기 전원 전압을 상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급할 수 있다.
상기 전력 증폭기 제어부는, 상기 제1 파워 모드에서 상기 복수의 파워 트랜지스터 셀의 턴온을 제어할 수 있다.
상기 전력 증폭기는, 상기 복수의 파워 트랜지스터 셀의 제어단자에 입력되는 바이어스 전압을 생성하는 바이어스 공급부, 그리고 상기 바이어스 전압을 상기 복수의 파워 트랜지스터 셀의 제어단자에 공급할지 여부를 스위칭하는 스위칭부를 더 포함할 수 있다.
상기 적어도 하나의 파워 트랜지스터 셀을 턴오프 하기 위해, 상기 스위칭부는 상기 바이어스 전압을 상기 적어도 하나의 파워 트랜지스터 셀의 제어단자에 공급하지 않을 수 있다.
상기 전력 증폭기는, 상기 스위칭부와 상기 복수의 파워 트랜지스터 셀 사이에 연결되는 저항을 더 포함할 수 있다.
상기 바이어스 공급부는, 제어 단자와 제1 단자가 서로 연결되어 있으며 제2 단자가 접지에 연결되어 있는 제1 트랜지스터, 그리고 상기 제1 트랜지스터의 제어 단자 및 제1 단자에, 전류를 공급하는 전류 전원을 포함할 수 있으며, 상기 바이어스 전압은 상기 제1 트랜지스터의 제어 단자의 전압일 수 있다.
상기 스위칭부는, 상기 제1 트랜지스터의 제어 단자와 상기 복수의 파워 트랜지스터 셀의 각각의 제어 단자에 각각 연결되는 복수의 스위치를 포함할 수 있다.
상기 전력 증폭기는, 상기 복수의 파워 트랜지스터 셀의 제1 단과 상기 전원 전압 사이 연결되며, 상기 복수의 파워 트랜지스터와 캐스코드(cascode)로 연결되는 제2 트랜지스터를 더 포함할 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 전력 증폭기를 제공할 수 있다. 상기 전력 증폭기는, RF 신호를 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 제1 파워 트랜지스터 셀, 상기 RF 신호를 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 제2 파워 트랜지스터 셀, 바이어스 전압을 생성하는 바이어스 공급부, 그리고 파워 모드에 따라, 상기 바이어스 전압을 상기 제1 및 제2 파워 트랜지스터 셀의 제어 단자에 공급할지 여부를 스위칭하는 스위칭부를 포함할 수 있으며, 상기 제1 및 2 파워 트랜지스터 셀의 제1 단자에 공급되는 전원 전압은 상기 모드에 따라 변동될 수 있다.
상기 파워 모드는 제1 파워 모드, 상기 제1 파워 모드보다 낮은 파워를 출력하는 제2 파워 모드를 포함할 수 있으며, 상기 스위칭부는, 상기 제2 파워 모드에서, 상기 바이어스 전압을 상기 제1 파워 트랜지스터 셀의 제어 단자에 공급하고, 상기 바이어스 전압을 상기 제2 파워 트랜지스터 셀의 제어 단자에 공급하지 않을 수 있다.
상기 전원 전압은 상기 제1 파워 모드에서 제1 전압을 가질 수 있으며, 상기 전원 전압은 상기 제2 파워 모드에서 상기 제1 전압보다 작은 제2 전압을 가질 수 있다.
상기 스위칭부는, 상기 제1 파워 모드에서, 상기 바이어스 전압을 상기 제1 및 제2 파워 트랜지스터 셀의 제어 단자에 공급할 수 있다.
상기 스위칭부는, 상기 바이어스 공급부와 상기 제1 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제1 스위치, 그리고 상기 바이어스 공급부와 상기 제2 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제2 스위치를 포함할 수 있다.
상기 바이어스 공급부는, 제어 단자와 제1 단자가 서로 연결되어 있으며 제2 단자가 접지에 연결되어 있는 제1 트랜지스터, 그리고 상기 제1 트랜지스터의 제어 단자 및 제1 단자에, 전류를 공급하는 전류 전원을 포함할 수 있으며, 상기 바이어스 전압은 상기 제1 트랜지스터의 제어 단자의 전압일 수 있다.
상기 전력 증폭기는 상기 스위칭부와 상기 제1 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제1 저항, 그리고 상기 스위칭부와 상기 제2 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제2 저항을 더 포함할 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, RF 신호를 증폭하는 복수의 파워 트랜지스터 셀을 포함하는 전력 증폭기의 동작 방법이 제공될 수 있다. 상기 동작 방법은, 제1 파워 모드에서, 상기 복수의 파워 트랜지스터 셀을 턴온한 상태에서, 상기 RF 신호를 증폭하는 단계, 상기 제1 파워 모드보다 낮은 파워를 출력하는 제2 파워 모드에서, 상기 복수의 파워 트랜지스터 셀 중 적어도 하나의 파워 트랜지스터 셀을 턴오프한 상태에서, 상기 RF 신호를 증폭하는 단계, 상기 제1 파워 모드에서, 상기 복수의 파워 트랜지스터 셀의 제1 단자에 제1 전압을 가지는 제1 전원 전압을 공급하는 단계, 그리고 상기 제2 파워 모드에서, 상기 복수의 파워 트랜지스터 셀의 제1 단자에 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 전원 전압을 공급하는 단계를 포함할 수 있다.
상기 제1 파워 모드에서 상기 RF 신호를 증폭하는 단계는, 상기 복수의 파워 트랜지스터 셀의 제어 단자에 바이어스 전압을 공급하는 단계를 포함할 수 있으며, 상기 제2 파워 모드에서 상기 RF 신호를 증폭하는 단계는, 상기 적어도 하나의 파워 트랜지스터 셀의 제어 단자에 상기 바이어스 전압을 공급하는 것을 차단하는 단계를 포함할 수 있다.
상기 제1 파워 모드는 고 파워 모드일 수 있으며, 상기 제2 파워 모드는 저 파워 모드일 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 파워 모드에 따라, 복수의 파워 트랜지스터 셀 중 적어도 하나의 파워 트랜지스터 셀을 스위칭함과 동시에 전원 전압의 레벨도 조정함으로써, 전력 증폭기의 효율을 향상시킬 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 별도의 로드 튜닝이 없이도, 파워 모드에 따라 출력 임피던스를 최적화 할 수 있다.
도 1은 한 실시예에 따른 전력 증폭기 시스템을 나타내는 도면이다.
도 2는 한 실시예에 따른 전력 증폭기를 나타내는 도면이다.
도 3은 한 실시예에 따른 전력 증폭기 시스템의 동작 방법을 나타내는 플로우차트이다.
도 4는 한 실시예에 따른 전력 증폭기의 구체적인 구성을 나타내는 회로도이다.
도 5a는 고 파워 모드(HPM)에서 도 4의 전력 증폭기의 동작을 나타내는 도면이다.
도 5b는 저 파워 모드(LPM)에서 도 4의 전력 증폭기의 동작을 나타내는 도면이다.
도 6은 한 실시예 따른 스위치를 나타내는 도면이다.
도 7은 다른 실시예에 따른 전력 증폭기의 구체적인 구성을 나타내는 회로도이다.
도 8a는 고 파워 모드(HPM) 시에 전력 증폭기 시스템의 시뮬레이션 결과를 나타내는 도면이며, 도 8b는 저 파워 모드(LPM) 시에 전력 증폭기 시스템의 시뮬레이션 결과를 나타내는 도면이다.
도 9는 전력 증폭기 시스템의 최적(optimal) 출력 임피던스에 대한 시뮬레이션 결과를 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "커플링(coupling)"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 커플링"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 커플링"되어 있는 경우를 포함한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 연결"되어 있는 경우, 또는 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, RF 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 한 실시예에 따른 전력 증폭기 시스템(1000)을 나타내는 도면이다.
도 1에 나타낸 바와 같이, 한 실시예에 따른 전력 증폭기 시스템(1000)은 전력 증폭기(100), 전력 증폭기(Power Amplifier, PA) 제어기(200), 그리고 전압 발생기(300)를 포함할 수 있다.
전력 증폭기(100)는 RF 입력 신호(RFin)를 입력 받으며, RF 입력 신호(RFin)를 소정의 비율로 증폭하여 RF 출력 신호(RFout)를 생성한다. 전력 증폭기(100)는 여러 단(stage)로 구성될 수 있으며, 아래에서 설명하는 전력 증폭기(100)는 여러 단 중에서 어느 하나의 단에 포함된 전력 증폭기일 수 있다. 하나의 예로, 전력 증폭기(100)는 구동단(driver stage)에 포함된 전력 증폭기일 수 있다.
한 실시예에 따른 전력 증폭기(100)는 복수의 파워 트랜지스터 셀(110)을 포함한다. 전력 증폭기(100)에 포함된 복수의 파워 트랜지스터 셀(110)은 각각 PA 제어기(200)의 셀 스위칭 신호(SPCS)에 의해 턴온 또는 턴오프될 수 있다. 이러한 전력 증폭기(100)의 구체적인 설명은 아래의 도 2에서 좀 더 상세히 설명한다.
PA 제어기(200)는 파워 모드(power mode)를 입력 받으며, 파워 모드에 따라 전력 증폭기(100)와 전압 발생기(300)를 제어한다. 전력 증폭기 시스템(1000)는 복수의 파워모드로 동작할 수 있다. 여기서, 복수의 파워 모드는 전력 증폭기 시스템(1000)의 출력 파워에 따라 고 파워 모드(High Power Mode, HPM), 중 파워 모드(Middle Power Mode, MPM), 그리고 저 파워 모드(Low Power Mode, LPM)로 구분될 수 있다. 전력 증폭기 시스템(1000)이 휴대폰 장치에 탑재된 경우, 휴대폰 장치는 기지국과의 거리에 따라 파워 모드를 다르게 설정될 수 있다. 휴대폰 장치가 기지국과 먼 경우 전력 증폭기 시스템(1000)은 고 파워 모드(HPM)로 동작할 수 있으며, 휴대폰 장치가 기지국과 가까운 경우 전력 증폭기 시스템(1000)는 저 파워 모드(LPM)로 동작할 수 있다. 이러한 파워 모드는 모뎀(Modem)으로부터 입력될 수 있다. 이하에서, 설명의 편의상 파워 모드가 고 파워 모드(HPM)와 저 파워 모드(LPM)로 이루어진 경우에 대해서 설명하지만 다른 여러 파워모드에 적용될 수 있음은 당연하다.
PA 제어기(200)는 파워모드에 따라, 전압 발생기(300)의 전압 레벨을 제어하는 전압 제어 신호(SVDD)를 생성하고 전력 증폭기(100)의 스위칭을 제어하는 셀 스위칭 신호(SPCS)를 생성한다. PA 제어기(200)는 고 파워 모드(HPM)인 경우 고 파워 모드(HPM)에 대응하는 전압 제어 신호(SVDD_H)를 전압 발생기(300)로 출력한다. 그리고 PA 제어기(200)는 저 파워 모드(LPM)인 경우 저 파워 모드(LPM)에 대응하는 전압 제어 신호(SVDD_L)를 전압 발생기(300)로 출력한다. PA 제어기(200)는 MIPI(Mobile Industry Processor interface)로 구현될 수 있다.
전압 발생기(300)는 PA 제어기(200)로부터 입력되는 전압 제어 신호(SVDD)에 따라 전원 전압(VDD)를 생성한다. 전압 발생기(300)는 생성한 전원 전압(VDD)을 전력 증폭기(100)로 공급하며, 전력 증폭기(100)는 전원 전압(VDD)로 바이어스되어 동작할 수 있다. 전압 발생기(300)는 PA 제어기(200)로부터 고 파워 모드(HPM)에 대응하는 전압 제어 신호(SVDD_H)를 입력 받은 경우, 높은 전원 전압(VDD_H)를 생성하여 전력 증폭기(100)로 공급할 수 있다. 그리고, 전압 발생기(300)는 PA 제어기(200)로부터 저 파워 모드(LPM)에 대응하는 전압 제어 신호(SVDD_L)를 입력 받은 경우, 낮은 전원 전압(VDD_L)를 생성하여 전력 증폭기(100)로 공급할 수 있다. 높은 전원 전압(VDD_H)은 낮은 전원 전압(VDD_L)보다 높은 전압 레벨을 가진다. 즉, 전원 전압(VDD)의 레벨은 파워모드에 따라 변동될 수 있다. 전압 발생기(300)는 DC-DC 컨버터, 레귤레이터(regulator), 또는LDO(Low-Dropout) 레귤레이터로 구현될 수 있다.
PA 제어기(200)는 파워 모드에 따라 전력 증폭기(100)를 스위칭하는 셀 스위칭 신호(SPCS)를 생성한다. 셀 스위칭 신호(SPCS)는 전력 증폭기(100)에 포함된 파워 트랜지스터 셀을 턴온하는 신호(SPCS_ON)와 전력 증폭기(100)에 포함된 파워 트랜지스터 셀을 턴오프하는 신호(SPCS_OFF)를 포함할 수 있다. 즉, 전력 증폭기(100)에 포함된 복수의 파워 트랜지스터 셀(110)은 PA 제어기(200)의 셀 스위칭 신호(SPCS)에 의해 턴온 또는 턴오프될 수 있다.
도 2는 한 실시예에 따른 전력 증폭기(100)를 나타내는 도면이다.
도 2에 나타낸 바와 같이, 한 실시예에 따른 전력 증폭기(100)는 복수의 파워 트랜지스터 셀(110), 바이어스 공급부(120), 그리고 스위칭부(130)를 포함할 수 있다.
복수의 파워 트랜지스터 셀(110)는 제1 파워 트랜지스터 셀(110_1), 제2 파워 트랜지스터 셀(110_2), 그리고 제N 파워 트랜지스터(110_N)을 포함할 수 있다. 여기서, N은 2 이상의 자연수 일 수 있다. 복수의 파워 트랜지스터 셀(110)는 파워모드에 따라 전력을 정밀하게 제어하기 위해 N개 이상의 파워 트랜지스터 셀을 포함할 수 있다. 이하에서는 설명의 편의상 복수의 파워 트랜지스터 셀(110)이 제1 파워 트랜지스터 셀(110_1)와 제2 파워 트랜지스터 셀(110_2)로 구성된 경우를 예로 설명하지만 2개 이상의 파워 트랜지스터 셀에도 적용될 수 있다.
복수의 파워 트랜지스터 셀(110) 각각은 전원 전압(VDD)와 바이어스 전압(VBIAS)를 입력 받아 동작한다. 전원 전압(VDD)은 전압 발생기(300)로부터 각 파워 트랜지스터 셀(110)의 제1 단(예를 들면, 드레인)으로 입력될 수 있다. 바이어스 전압(VBIAS)은 바이어스 공급부(120) 및 스위칭부(130)로부터 각 파워 트랜지스터 셀(110)의 제어단자(예를 들면, 게이트)로 입력될 수 있다. 각 파워 트랜지스터 셀(110)은 바이어스 전압(VBIAS)을 입력(공급) 받는 경우 턴온되어 동작한다. 그리고 각 파워 트랜지스터 셀(110)은 바이어스 전압(VBIAS)을 입력(공급) 받지 못한 경우 턴오프되어 동작하지 않는다.
바이어스 공급부(120)는 바이어스 전압(VBIAS)을 생성하고, 생성한 바이어스 전압(VBIAS)을 스위칭부(130)로 출력(공급)한다. 바이어스 공급부(120)가 바이어스 전압(VBIAS)을 생성하는 방법은 아래의 도 4에서 상세히 설명한다.
스위칭부(130)는 바이어스 공급부(120)로부터 바이어스 전압(VBIAS)을 입력 받으며, PA 제어기(200)로부터 셀 스위칭 신호(SPCS)를 입력 받는다. 스위칭부(130)는 셀 스위칭 신호(SPCS)에 따라 바이어스 전압(VBIAS) 의 공급 여부를 스위칭한다. 예를 들어, 스위칭부(130)는 제1 및 제2 파워 트랜지스터 셀(110_1, 110_2)를 모두 턴온하는 신호(SPCS_ON)를 PA 제어기(200)로부터 입력 받은 경우, 스위칭부(130)는 바이어스 전압(VBIAS)을 제1 및 제2 트랜지스터 셀(110_1, 110_2)로 공급한다. 그리고 스위칭부(130)는 제1 파워 트랜지스터 셀(110_1)을 턴온하는 하는 신호(SPCS_ON)과 제2 파워 트랜지스터 셀(110_2)를 턴오프하는 신호(SPCS_OFF)를 PA 제어기(200)로부터 입력 받는 경우, 스위칭부(310)는 제1 파워 트랜지스터 셀(110_1)로는 바이어스 전압(VBIAS)을 공급하고 제2 파워 트랜지스터 셀(110_2)로는 바이어스 전압(VBIAS)을 공급하지 않는다.
도 3은 한 실시예에 따른 전력 증폭기 시스템(1000)의 동작 방법을 나타내는 플로우차트이다.
먼저, 전력 증폭기 시스템(1000)은 파워 모드를 외부(예를 들면, 모뎀)로부터 파워 모드를 입력 받는다(S310). 즉, PA 제어기(200)는 파워 모드를 입력 받으며, 입력 받은 파워 모드가 고 파워 모드(HPM)인지 저 파워 모드(LPM)인지를 판단한다.
파워 모드가 고 파워 모드(HPM)인 경우, 전력 증폭기 시스템(1000)은 복수의 파워 트랜지스터 셀(110)을 모두 턴온시킨다(S320). 즉, 고 파워 모드(HPM) 시에, PA 제어기(200)는 복수의 파워 트랜지스터 셀(110)을 턴온하는 셀 스위칭 신호(SPCS_ON)를 생성하며, 이 셀 스위칭 신호(SPCS_ON)는 스위칭부(130)로 입력된다. 이때, 스위칭부(130)는 셀 스위칭 신호(SPCS_ON)에 대응하여, 바이어스 전압(VBIAS)을 복수의 파워 트랜지스터 셀(110)로 공급한다. 이에 따라, 복수의 파워 트랜지스터 셀(110)이 턴온된다.
그리고, 파워 모드가 고 파워 모드(HPM)인 경우, 전력 증폭기 시스템(1000)은 높은 전원 전압(VDD_H)을 복수의 파워 트랜지스터 셀(110)로 공급한다(S330). 즉, 고 파워 모드(HPM) 시에, PA 제어기(200)는 고 파워 모드(HPM)에 대응하는 전압 제어 신호(SVDD_H)를 전압 발생기(300)로 출력한다. 전압 발생기(300)는 전압 제어 신호(SVDD_H)에 대응하여, 높은 전원 전압(VDD_H)을 생성한다. 이러한 높은 전원 전압(VDD_H)은 복수의 파워 트랜지스터 셀(110)로 인가(공급)된다.
파워 모드가 저 파워 모드(LPM)인 경우, 전력 증폭기 시스템(1000)은 복수의 파워 트랜지스터 셀(110) 중 적어도 하나의 파워 트랜지스터 셀을 턴오프시킨다(S340). 즉, 저 파워 모드(LPM) 시에, PA 제어기(200)는 복수의 파워 트랜지스터 셀(110) 중 적어도 하나의 파워 트랜지스터 셀을 턴오프하는 셀 스위칭 신호(SPCS_OFF)를 생성하며, 이 셀 스위칭 신호(SPCS_OFF)는 스위칭부(130)로 입력된다. 이때, 스위칭부(130)는 적어도 하나의 파워 트랜지스터 셀(예를 들면, 110_2)을 턴오프하는 셀 스위칭 신호(SPCS_OFF)에 대응하여, 바이어스 전압(VBIAS)을 적어도 하나의 파워 트랜지스터 셀(예를 들면, 110_2)로 공급하지 않는다. 이에 따라, 적어도 하나의 파워 트랜지스터 셀이 턴오프된다.
그리고, 파워 모드가 저 파워 모드(LPM)인 경우, 전력 증폭기 시스템(1000)은 낮은 전원 전압(VDD_L)을 복수의 파워 트랜지스터 셀(110)로 공급한다(S350). 즉, 저 파워 모드(LPM) 시에, PA 제어기(200)는 저 파워 모드(LPM)에 대응하는 전압 제어 신호(SVDD_L)를 전압 발생기(300)로 출력한다. 전압 발생기(300)는 전압 제어 신호(SVDD_L)에 대응하여 낮은 전원 전압(VDD_L)을 생성한다. 이러한 낮은 전원 전압(VDD_L)은 복수의 파워 트랜지스터 셀(110)로 인가(공급)된다.
이와 같은 동작을 통해, 한 실시예에 따른 전력 증폭기 시스템(1000)은 출력 임피던스를 일정하게 유지할 수 있다(S360). 즉, 전력 증폭기 시스템(1000)는 파워 모드에 따라, 복수의 파워 트랜지스터 셀(110)을 선택적으로 스위칭함과 동시에 전원 전압(VDD)도 함께 조절함으로써, 출력 임피던스를 일정하게 유지할 수 있다. 한편, 파워 모드에 따라 출력 임피던스가 일정하게 유지하는 방법에 대해서는 아래의 도 4에서 좀더 상세히 설명한다. 이를 통해, 한 실시예에 따른 전력 증폭기 시스템(1000)은 출력 쪽에 로드(load)를 튜닝하는 별도의 회로가 없더라도, 파워 모드에 따라 출력 임피던스를 일정하게 유지할 수 있다.
도 4는 한 실시예에 따른 전력 증폭기(100)의 구체적인 구성을 나타내는 회로도이다. 도 4에서, 설명의 편의상 복수의 파워 트랜지스터 셀(110)이 제1 파워 트랜지스터 셀(110_1)과 제2 파워 트랜지스터 셀(110_2)로 구성된 것을 가정한다.
도 4에 나타낸 바와 같이, 바이어스 공급부(120)는 트랜지스터(121)와 전류 전원(122)를 포함한다.
트랜지스터(121)의 게이트와 드레인으로 서로 연결되어 있으며, 트랜지스터(121)의 소스는 접지에 연결된다. 트랜지스터(121)의 게이트와 드레인 간의 접점(N1)으로 전류 전원(122)이 인가된다. 트랜지스터(121)의 게이트 전압 또는 드레인 전압이 상기에서 설명한 바이어스 전압(VBIAS)에 해당한다. 여기서, 전류 전원(122)의 전류 값(IREF)는 전력 증폭기(100)의 클래스(class) 설정을 위해 변동될 수 있다.
스위칭부(130)는 제1 스위치(131)와 제2 스위치(132)를 포함한다.
제1 스위치(131)는 트랜지스터(121)의 게이트와 제1 파워 트랜지스터 셀(110_1)의 게이트 사이에 연결된다. 제1 스위치(131)는 상기에서 설명한 셀 스위칭 신호(SPCS)에 의해 턴온 또는 턴오프된다. 즉, 셀 스위칭 신호(SPCS_ON)에 의해 제1 스위치(131)은 턴온되며, 셀 스위칭 신호(SPCS_OFF)에 의해 제1 스위치(131)는 턴오프된다.
제1 스위치(131)가 턴온되는 경우 바이어스 전압(VBIAS)이 제1 파워 트랜지스터 셀(110_1)의 게이트로 인가되며, 이로 인해 제1 파워 트랜지스터 셀(110_1)이 파워 증폭 동작을 수행할 수 있는 상태(즉, 턴온 상태)가 된다. 여기서, 제1 스위치(131)의 턴온 시에, 트랜지스터(121)와 제1 파워 트랜지스터 셀(110_1)은 서로 전류 미러(current mirror) 구조를 가지며, 이로 인해 제1 파워 트랜지스터 셀(110_1)이 파워 동작을 수행할 수 있도록 바이어스 될 수 있다. 즉, 제1 스위치(131)의 턴온 시에, 제1 파워 트랜지스터 셀(110_1)이 턴온된다.
한편, 제1 스위치(131)가 턴오프되는 경우 바이어스 전압(VBIAS)이 제1 파워 트랜지스터 셀(110_1)의 게이트로 인가되지 않고 차단되며, 이로 인해 제1 파워 트랜지스터 셀(110_1)이 파워 증폭 동작을 수행할 수 없는 상태(즉, 턴오프 상태)가 된다. 여기서, 제1 스위치(131)의 턴오프 시에, 트랜지스터(121)와 제1 파워 트랜지스터 셀(110_1)은 서로 전류 미러(current mirror) 구조가 되지 않으며, 이로 인해 제1 파워 트랜지스터 셀(110_1)이 파워 동작을 수행할 수 없는 상태로 된다. 즉, 제1 스위치(131)의 턴오프 시에, 제1 파워 트랜지스터 셀(110_1)이 턴오프된다.
그리고 제2 스위치(132)는 트랜지스터(121)의 게이트와 제2 파워 트랜지스터 셀(110_2)의 게이트 사이에 연결된다. 제2 스위치(132)는 상기에서 설명한 셀 스위칭 신호(SPCS)에 의해 턴온 또는 턴오프된다. 셀 스위칭 신호(SPCS_ON)에 의해 제2 스위치(132)은 턴온되며, 셀 스위칭 신호(SPCS_OFF)에 의해 제2 스위치(132)는 턴오프된다.
제2 스위치(132)가 턴온되는 경우 바이어스 전압(VBIAS)이 제2 파워 트랜지스터 셀(110_2)의 게이트로 인가되며, 이로 인해 제2 파워 트랜지스터 셀(110_2)이 파워 증폭 동작을 수행할 수 있는 상태(즉, 턴온 상태)가 된다. 여기서, 제2 스위치(132)의 턴온 시에, 트랜지스터(121)과 제2 파워 트랜지스터 셀(110_2)은 서로 전류 미러(current mirror) 구조를 가지며, 이로 인해 제2 파워 트랜지스터 셀(110_2)이 파워 동작을 수행할 수 있도록 바이어스 될 수 있다. 즉, 제2 스위치(132)의 턴온 시에, 제2 파워 트랜지스터 셀(110_2)이 턴온된다.
한편, 제2 스위치(132)가 턴오프되는 경우 바이어스 전압(VBIAS)이 제2 파워 트랜지스터 셀(110_2)의 게이트로 인가되지 않고 차단되며, 이로 인해 제2 파워 트랜지스터 셀(110_2)이 파워 증폭 동작을 수행할 수 없는 상태(즉, 턴오프 상태)가 된다. 여기서, 제2 스위치(132)의 턴오프 시에, 트랜지스터(121)과 제2 파워 트랜지스터 셀(110_2)은 서로 전류 미러(current mirror) 구조가 되지 않으며, 이로 인해 제2 파워 트랜지스터 셀(110_2)이 파워 동작을 수행할 수 없는 상태로 된다. 즉, 제2 스위치(132)의 턴오프 시에, 제2 파워 트랜지스터 셀(110_2)이 턴오프된다.
복수의 파워 트랜지스터 셀(110)은 제1 파워 트랜지스터 셀(110_1)와 제2 파워 트랜지스터 셀(110_2)를 포함할 수 있다.
제1 파워 트랜지스터 셀(110_1)의 게이트는 커플링 커패시터(C1)을 통해 RF 입력 신호(RFin)를 입력 받는다. 그리고 제1 파워 트랜지스터 셀(110_1)의 게이트는 제1 스위치(131)를 통해 바이어스 전압(VBIAS)을 입력 받는다. 제1 파워 트랜지스터 셀(110_1)의 소스는 접지에 연결되고, 제1 파워 트랜지스터 셀(110_1)의 드레인에는 전원 전압(VDD)이 인가된다. 한편, 제1 파워 트랜지스터 셀(110_1)의 드레인과 전원 전압(VDD) 사이에는 인덕터(L)가 위치할 있으며, 인덕터(L)은 RF 초크(RF choke) 기능을 수행할 수 있다. 도 4에서, 제1 파워 트랜지스터 셀(110_1)의 드레인 전류를 I1로 나타내었다.
제2 파워 트랜지스터 셀(110_2)의 게이트는 커플링 커패시터(C2)을 통해 RF 입력 신호(RFin)를 입력 받는다. 그리고 제2 파워 트랜지스터 셀(110_2)의 게이트는 제2 스위치(132)를 통해 바이어스 전압(VBIAS)을 입력 받는다. 제2 파워 트랜지스터 셀(110_2)의 소스는 접지에 연결되고, 제2 파워 트랜지스터 셀(110_2)의 드레인에는 전원 전압(VDD)이 인가된다. 그리고 제1 파워 트랜지스터 셀(110_1)의 드레인과 제2 파워 트랜지스터 셀(100_2)의 드레인의 서로 연결되며, 이 연결된 지점에서 RF 출력 신호(RFout)가 출력된다. 한편, 제2 파워 트랜지스터 셀(110_2)의 드레인과 전원 전압(VDD) 사이에서도 인덕터(L)가 위치할 있으며, 인덕터(L)은 RF 초크(RF choke) 기능을 수행할 수 있다. 도 4에서, 제1 파워 트랜지스터 셀(110_2)의 드레인 전류를 I2로 나타내었다.
도 4에서, 전력 증폭기(100)의 출력 임피던스를 'ZOPT'로 나타내었으며, 출력 임피던스(ZOPT)는 RF 출력 신호(RFout)에서의 임피던스로서 '로드(load) 임피던스'라는 용어로 혼용될 수 있다.
이하에서는 도 5a 및 도 5b를 참조하여, 파워 모드에 따른 도 4의 전력 증폭기(100)의 동작을 설명한다.
도 5a는 고 파워 모드(HPM)에서 도 4의 전력 증폭기(100)의 동작을 나타내는 도면이다.
도 5a에 나타낸 바와 같이, 고 파워 모드(HPM) 시에, 제1 스위치(131)과 제2 스위치(132)가 턴온된다. 즉, PA 제어기(200)는 제1 및 제2 파워 트랜지스터 셀(110_1, 110_2)을 턴온하는 셀 스위칭 신호(SPCS_ON)를 생성하고, 이 셀 스위칭 신호(SPCS_ON)를 제1 및 제2 스위치(131, 132)에 인가된다. 그리고, 고 파워 모드 시에는 전원 전압(VDD)이 높은 전원 전압(VDD_H)로 설정된다. 즉, 고 파워 모드 시에, 전압 발생기(300)는 높은 전원 전압(VDD_H)을 생성하여 전력 증폭기(100)로 공급한다.
제1 스위치(131)의 턴온에 의해, 바이어스 전압(VBIAS)이 제1 파워 트랜지스터 셀(110_1)의 게이트에 인가되어, 제1 파워 트랜지스터 셀(110_1)이 파워 증폭을 수행할 수 있는 상태(즉, 턴온 상태)가 된다. 즉, 제1 스위치(131)의 턴온에 의해, 트랜지스터(121)와 제1 파워 트랜지스터 셀(110_1)은 서로 전류 미러(current mirror) 구조를 가지며, 이로 인해 제1 파워 트랜지스터 셀(110_1)이 파워 동작을 수행할 수 있도록 바이어스 될 수 있다. 즉, 제1 스위치(131)의 턴온에 의해, 제1 파워 트랜지스터 셀(110_1)이 턴온되며, 제1 파워 트랜지스터 셀(110_1)의 드레인으로 전류(I1)가 흐른다.
제2 스위치(132)의 턴온에 의해, 바이어스 전압(VBIAS)이 제2 파워 트랜지스터 셀(110_2)의 게이트에 인가되어, 제2 파워 트랜지스터 셀(110_2)이 파워 증폭을 수행할 수 있는 상태(즉, 턴온 상태)가 된다. 즉, 제2 스위치(132)의 턴온에 의해, 트랜지스터(121)와 제2 파워 트랜지스터 셀(110_2)은 서로 전류 미러(current mirror) 구조를 가지며, 이로 인해 제2 파워 트랜지스터 셀(110_2)이 파워 동작을 수행할 수 있도록 바이어스 될 수 있다. 즉, 제2 스위치(132)의 턴온에 의해, 제2 파워 트랜지스터 셀(110_2)이 턴온되며, 제2 파워 트랜지스터 셀(110_2)의 드레인으로 전류(I2)가 흐른다.
여기서, 전원 전압(VDD)로부터 제1 및 제2 파워 트랜지스터(110_1, 110_2)의 드레인으로 흘러 들어오는 전류를 I로 나타내었다. 전류(I), 전류(I1), 그리고 전류(I2)는 아래의 수학식 1의 관계를 가진다.
Figure pat00001
그리고, 고 파워 모드 시의 출력 임피던스(ZOPT)를 'ZOPT_H'로 나타내면, 출력 임피던스(ZOPT_H)는 아래의 수학식 2와 같다.
Figure pat00002
임피던스는 전압과 전류의 비이고, 고 파워 모드 시에는 전원 전압(VDD)이 높은 전원 전압(VDD_H)로 설정되므로, 출력 임피던스(ZOPT_H)는 상기 수학식 2와 같이 된다.
도 5b는 저 파워 모드(LPM)에서 도 4의 전력 증폭기(100)의 동작을 나타내는 도면이다.
도 5b에 나타낸 바와 같이, 저 파워 모드(LPM) 시에, 제1 스위치(131)가 턴온되고 제2 스위치(132)가 턴오프된다. 한편, 저 파워 모드(LPM) 시에, 제1 스위치(131)가 턴오프되고 제2 스위치(132)가 턴온 될 수 있으며, 아래에서 설명하는 동작이 동일하게 적용될 수 있다. PA 제어기(200)는 제1 파워 트랜지스터 셀(110_1)을 턴온하는 셀 스위칭 신호(SPCS_ON)를 생성하고, 이 셀 스위칭 신호(SPCS_ON)를 제1 스위치(131)에 인가한다. 그리고, PA 제어기(200)는 제2 파워 트랜지스터 셀(110_2)을 턴오프하는 셀 스위칭 신호(SPCS_OFF)를 생성하고, 이 셀 스위칭 신호(SPCS_OFF)를 제2 스위치(132)에 인가한다. 한편, 저 파워 모드 시에는 전원 전압(VDD)이 낮은 전원 전압(VDD_L)로 설정된다. 즉, 저 파워 모드 시에, 전압 발생기(300)는 낮은 전원 전압(VDD_L)을 생성하여 전력 증폭기(100)로 공급한다.
제1 스위치(131)의 턴온에 의해, 바이어스 전압(VBIAS)이 제1 파워 트랜지스터 셀(110_1)의 게이트에 인가되어, 제1 파워 트랜지스터 셀(110_1)이 파워 증폭을 수행할 수 있는 상태(즉, 턴온 상태)가 된다. 즉, 제1 스위치(131)의 턴온에 의해, 트랜지스터(121)와 제1 파워 트랜지스터 셀(110_1)은 서로 전류 미러(current mirror) 구조를 가지며, 이로 인해 제1 파워 트랜지스터 셀(110_1)이 파워 동작을 수행할 수 있도록 바이어스 될 수 있다. 즉, 제1 스위치(131)의 턴온에 의해, 제1 파워 트랜지스터 셀(110_1)이 턴온되며, 제1 파워 트랜지스터 셀(110_1)의 드레인으로 전류(I1)가 흐른다.
제2 스위치(132)의 턴오프에 의해, 바이어스 전압(VBIAS)이 제2 파워 트랜지스터 셀(110_2)의 게이트에 인가되지 않고 차단되며, 제2 파워 트랜지스터 셀(110_2)이 파워 증폭을 수행할 수 없는 상태(즉, 턴오프 상태)가 된다. 즉, 제2 스위치(132)의 턴오프에 의해, 트랜지스터(121)와 제2 파워 트랜지스터 셀(110_2)은 서로 전류 미러(current mirror) 구조를 형성하지 않으며, 이로 인해 제2 파워 트랜지스터 셀(110_2)이 파워 동작을 수행할 수 없는 상태로 된다. 즉, 제2 스위치(132)의 턴온에 의해, 제2 파워 트랜지스터 셀(110_2)이 턴오프되며, 제2 파워 트랜지스터 셀(110_2)의 드레인으로 전류(I2)가 흐르지 않는다. 다시 말하면, 제2 스위치(132)의 턴온에 의해, I2 = 0가 된다.
I2 = 0 이므로, 전류(I)는 아래의 수학식 3과 같이 된다.
Figure pat00003
그리고, 저 파워 모드 시의 출력 임피던스(ZOPT)를 'ZOPT_L'로 나타내면, 출력 임피던스(ZOPT_L)는 아래의 수학식 4와 같다.
Figure pat00004
임피던스는 전압과 전류의 비이고, 저 파워 모드 시에는 전원 전압(VDD)이 낮은 전원 전압(VDD_L)로 설정되므로, 출력 임피던스(ZOPT_L)는 상기 수학식 4와 같이 된다.
상기 수학식 2와 상기 수학식 4를 참조하면, 고 파워 모드 시의 출력 임피던스(ZOPT_H)와 저 파워 코드 시의 출력 임피던스(ZOPT_L)가 일정하게 유지될 수 있음을 확인할 수 있다. 저 파워 모드 시에는, 전류(I2)가 흐르지 않으나 (I2=0), 전원 전압(VDD)이 낮은 전원 전압(VDD_L)으로 설정되므로, 출력 임피던스의 값이 일정하게 유지될 수 있다.
도 6은 한 실시예 따른 스위치(600)를 나타내는 도면이다.
도 6에 나타낸 스위치(600)는 상기에서 설명한 제1 스위치(131) 또는 제2 스위치(132)일 수 있다. 스위치(600)의 일단(601)은 제1 스위치(131)의 양 단자 중에서 트랜지스터(121)의 게이트에 연결되는 단자에 대응되며, 스위치(600)의 타단(602)은 제1 스위치(131)의 양 단자 중에서 제1 파워 트랜지스터 셀(110_1)의 게이트에 연결되는 단자에 대응될 수 있다. 그리고, 스위치(600)의 일단(601)은 제2 스위치(132)의 양 단자 중에서 트랜지스터(121)의 게이트에 연결되는 단자에 대응되며, 스위치(600)의 타단(602)은 제2 스위치(132)의 양 단자 중에서 제2 파워 트랜지스터 셀(110_2)의 게이트에 연결되는 단자에 대응될 수 있다.
스위치(600)는 트랜지스터(M1)와 트랜지스터(M2)를 포함한다.
트랜지스터(M1)의 소스는 스위치(600)의 일단(601)에 연결되고, 트랜지스터(M1)의 드레인은 스위치(600)의 타단(602)에 연결된다. 그리고, 트랜지스터(M2)의 드레인은 스위치(600)의 타단(602)에 연결되고, 트랜지스터(M2)의 소스는 접지에 연결된다. 그리고, 트랜지스터(M1, M2) 각각의 게이트에 스위칭 제어 신호(즉, 셀 스위칭 신호(SPCS))가 입력된다.
스위치(600)가 턴온되는 경우, 트랜지스터(M1)는 턴온되고, 트랜지스터(M2)는 턴오프된다. 이에 따라, 스위치(600)의 양단에 신호가 전달된다.
스위치(600)이 턴오프되는 경우, 트랜지스터(M1)는 턴오프되고, 트랜지스터(M2)는 턴온된다. 이에 따라, 스위치(600)의 양단에 신호가 전달되지 않고, 트랜지스터(M2)에 의해, 스위치(600)의 타단(602)의 신호는 접지로 바이패싱된다. 한편, 도 6과 도 4를 참조하면, 제2 파워 트랜지스터 셀(110_2)를 턴오프하기 위해 제2 스위치(132)가 턴오프되는 경우, 트랜지스터(M1)은 턴오프되고 트랜지스터(M2)는 턴온된다. 이때, 제2 파워 트랜지스터 셀(110_2)의 게이트는 트랜지스터(M2)를 통해 접지에 연결되므로, 제2 파워 트랜지스터 셀(110_2)이 턴오프된다.
도 7은 다른 실시예에 따른 전력 증폭기(100')의 구체적인 구성을 나타내는 회로도이다. 도 7의 전력 증폭기(100')는 저항(R1, R2)과 트랜지스터(111)이 추가된 것을 제외하고 도 4의 전력 증폭기(100)와 동일하므로, 중복되는 설명은 생략한다.
저항(R1, R2)은 각각 스위칭부(130)와 복수의 파워 트랜지스터 셀(110) 사이에 연결된다. 좀 더 상세히 설명하면, 저항(R1)은 제1 스위치(131)의 일단과 제1 파워 트랜지스터 셀(110_1)의 게이트 사이에 연결될 수 있다. 그리고 저항(R2)은 제2 스위치(132)의 일단과 제2 파워 트랜지스터 셀(110_2)의 게이트 사이에 연결될 수 있다. 저항(R1, R2)은 각각 RF 입력 신호(RFin)가 바이어스 공급부(120)로 유입되는 것을 방지하는 분리(isolation) 저항의 역할을 수행한다.
도 7에 나타낸 바와 같이, 트랜지스터(111)이 복수의 파워 트랜지스터 셀(110)과 캐스코드(cascode)로 연결될 수 있다. 트랜지스터(111)의 드레인은 인덕터(L)를 통해 전원 전압(VDD)에 연결되고, 트랜지스터(111)의 소스는 제1 및 2 파워 트랜지스터 셀(110_1, 110_2)의 드레인에 연결된다. 트랜지스터(111)의 드레인에서 RF 출력 신호(RFout)이 출력된다. 그리고, 트랜지스터(111)의 게이트에는 소정의 바이어스 전압이 인가될 수 있다. 이러한 연결 구조를 가지는 트랜지스터(111)는 밀러 효과(Miller Effect)를 보상할 수 있다. 즉, 트랜지스터(111)의 기생 커패시턴스 성분과 복수의 파워 트랜지스터 셀(110)의 기생 커패시턴스 성분이 서로 직렬로 연결되므로, 밀러 효과를 보상할 수 있다.
한편, 상기의 설명에서는 복수의 파워 트랜지스터 셀(110)의 각 파워 트랜지스터 셀이 단일 전력 증폭 구조(single ended power amplifier structure)만을 나타내었지만, 복수의 파워 트랜지스터 셀(110)의 각 파워 트랜지스터 셀은 차동 전력 증폭 구조(differential power amplifier structure)를 가질 수 있다. 차동 전력 증폭 구조에서는 상기에서 설명한 내용이 그대로 적용될 수 있다.
도 8a는 고 파워 모드(HPM) 시에 전력 증폭기 시스템(1000)의 시뮬레이션 결과를 나타내며, 도 8b는 저 파워 모드(LPM) 시에 전력 증폭기 시스템(1000)의 시뮬레이션 결과를 나타낸다.
도 8a에서, 810a는 출력 파워(dBm)(가로축)에 따른 효율(%)(세로축)를 나타내며, 820a는 출력 파워(dBm)(가로축)에 따른 이득(dB)(세로축)을 나타낸다. 여기서, 최대 출력 파워는 21dbm이다. 도 8a를 참조하면, 출력 파워가 약 15dm에서, 19%의 효율을 나타낸다. 한편, 시뮬레이션 시에 전원 전압(VDD)은 1.5V로 설정되어 있다.
도 8b에서, 810b는 출력 파워(dBm)(가로축)에 따른 효율(%)(세로축)를 나타내며, 820b는 출력 파워(dBm)(가로축)에 따른 이득(dB)(세로축)을 나타낸다. 여기서, 도 8b의 최대 출력 파워는 18dmB이며 도 8a의 경우(즉, 고 파워 모드) 대비 3dB 적은 파워로 설정되어 있다. 도 8b를 참조하면, 고 파워 모드(도 8a의 경우)의 출력 파워(15dbm) 대비 3dB 백오프(backoff)된 12dm에서, 약 17.7 %의 효율을 나타낸다. 즉, 저 파워 모드에서도 효율이 높은 상태를 유지함을 확인할 수 있다. 이러한 결과는 저 파워 모드에서도 로드 임피던스의 튜닝이 없이도 최적의(optimal) 출력 임피던스를 유지할 수 있기 때문이다. 이를 위해서, 상기의 실시예들에서, 적어도 하나의 파워 트랜지스터 셀을 스위칭함과 동시에 전원 전압(VDD)을 조절함으로써, 최적의 출력 임피던스를 동일하게 유지하였다.
상기의 실시예들에서, 파워 모드가 변동하더라도 최적의 출력 임피던스가 일정하게 유지되는 현상은 아래의 도 9의 시뮬레이션을 통해서도 확인할 수 있다.
도 9는 전력 증폭기 시스템(1000)의 최적(optimal) 출력 임피던스에 대한 시뮬레이션 결과를 나타내는 도면이다. 여기서, 도 9는 도 8a 및 도 8b과 동일한 조건에서 출력 임피던스를 시뮬레이션한 결과이다.
도 9 에서, 910은 고 파워 모드(HPM)에서의 최적의 출력 임피던스를 나타내며, 920은 저 파워 모드(LPM)에서의 최적의 출력 임피던스를 나타낸다. 910과 920을 참조하면, 파워 모드에 따라 출력 임피던스의 변화가 거의 없는 것을 확인할 수 있다. 이에 따라, 상기에서 설명한 실시예들은 최적화된 전력 증폭기 성능을 가질 수 있다.
한편, 상기의 설명에서, 트랜지스터(121, 111, M1, M2) 및 복수의 파워 트랜지스터 셀(110_1, 110_2…110_N)은 FET(Field Effect Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 BJT(Bipolar Junction Transistor) 등 일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1000: 전력 증폭기 시스템
100: 전력 증폭기
200: PA 제어기
300: 전압 발생기
110: 복수의 파워 트랜지스터 셀
110_1: 제1 파워 트랜지스터 셀
110_2: 제2 파워 트랜지스터 셀
120: 바이어스 공급부
130: 스위칭부
131: 제1 스위치
132: 제2 스위치
121, 111: 트랜지스터
122: 전류 전원
VDD: 전원 전압
R1, R2: 저항

Claims (20)

  1. RF 신호를 각각 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 복수의 파워 트랜지스터 셀을 포함하는 전력 증폭기,
    파워 모드에 따라, 상기 복수의 파워 트랜지스터 셀 중 적어도 하나의 파워 트랜지스터 셀의 턴온 및 턴오프를 제어하는 전력 증폭기 제어부, 그리고
    상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급되는 전원 전압을 생성하며, 상기 파워 모드에 따라 상기 전원 전압을 변경하는 전압 발생기를 포함하는 전력 증폭기 시스템.
  2. 제1항에 있어서,
    상기 파워 모드는 제1 파워 모드, 상기 제1 파워 모드보다 낮은 파워를 출력하는 제2 파워 모드를 포함하며,
    상기 전력 증폭기 제어부는, 상기 제2 파워 모드에서 상기 적어도 하나의 파워 트랜지스터 셀의 턴오프를 제어하는 전력 증폭기 시스템.
  3. 제2항에 있어서,
    상기 전압 발생기는, 상기 제1 파워 모드에서 제1 전압을 가지는 상기 전원 전압을 상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급하며,
    상기 전압 발생기는, 상기 제2 파워 모드에서 상기 제1 전압보다 낮은 제2 전압을 가지는 상기 전원 전압을 상기 복수의 파워 트랜지스터 셀의 제1 단자에 공급하는 전력 증폭기 시스템.
  4. 제3항에 있어서,
    상기 전력 증폭기 제어부는, 상기 제1 파워 모드에서 상기 복수의 파워 트랜지스터 셀의 턴온을 제어하는 전력 증폭기 시스템.
  5. 제1항에 있어서,
    상기 전력 증폭기는,
    상기 복수의 파워 트랜지스터 셀의 제어단자에 입력되는 바이어스 전압을 생성하는 바이어스 공급부, 그리고
    상기 바이어스 전압을 상기 복수의 파워 트랜지스터 셀의 제어단자에 공급할지 여부를 스위칭하는 스위칭부를 더 포함하는 전력 증폭기 시스템.
  6. 제5항에 있어서,
    상기 적어도 하나의 파워 트랜지스터 셀을 턴오프 하기 위해, 상기 스위칭부는 상기 바이어스 전압을 상기 적어도 하나의 파워 트랜지스터 셀의 제어단자에 공급하지 않는 전력 증폭기 시스템.
  7. 제5항에 있어서,
    상기 전력 증폭기는, 상기 스위칭부와 상기 복수의 파워 트랜지스터 셀 사이에 연결되는 저항을 더 포함하는 전력 증폭기 시스템.
  8. 제5항에 있어서,
    상기 바이어스 공급부는,
    제어 단자와 제1 단자가 서로 연결되어 있으며 제2 단자가 접지에 연결되어 있는 제1 트랜지스터, 그리고
    상기 제1 트랜지스터의 제어 단자 및 제1 단자에, 전류를 공급하는 전류 전원을 포함하며,
    상기 바이어스 전압은 상기 제1 트랜지스터의 제어 단자의 전압인 전력 증폭기 시스템.
  9. 제6항에 있어서,
    상기 스위칭부는, 상기 제1 트랜지스터의 제어 단자와 상기 복수의 파워 트랜지스터 셀의 각각의 제어 단자에 각각 연결되는 복수의 스위치를 포함하는 전력 증폭기 시스템.
  10. 제8항에 있어서,
    상기 전력 증폭기는,
    상기 복수의 파워 트랜지스터 셀의 제1 단과 상기 전원 전압 사이 연결되며, 상기 복수의 파워 트랜지스터와 캐스코드(cascode)로 연결되는 제2 트랜지스터를 더 포함하는 전력 증폭기 시스템.
  11. RF 신호를 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 제1 파워 트랜지스터 셀,
    상기 RF 신호를 제어 단자로 입력 받으며, 상기 RF 신호를 증폭하는 제2 파워 트랜지스터 셀,
    바이어스 전압을 생성하는 바이어스 공급부, 그리고
    파워 모드에 따라, 상기 바이어스 전압을 상기 제1 및 제2 파워 트랜지스터 셀의 제어 단자에 공급할지 여부를 스위칭하는 스위칭부를 포함하며,
    상기 제1 및 2 파워 트랜지스터 셀의 제1 단자에 공급되는 전원 전압은 상기 모드에 따라 변동되는 전력 증폭기.
  12. 제11항에 있어서,
    상기 파워 모드는 제1 파워 모드, 상기 제1 파워 모드보다 낮은 파워를 출력하는 제2 파워 모드를 포함하며,
    상기 스위칭부는, 상기 제2 파워 모드에서, 상기 바이어스 전압을 상기 제1 파워 트랜지스터 셀의 제어 단자에 공급하고, 상기 바이어스 전압을 상기 제2 파워 트랜지스터 셀의 제어 단자에 공급하지 않는 전력 증폭기.
  13. 제12항에 있어서,
    상기 전원 전압은 상기 제1 파워 모드에서 제1 전압을 가지며,
    상기 전원 전압은 상기 제2 파워 모드에서 상기 제1 전압보다 작은 제2 전압을 가지는 전력 증폭기.
  14. 제13항에 있어서,
    상기 스위칭부는, 상기 제1 파워 모드에서, 상기 바이어스 전압을 상기 제1 및 제2 파워 트랜지스터 셀의 제어 단자에 공급하는 전력 증폭기.
  15. 제11항에 있어서,
    상기 스위칭부는,
    상기 바이어스 공급부와 상기 제1 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제1 스위치, 그리고
    상기 바이어스 공급부와 상기 제2 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제2 스위치를 포함하는 전력 증폭기.
  16. 제15항에 있어서,
    상기 바이어스 공급부는,
    제어 단자와 제1 단자가 서로 연결되어 있으며 제2 단자가 접지에 연결되어 있는 제1 트랜지스터, 그리고
    상기 제1 트랜지스터의 제어 단자 및 제1 단자에, 전류를 공급하는 전류 전원을 포함하며,
    상기 바이어스 전압은 상기 제1 트랜지스터의 제어 단자의 전압인 전력 증폭기.
  17. 제11항에 있어서,
    상기 스위칭부와 상기 제1 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제1 저항, 그리고
    상기 스위칭부와 상기 제2 파워 트랜지스터 셀의 제어 단자 사이에 연결되는 제2 저항을 더 포함하는 전력 증폭기.
  18. RF 신호를 증폭하는 복수의 파워 트랜지스터 셀을 포함하는 전력 증폭기의 동작 방법으로서,
    제1 파워 모드에서, 상기 복수의 파워 트랜지스터 셀을 턴온한 상태에서, 상기 RF 신호를 증폭하는 단계,
    상기 제1 파워 모드보다 낮은 파워를 출력하는 제2 파워 모드에서, 상기 복수의 파워 트랜지스터 셀 중 적어도 하나의 파워 트랜지스터 셀을 턴오프한 상태에서, 상기 RF 신호를 증폭하는 단계,
    상기 제1 파워 모드에서, 상기 복수의 파워 트랜지스터 셀의 제1 단자에 제1 전압을 가지는 제1 전원 전압을 공급하는 단계, 그리고
    상기 제2 파워 모드에서, 상기 복수의 파워 트랜지스터 셀의 제1 단자에 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 전원 전압을 공급하는 단계를 포함하는 동작 방법.
  19. 제18항에 있어서,
    상기 제1 파워 모드에서 상기 RF 신호를 증폭하는 단계는, 상기 복수의 파워 트랜지스터 셀의 제어 단자에 바이어스 전압을 공급하는 단계를 포함하며,
    상기 제2 파워 모드에서 상기 RF 신호를 증폭하는 단계는, 상기 적어도 하나의 파워 트랜지스터 셀의 제어 단자에 상기 바이어스 전압을 공급하는 것을 차단하는 단계를 포함하는 동작 방법.
  20. 제19항에 있어서,
    상기 제1 파워 모드는 고 파워 모드이며, 상기 제2 파워 모드는 저 파워 모드인 동작 방법.
KR1020200096327A 2020-07-31 2020-07-31 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법 KR20220015809A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200096327A KR20220015809A (ko) 2020-07-31 2020-07-31 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법
US17/073,838 US11533029B2 (en) 2020-07-31 2020-10-19 Power amplifier, power amplifier system and operating method thereof
CN202110424105.XA CN114070215A (zh) 2020-07-31 2021-04-20 功率放大器、功率放大器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200096327A KR20220015809A (ko) 2020-07-31 2020-07-31 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220015809A true KR20220015809A (ko) 2022-02-08

Family

ID=80003577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200096327A KR20220015809A (ko) 2020-07-31 2020-07-31 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법

Country Status (3)

Country Link
US (1) US11533029B2 (ko)
KR (1) KR20220015809A (ko)
CN (1) CN114070215A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445571B1 (en) * 2021-01-14 2022-09-13 T-Mobile Innovations Llc Tower mounted amplifier (TMA) control based on user equipment (UE) concentration
US20230011598A1 (en) * 2021-07-07 2023-01-12 Samsung Electro-Mechanics Co., Ltd. Power supply switch circuit and operating method thereof
US20230268888A1 (en) * 2022-02-21 2023-08-24 Rafael Microelectronics, Inc. Method of maximizing power efficiency for power amplifier system and power amplifier system thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029005A (en) * 1990-04-25 1991-07-02 Rca Licensing Corporation Apparatus for the muting of an audio power amplifier in a standby mode
KR100487347B1 (ko) 2002-11-27 2005-05-03 엘지전자 주식회사 고효율 전력 증폭기
US7123096B2 (en) 2004-05-26 2006-10-17 Raytheon Company Quadrature offset power amplifier
WO2007104055A2 (en) 2006-03-09 2007-09-13 Skyworks Solutions, Inc. High efficiency load insensitive power amplifier
US7592677B2 (en) * 2006-07-11 2009-09-22 David Cave Over-voltage protected semiconductor device and fabrication
KR101689602B1 (ko) 2010-05-20 2016-12-26 엘지전자 주식회사 이동 단말기 및 전력 증폭 모듈의 구동 전압 제어 방법
US8406706B2 (en) 2010-05-20 2013-03-26 Lg Electronics Inc. Mobile terminal and method of controlling a driving voltage of a power amplifier therein
US9246460B2 (en) * 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
TWI710209B (zh) * 2019-07-02 2020-11-11 立積電子股份有限公司 放大裝置

Also Published As

Publication number Publication date
US20220038067A1 (en) 2022-02-03
CN114070215A (zh) 2022-02-18
US11533029B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
US9461594B2 (en) Power amplifier module
KR101451455B1 (ko) 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기
KR20220015809A (ko) 전력 증폭기, 전력 증폭기 시스템, 그리고 이의 동작 방법
US10491168B2 (en) Power amplification circuit
US7952433B2 (en) Power amplifiers with discrete power control
KR100704568B1 (ko) 가변 이득 저잡음 증폭기
JP4330549B2 (ja) 高周波電力増幅装置
JP2017098892A (ja) 電力増幅モジュール
GB2436952A (en) Switched gain low noise amplifier
TW201815058A (zh) 功率放大模組
CN108900167B (zh) 阻抗补偿电路及功率放大补偿电路
JP2020072468A (ja) 電力増幅モジュール
US10855239B2 (en) Amplifier class AB output stage
US10050592B2 (en) Output circuit
CN111106805A (zh) 功率放大模块
US20230421123A1 (en) Power amplifier and control method
EP1122883B1 (en) Circuit for linearizing the power control profile of a BiCMOS power amplifier
JP5143943B1 (ja) 電力増幅回路
KR20230108076A (ko) 저잡음 증폭기 및 이의 동작 방법
US11114982B2 (en) Power amplifier circuit
KR20220094935A (ko) 전력 증폭기의 보호 회로 및 이를 포함하는 전력 증폭기
JP2021106376A (ja) 電力増幅回路
JP2021078020A (ja) 電力増幅モジュール
US11349437B2 (en) Power amplifier circuit and bias control circuit
JPH0548348A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination