KR20070014996A - 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법 - Google Patents

배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법 Download PDF

Info

Publication number
KR20070014996A
KR20070014996A KR1020060070061A KR20060070061A KR20070014996A KR 20070014996 A KR20070014996 A KR 20070014996A KR 1020060070061 A KR1020060070061 A KR 1020060070061A KR 20060070061 A KR20060070061 A KR 20060070061A KR 20070014996 A KR20070014996 A KR 20070014996A
Authority
KR
South Korea
Prior art keywords
film
manufacturing
insulating film
wiring board
electro
Prior art date
Application number
KR1020060070061A
Other languages
English (en)
Other versions
KR100821604B1 (ko
Inventor
이치오 유다사카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070014996A publication Critical patent/KR20070014996A/ko
Application granted granted Critical
Publication of KR100821604B1 publication Critical patent/KR100821604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 제조 공정을 복잡하게 하지 않고, 다층 배선 구조를 갖는 배선 기판의 막 사이의 절연성을 향상시키는 것을 과제로 한다.
기판(101)과, 기판(101) 위에 형성된 제 1 배선(102)과, 제 2 배선(103)과, 제 1 배선(102)과 제 2 배선(103) 사이에 형성된 절연성 재료를 포함하는 절연막(104)을 구비하고, 절연막(104) 중 적어도 일부와 제 1 배선(102) 사이에 공간(105)이 형성되어 있다. 절연막(104) 중 적어도 일부는 제 1 배선(102)과 접하고, 제 2 배선(103) 중 일부가 공간(105)에 위치한다.
기판, 절연막, 공간, 제 1 배선, 제 2 배선

Description

배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조 방법{WIRING SUBSTRATE, ELECTRO-OPTIC DEVICE, ELECTRIC APPARATUS, METHOD OF MANUFACTURING WIRING SUBSTRATE, METHOD OF MANUFACTURING ELECTRO-OPTIC DEVICE, AND METHOD OF MANUFACTURING ELECTRIC APPARATUS}
도 1의 (a)는 본 발명에 의한 배선 기판을 상면으로부터 본 도면, 도 1의 (b)는 도 1의 (a)의 X-X'선 단면도.
도 2의 (a) 내지 (h)는 본 발명에 의한 배선 기판의 제조 공정을 설명한 도면.
도 3의 (a) 및 (b)는 본 발명에 의한 배선 기판이 적용되는 액티브 매트릭스 기판의 예를 나타낸 도면.
도 4의 (a)는 본 발명에 의한 배선 기판을 상면으로부터 본 도면, 도 4의 (b)는 도 4의 (a)의 Y1-Y1'선 단면도, 도 4의 (c)는 도 4의 (a)의 Y2-Y2'선 단면도.
도 5의 (a)는 본 발명에 의한 배선 기판을 상면으로부터 본 도면, 도 5의 (b)는 도 5의 (a)의 X-X'선 단면도, 도 5의 (c)는 도 5의 (a)의 Y-Y'선 단면도.
도 6은 잉크젯법에 의해 절연막을 형성한, 본 발명에 의한 배선 기판의 구조 를 나타낸 도면.
도 7은 본 발명에 의한 배선 기판을 적용한 트랜지스터의 구조를 나타낸 도면.
도 8의 (a) 내지 (h)는 본 발명에 의한 배선 기판을 적용한 트랜지스터의 제조 공정을 설명한 도면.
도 9의 (a) 및 (b)는 본 발명에 의한 배선 기판을 적용한 트랜지스터의 제조 공정을 설명한 도면.
도 10은 본 발명에 의한 배선 기판을 적용한 트랜지스터의 예를 나타낸 도면.
도 11의 (a) 내지 (h)는 본 발명에 의한 배선 기판을 적용한 트랜지스터의 제조 공정을 설명한 도면.
도 12는 본 발명에 의한 배선 기판을 적용한 트랜지스터의 예를 나타낸 도면.
도 13은 본 발명에 의한 전기 광학 장치의 예인 유기 EL 장치의 회로도.
도 14는 본 발명에 의한 전자 기기의 예를 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
100, 110, 120 : 배선 기판 101 : 기판
102 : 제 1 배선 103 : 제 2 배선
104 : 절연막 105 : 공간
106 : 레지스트 200 : 반도체 장치
201 : 기판 202 : 절연막
203 : 실리콘막 204 : 게이트 절연막
205 : 게이트 전극 206 : 층간절연막
207 : 전극 208 : 공간
209 : 레지스트 210 : 트렌치(trench)
211, 212 : 절연막
본 발명은 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조 방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조 방법에 관한 것이다.
다층 배선 구조를 갖는 반도체 장치 등의 배선 기판에서는 도전체(導電體)와 도전체, 또는 반도체와 도전체가 중복되는 영역에서 양자를 절연할 필요가 있다. 절연 방법으로서는, 유전율이 낮은 절연막을 설치하는 방법이나, 공동(空洞)을 형성하는 방법(SON: Silicon On Nothing)이 알려져 있다. 특히 공동은 절연성을 향상시킬 수 있다.
공동을 저(低)유전율의 절연 영역으로서 이용하는 기술은 예를 들어 특허문헌 1이나 2에 기재되어 있다.
[특허 문헌 1] 일본국 공개특허2001-144276호 공보
[특허 문헌 2] 일본국 공개특허2001-217312호 공보
그러나, 예를 들어 종래의 SON과 같이, 막과 막 사이에 중공(中空) 영역을 형성하는 기술은 일반적으로 공정이 복잡해지기 쉬웠다.
따라서, 본 발명의 목적은 제조 공정을 복잡하게 하지 않고, 다층 배선 구조를 갖는 배선 기판에 형성된 막과 막의 절연성을 향상시키는 것이다.
본 발명에 의한 배선 기판은, 기체(基體)와, 제 1 막과, 상기 기체와 상기 제 1 막 사이에 형성된 제 2 막을 갖고, 상기 제 2 막 중 적어도 일부와 상기 기체 사이에 공간이 형성되어 있다.
또한, 상기 배선 기판에 있어서, 상기 제 2 막 중 적어도 일부는 상기 기체와 접하고, 상기 제 1 막 중 일부가 상기 공간 위에 위치한다. 또한, 상기 제 2 막은 절연성 재료를 포함하는 것이다.
이것에 의해, 상기 기체와 상기 제 1 막 사이의 절연성을 향상시킬 수 있다.
또한, 상기 배선 기판에 있어서, 상기 제 1 막은 반도체 재료를 포함하며, 상기 제 1 막 위에 게이트 절연막이 형성되고, 상기 게이트 절연막 위에 게이트 전극이 형성되어 있을 수도 있다. 이것에 의해, 소위 톱 게이트형(top gate type) 트랜지스터에서 기체와 반도체막의 절연성을 향상시킬 수 있다.
또한, 상기 배선 기판에 있어서, 상기 제 1 막은 제 1 도전성 재료를 포함하는 것일 수도 있다. 여기서, 도전성 재료에는 금속 재료나 도전성 유기 재료가 포함된다. 예를 들어 제 1 막을 게이트 전극으로 하면, 소위 보텀 게이트형(bottom gate type) 트랜지스터에 적용할 수 있다.
또한, 상기 배선 기판에 있어서, 상기 기체가 제 2 도전성 재료를 포함하는 제 3 막을 갖고, 상기 제 3 막 위에 상기 제 2 막 중 적어도 일부와 상기 공간 중 적어도 일부가 형성되도록 할 수도 있다. 이것에 의해, 예를 들어 제 1 막 및 제 3 막을 배선으로 하면, 양 배선 사이의 절연성을 향상시킬 수 있다.
또한, 상기 배선 기판에 있어서, 상기 기체가 단결정(單結晶) 반도체 기판을 포함하도록 할 수도 있다. 이것에 의해, 예를 들어 상기 기체를 실리콘 웨이퍼로 하면, 실리콘 웨이퍼 위에 형성되는 반도체 장치에 적용할 수 있다.
또한, 상기 기체가 절연성 기판을 포함하도록 할 수도 있다. 이것에 의해, 예를 들어 상기 기체를 유리 기판으로 하면, 유리 기판 위에 형성되는 반도체 장치에 적용할 수 있다.
본 발명의 배선 기판은 전기 광학 장치나 전자 기기에 적용할 수 있다. 여기서, 전기 광학 장치는 예를 들어 액정 소자, 전기 영동(泳動) 입자가 분산된 분산 매체를 갖는 전기 영동 소자, EL 소자 등을 구비한 장치로서, 상기 배선 기판을 구동 회로 등에 적용한 장치를 의미한다. 또한, 전자 기기는 본 발명에 따른 배선 기판을 구비한 일정 기능을 나타내는 기기 일반을 의미하며, 예를 들어 전기 광학 장치나 메모리를 구비한다. 그 구성에 특별히 한정은 없지만, 예를 들어 IC 카드, 휴대 전화, 비디오 카메라, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 리어(rear)형 또는 프런트(front)형 프로젝터, 또한 표시 기능을 갖는 팩시밀리 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자수첩, 전광(電光) 게시판, 선전 광 고용 디스플레이 등이 포함된다.
본 발명에 의한 배선 기판의 제조 방법은, 기체 위에 제거막을 형성하는 공정과, 상기 제거막을 덮는 절연막을 형성하는 공정과, 상기 제거막을 제거하여 상기 기체와 상기 절연막 사이에 공간을 형성하고, 상기 절연막 중 일부가 상기 기체와 접하도록 하는 공정을 갖는다. 또한, 상기 절연막 위에 도전막을 형성하는 공정을 갖고, 상기 도전막 중 일부가 상기 공간 위에 위치하도록 함으로써, 상기 기체와 상기 도전막 사이의 절연성을 향상시킬 수 있다.
또한, 상기 절연막 위에 반도체막을 형성하는 공정을 갖고, 상기 반도체막 중 일부가 상기 공간 위에 위치하도록 함으로써, 상기 기체와 상기 반도체막 사이의 절연성을 향상시킬 수 있다.
또한, 상기 제거막을 제거하는 공정은 상기 제거막을 제거액에 침지(浸漬)하는 공정을 포함하도록 할 수도 있다.
본 발명의 배선 기판의 제조 방법은 전기 광학 장치나 전자 기기의 제조 방법에 적용할 수 있다. 여기서, 전기 광학 장치는 예를 들어 액정 소자, 전기 영동 입자가 분산된 분산 매체를 갖는 전기 영동 소자, EL 소자 등을 구비한 장치로서, 상기 배선 기판을 구동 회로 등에 적용한 장치를 의미한다. 또한, 전자 기기는 본 발명에 따른 배선 기판을 구비한 일정 기능을 나타내는 기기 일반을 의미하며, 예를 들어 전기 광학 장치나 메모리를 구비한다. 그 구성에 특별히 한정은 없지만, 예를 들어 IC 카드, 휴대 전화, 비디오 카메라, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 리어형 또는 프런트형 프로젝터, 또한 표시 기능을 갖는 팩시밀리 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자수첩, 전광 게시판, 선전 광고용 디스플레이 등이 포함된다.
이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
<실시예 1>
도 1은 본 발명의 배선 기판(100)의 구조를 모식적으로 나타낸 도면이다. 도 1의 (a)는 배선 기판(100)을 상면으로부터 본 도면, 도 1의 (b)는 도 1의 (a)의 X-X'선 단면도이다. 배선 기판(100)은 기판(기체(基體))(101), 기판(101) 위에 형성된 제 1 배선(제 3 막)(102), 제 2 배선(제 1 막)(103), 제 1 배선(102)과 제 2 배선(103) 사이에 형성된 절연막(제 2 막)(104)을 구비하고 있다. 절연막(104) 중 일부는 중공(中空)으로 되어 있고, 제 1 배선(102)과 절연막(104) 사이에 공간(105)이 형성되어 있다.
다음으로, 도 2를 사용하여 배선 기판(100)의 제조 공정을 설명한다. 도 2의 (a), (c), (e), (g)는 배선 기판(100)을 상면으로부터 본 도면이고, 도 2의 (b), (d), (f), (h)는 각각 도 2의 (a), (c), (e), (g)의 X-X'선 단면도이다.
우선, 도 2의 (a) 및 (b)에 나타낸 바와 같이, 기판(101) 위에 형성된 제 1 배선(102) 위의, 제 1 배선(102)과 제 2 배선(103)이 교차하는 영역에 레지스트(제거막)(106)를 형성한다. 레지스트(106)에는 예를 들어 노볼락계 수지의 포토레지스트를 사용할 수 있다. 레지스트(106)의 두께는 수백㎚ 내지 1㎛ 정도로 형성한다. 또한, 레지스트(106)를 패터닝한 후, 진공 중에서 100∼130℃ 정도로 가열하면서 UV 조사(照射)를 행하면, 레지스트(106)의 내열성이 향상되어, 300∼400℃ 정 도까지의 열처리에 대해서도 레지스트의 변형이나 부피 감소를 억제할 수 있다.
다음으로, 도 2의 (c) 및 (d)에 나타낸 바와 같이, 레지스트(106) 위에 도포법에 의해 절연막(104)을 형성한다. 이 때, 도 2의 (c)에 나타낸 바와 같이, 레지스트(106)의 양단(兩端) 부분 중 일부가 노출되도록 절연막(104)을 형성한다. 절연막(104)은 예를 들어 폴리실라잔을 스핀 코팅법에 의해 기판 위에 도포한 후, 온도 300∼400℃, 산소 또는 수분의 존재 환경 하에서 1시간 정도 소성(燒成)한다.
다음으로, 도 2의 (e) 및 (f)에 나타낸 바와 같이, 레지스트 박리액을 사용하여 레지스트(106)를 제거하여 공간(105)을 형성한다. 박리액은 절연막(104)으로 덮이지 않은 부분의 레지스트(106)를 용해시키면서 절연막(104)의 하부(下部)에도 침입하여 레지스트(106)를 완전히 제거한다. 도 2의 (c)에 나타낸 바와 같이, 레지스트(106)의 양단 부분 중 일부가 절연막(104)으로부터 노출되도록 형성했기 때문에, 공간(105)은 터널과 같이 일 방향에만 출입구를 갖는 구조로 된다.
다음으로, 도 2의 (g) 및 (h)에 나타낸 바와 같이, 절연막(104) 위에 제 2 배선(103)을 형성한다. 도 2의 (h)에 나타낸 바와 같이, 제 1 배선(102)과 제 2 배선(103) 사이에는 절연막(104)과 공간(105)의 2층 구조가 형성되어 유전율을 낮추는 동시에, 절연성을 향상시킬 수 있다.
배선 기판(100)은 예를 들어 도 3에 나타낸 바와 같은 액티브 매트릭스 기판에 응용할 수 있다. 도 3의 (a)는 액정 장치에 사용되는 액티브 매트릭스 기판의 예이고, 도 3의 (b)는 유기 EL(Electro Luminescence) 장치에 사용되는 액티브 매트릭스 기판의 예이다. 이 경우, 통상 제 1 배선(102)은 주사선, 제 2 배선(103) 은 데이터선에 상당한다.
또한, 레지스트(106)의 재료로서는, 제 1 배선(102)이나 절연막(104)에 대하여 에칭 레이트가 매우 큰 것과, 절연막 형성 시의 열이나 플라스마 등의 환경에 견디는 것이 바람직하다. 예를 들어 제 1 배선(102)으로서 Al, Cu, Ta, Cr, W, Mo 등의 금속이나, 실리사이드, ITO(Indium Tin Oxide) 등을 사용하고, 절연막(104)으로서 CVD법이나 스퍼터링법에 의해 형성하는 이산화실리콘(SiO2), 질화실리콘(SiN) 등이 사용될 경우에는, 레지스트(106)의 재료로서는, 통상의 포토레지스트 이외에, 폴리이미드, 폴리실라잔, 또는 이들의 감광성 재료 등을 사용할 수 있다.
<실시예 2>
도 4는 본 발명의 배선 기판(110)의 구조를 모식적으로 나타낸 도면이다. 도 4의 (a)는 배선 기판(110)을 상면으로부터 본 도면, 도 4의 (b)는 도 4의 (a)의 Y1-Y1'선 단면도, 도 4의 (c)는 도 4의 (a)의 Y2-Y2'선 단면도이다. 도 1과의 차이점은 제 2 배선(103)의 폭이 공간(105)의 폭보다도 크게 형성되어 있는 것이다.
도 1에 나타낸 배선 기판(100)에서는 제 1 배선(102)과 제 2 배선(103)의 중복 부분은 모두 절연막(104)과 공간(105)의 2층 구조에 의해 절연되어 있었다. 이것에 대하여, 배선 기판(110)에서는 도 4의 (b)에 나타낸 바와 같이 제 1 배선(102)과 제 2 배선(103)이 절연막(104)과 공간(105)의 2층 구조에 의해 절연되는 부분과, 도 4의 (c)에 나타낸 바와 같이 제 1 배선(102)과 제 2 배선(103)이 절연막(104)만으로 절연되는 부분이 있다.
배선 기판(110)과 같은 구조로 하는 이점(利點)에 대해서 설명한다. 도 4의 (b)에 나타낸 바와 같이 2층 구조에 의해 절연되는 영역에서는, 제 2 배선(103)은 공간(105) 양단의 개구부를 폐색(閉塞)하도록 형성되어 있기 때문에, 예를 들어 액체 재료를 사용하여 제 2 배선(103)을 형성할 경우, 제조 과정에서 제 2 배선(103)이 공간(105)의 내측으로 들어가 제 2 배선(103)이 단선(斷線)될 우려가 있다. 그러나, 도 4의 (c)에 나타낸 바와 같이 절연막(104)만으로 절연되는 영역에서는, 제 2 배선(103)의 단선이 일어나기 어렵다. 따라서, 배선 기판(110) 전체적으로 단선을 발생시키기 어렵게 할 수 있다.
<실시예 3>
도 5는 본 발명의 배선 기판(120)의 구조를 모식적으로 나타낸 도면이다. 도 5의 (a)는 배선 기판(120)을 상면으로부터 본 도면, 도 5의 (b)는 도 5의 (a)의 X-X'선 단면도, 도 5의 (c)는 도 5의 (a)의 Y-Y'선 단면도이다. 도 1과의 차이점은 공간(105)이 형성되는 방향이다.
도 1에서는, 공간(105)은 제 2 배선(103)이 연장되는 방향을 따라 설치되어 있었지만, 배선 기판(120)은 도 5에 나타낸 바와 같이 제 2 배선(103)이 연장되는 방향과 수직인 방향으로 공간(105)이 설치되어 있다. 제 2 배선(103)이 공간(105) 양단의 개구부를 타넘지 않기 때문에, 제 2 배선(103)의 단선이 발생하기 어려워진다.
또한, 절연막(104)을 잉크젯법에 의해 형성하면, 도 6에 나타낸 바와 같이 절연막(104)이 완만한 형상으로 형성되기 때문에, 절연막(104) 위에 형성하는 제 2 배선(103)의 단선을 발생시키기 어렵게 할 수 있다. 또한, 제거막(106)도 잉크젯법에 의해 형성하면, 공정이 간략화되어 제조 비용이 저감된다.
<실시예 4>
다음으로, 본 발명에 의한 배선 기판을 반도체 장치(트랜지스터)에 응용하는 실시예에 대해서 설명한다. 도 7은 반도체 장치(200)의 구조를 모식적으로 나타낸 단면도이다. 반도체 장치(200)는 기판(기체)(201), 절연막(제 2 막)(202), 실리콘막(제 1 막)(203), 게이트 절연막(204), 게이트 전극(205), 층간절연막(206), 전극(207)을 구비하고 있다. 절연막(202) 중 일부는 중공으로 되어 있고, 기판(201)과 절연막(202) 사이에 공간(208)이 형성되어 있다.
다음으로, 도 8을 사용하여 반도체 장치(200)의 제조 공정을 설명한다. 도 8의 (a), (c), (e), (g)는 반도체 장치(200)를 상면으로부터 본 도면, 도 8의 (b), (d), (f), (h), (i), (j)는 반도체 장치(200)의 단면도, 도 8의 (b), (d), (f), (h)는 각각 도 8의 (a), (c), (e), (g)의 X-X'선 단면도이다.
우선, 도 8의 (a) 및 (b)에 나타낸 바와 같이, 기판(201) 위에 레지스트(제거막)(209)를 형성한다. 레지스트(209)에는 예를 들어 노볼락계 수지의 포토레지스트를 사용할 수 있다. 레지스트(209)의 두께는 수백㎚ 내지 1㎛ 정도로 형성한다. 또한, 레지스트(106)를 패터닝한 후, 진공 중에서 100∼130℃ 정도로 가열하면서 UV 조사를 행하면, 레지스트(209)의 내열성이 향상되어, 300∼400℃ 정도까지의 열처리에 대해서도 레지스트의 변형이나 부피 감소를 억제할 수 있다.
다음으로, 도 8의 (c) 및 (d)에 나타낸 바와 같이, 레지스트(209) 위에 도포 법에 의해 절연막(202)을 형성한다. 이 때, 도 8의 (c)에 나타낸 바와 같이, 레지스트(209)의 양단 부분 중 일부가 노출되도록 절연막(202)을 형성한다. 절연막(202)은 예를 들어 폴리실라잔을 스핀 코팅법에 의해 기판 위에 도포한 후, 온도 300∼400℃, 산소 또는 수분의 존재 환경 하에서 1시간 정도 소성한 후, 원하는 형상으로 패터닝한다.
다음으로, 도 8의 (e) 및 (f)에 나타낸 바와 같이, 레지스트 박리액을 사용하여 레지스트(209)를 제거하여 공간(208)을 형성한다. 박리액은 절연막(202)으로 덮이지 않은 부분의 레지스트(209)를 용해시키면서 절연막(202)의 하부에도 침입하여 레지스트(209)를 완전히 제거한다. 도 8의 (c)에 나타낸 바와 같이, 레지스트(209)의 양단 부분 중 일부가 절연막(202)으로부터 노출되도록 형성했기 때문에, 공간(208)은 터널과 같이 일 방향에만 출입구를 갖는 구조로 된다.
다음으로, 도 8의 (g) 및 (h)에 나타낸 바와 같이, 절연막(202) 위에 실리콘막(203)을 형성한다. 도 8의 (h)에 나타낸 바와 같이, 기판(201)과 실리콘막(203) 사이에는 절연막(202)과 공간(208)의 2층 구조가 형성된다.
여기서, 기판(201)으로서는 예를 들어 실리콘 웨이퍼(단결정 반도체 기판)나 유리 기판(절연성 기판)을 사용할 수 있다. 기판(201)과 실리콘막(203) 사이에 2층 구조가 형성됨으로써, 기판(201)으로서 실리콘 웨이퍼를 사용한 경우에는, 실리콘막(203)과의 사이의 기생 용량을 저하시킬 수 있다. 또한, 유리 기판을 사용한 경우에는, 실리콘막(203)에 유리 기판에 함유되는 불순물이 확산되는 것을 방지할 수 있다.
다음으로, 도 9의 (a)에 나타낸 바와 같이, 실리콘막(203) 위에 게이트 절연막(204)을 형성하고, 다시 게이트 절연막(204) 위에 게이트 전극(205)을 형성한다. 게이트 절연막(204)의 형성에는 실리콘막(203)을 열산화하여 형성하는 방법이나, CVD법, 도포법을 이용하여 형성하는 방법을 이용한다. 게이트 전극(205)은 Ta 등의 금속이나, MoSi2 등의 금속 실리사이드 등의 도전막을 스퍼터링법을 이용하여 퇴적한 후에 패터닝한다.
다음으로, 게이트 전극(205)을 마스크로 하여 불순물의 이온 주입을 행하여 소스 및 드레인 영역을 형성한다.
다음으로, 도 9의 (b)에 나타낸 바와 같이, 층간절연막(206)을 형성하고, 컨택트 홀을 개구한 후, 전극(207)을 형성한다. 층간절연막(206)은 CVD법이나 도포법을 이용하여 형성하고, 층간절연막(206)의 치밀화와 주입을 행한 불순물 이온의 활성화를 행하기 위해 열처리를 행한다.
전극(207)은, 컨택트 홀 개구 후, 알루미늄 등을 스퍼터링한 후 패터닝함으로써 형성한다.
또한, 다른 실시예로서, 도 10에 나타낸 바와 같이 실리콘막(203)을 절연막(202)의 외측을 덮도록 형성하고, 실리콘막(203)과 기판(201)이 접하도록 패터닝할 수도 있다. 기판(201)을 실리콘 웨이퍼로 형성한 경우, 실리콘막(203)이 단부(端部)에서 단결정 실리콘에 접하는 상태로 되기 때문에, 열처리나 레이저 어닐링 등의 결정화 처리를 행하면, 실리콘막(203)의 결정성을 향상시킬 수 있다. 결정화 공정의 조건을 최적화하면, 실리콘막(203) 전체를 대략 단결정화할 수 있다. 또한, 도 9의 (a) 및 (b)의 공정을 거침으로써, 특성이 양호한 트랜지스터를 형성할 수 있다. 이 경우, 실리콘 기판과 실리콘막(203)은 중공부와 절연막의 2층 구조로 되기 때문에, 종래의 SOI 기판과 비교하여 유전율이 낮아지기 때문에, 형성된 트랜지스터 회로는 보다 고속으로 동작하는 것이 가능해진다.
또한, 또 다른 실시예로서, 도 11을 사용하여 트렌치 구조를 갖는 반도체 장치의 제조 공정을 설명한다. 도 11의 (a), (c), (e), (g)는 반도체 소자를 상면으로부터 본 도면, 도 11의 (b), (d), (f), (h)는 각각 도 11의 (a), (c), (e), (g)의 X-X'선 단면도이다.
우선, 도 11의 (a) 및 (b)에 나타낸 바와 같이, 기판(201) 위에 레지스트(209)를 형성하고, 트렌치(210)를 더 형성한다. 트렌치(210)는 반도체 장치를 주위로부터 분리하기 위한 구조이다.
다음으로, 도 11의 (c) 및 (d)에 나타낸 바와 같이, 레지스트(209) 위에 도포법에 의해 절연막(202)이 형성되는 동시에, 트렌치(210)를 매립하도록 절연막(211)이 형성된다.
다음으로, 도 11의 (e) 및 (f)에 나타낸 바와 같이, 레지스트 박리액을 사용하여 레지스트(209)를 제거하여 공간(208)을 형성한다. 이 때, 절연막(211)도 박리액에 노출되지만, 절연막(211)은 매우 두껍기 때문에, 전부 제거되지는 않는다. 또한, 나중의 게이트 절연막 형성 공정에서, 트렌치(210)에는 절연막을 다시 형성할 수 있다.
다음으로, 도 11의 (g) 및 (h)에 나타낸 바와 같이, 절연막(202) 위에 실리콘막(203)을 형성한다.
이후, 도 9의 (a) 및 (b)의 공정을 거침으로써, 트렌치 구조를 갖는 트랜지스터를 얻을 수 있다.
또한, 도 12는 반도체 장치를 평탄화하는 공정을 나타낸 도면이다. 실리콘막(203)을 형성한 후, 도 12의 (a)에 나타낸 바와 같이, 폴리실라잔을 도포하여 산소 또는 수분의 존재 환경 하에서 소성하여 절연막(212)을 형성한다. 여기서의 막 두께는 실리콘막(203)에 의해 형성되는 단차(段差)와 동일한 정도이거나 조금 두꺼운 것이 좋다.
다음으로, 도 12의 (b)에 나타낸 바와 같이, 전면(全面) 에칭을 행하여 실리콘막(203)이 노출되도록 한다.
또한, 실리콘막(203)을 열산화하여 형성하는 방법이나, CVD법, 도포법을 이용하여 형성하는 방법을 이용하여 게이트 절연막(204)을 형성한다. 이 때, 도 12의 (b)에 나타낸 바와 같이 실리콘막(203)이 표면에 노출되어 있기 때문에, 게이트 절연막(204)과 실리콘막(203)의 계면(界面) 특성이 우수한 막을 형성할 수 있다.
또한, 절연막(212)을 게이트 절연막(204)의 일부로서 사용할 수도 있다. 도 12의 (a)에 나타낸 상태에서 열산화를 행하면, 산화막은 실리콘막(203)의 표면에 형성되고, 계면 특성이 우수한 게이트 절연막을 형성할 수 있다. 이 경우, 게이트 절연막(204)이 열산화막과 도포 절연막(212)의 2층 구조로 된다.
<전기 광학 장치>
도 13은 본 발명에 의한 전기 광학 장치의 예인 유기 EL 장치(10)의 회로도이다. 각 화소 영역에 형성된 화소 회로는 전계 발광 효과에 의해 발광 가능한 발광층(OELD)과, 그것을 구동하기 위한 제어 회로를 구성하는 TFT(11∼14) 등을 구비하여 구성된다. 한편, 구동 회로 영역에 형성된 각 구동 회로(15, 16)는 상기 구성을 갖는 복수의 TFT(도시 생략)를 구비하여 구성되어 있다. 구동 회로(15)로부터는 주사선(Vsel) 및 발광 제어선(Vgp)이 대응하는 각 화소 회로에 공급되고, 구동 회로(16)로부터는 데이터선(Idata) 및 전원선(Vdd)이 대응하는 각 화소 회로에 공급된다. 주사선(Vsel)과 데이터선(Idata)을 제어함으로써, 대응하는 각 발광층(OELD)에 의한 발광을 제어할 수 있게 되어 있다. 또한, 상기 구동 회로는 발광 요소에 전계 발광 소자를 사용하는 경우의 회로의 일례이며, 다른 회로 구성도 가능하다.
<전자 기기>
도 14는 본 발명에 의한 전자 기기의 예를 나타낸 도면이다.
도 14의 (a)는 본 발명의 제조 방법에 의해 제조되는 휴대 전화이며, 상기 휴대 전화(330)는 전기 광학 장치(표시 패널)(10), 안테나부(331), 음성 출력부(332), 음성 입력부(333) 및 조작부(334)를 구비하고 있다. 본 발명은 예를 들어 표시 패널(10)에서의 화소 회로 및 구동 회로를 구성하는 반도체 장치의 제조에 적용된다.
도 14의 (b)는 본 발명의 제조 방법에 의해 제조되는 비디오 카메라이며, 상기 비디오 카메라(340)는 전기 광학 장치(표시 패널)(10), 수상부(341), 조작 부(342) 및 음성 입력부(343)를 구비하고 있다. 본 발명은 예를 들어 표시 패널(10)에서의 화소 회로 및 구동 회로를 구성하는 반도체 장치의 제조에 적용된다.
도 14의 (c)는 본 발명의 제조 방법에 의해 제조되는 휴대형 퍼스널 컴퓨터의 예이며, 상기 컴퓨터(350)는 전기 광학 장치(표시 패널)(10), 카메라부(351) 및 조작부(352)를 구비하고 있다. 본 발명은 예를 들어 표시 패널(10)을 구성하는 반도체 장치의 제조에 적용된다.
도 14의 (d)는 본 발명의 제조 방법에 의해 제조되는 헤드 마운트 디스플레이의 예이며, 상기 헤드 마운트 디스플레이(360)는 전기 광학 장치(표시 패널)(10), 밴드부(361) 및 광학계 수납부(362)를 구비하고 있다. 본 발명은 예를 들어 표시 패널(10)을 구성하는 반도체 장치의 제조에 적용된다.
상기 예에 한정되지 않아, 본 발명은 모든 전자 디바이스의 제조 등에 적용할 수 있다. 예를 들어 표시 기능을 갖는 팩시밀리 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자수첩, 전광 게시판, 선전 광고용 디스플레이, IC 카드 등에도 적용할 수 있다. 또한, 본 발명은 상술한 각 실시예에 한정되지 않아, 본 발명의 요지의 범위 내에서 다양하게 변형, 변경 실시가 가능하다. 또한, 상술한 실시예에서는 회로 소자의 일례로서 TFT(박막 트랜지스터)를 예시했지만, 다른 회로 소자에 적용할 수도 있다.
상술한 바와 같이 본 발명에 의하면, 제조 공정을 복잡하게 하지 않고, 다층 배선 구조를 갖는 배선 기판에 형성된 막과 막의 절연성을 향상시킬 수 있다.

Claims (17)

  1. 기체(基體)와,
    제 1 막과,
    상기 기체와 상기 제 1 막 사이에 형성된 제 2 막을 갖고,
    상기 제 2 막 중 적어도 일부와 상기 기체 사이에 공간이 형성되어 있는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 2 막 중 적어도 일부가 상기 기체와 접하는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 막 중 일부가 상기 공간 위에 위치하는 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 제 2 막이 절연성 재료를 포함하는 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 제 1 막이 반도체 재료를 포함하며,
    상기 제 1 막 위에 게이트 절연막이 형성되고, 상기 게이트 절연막 위에 게이트 전극이 형성되어 있는 것을 특징으로 하는 배선 기판.
  6. 제 1 항에 있어서,
    상기 제 1 막이 제 1 도전성(導電性) 재료를 포함하는 것을 특징으로 하는 배선 기판.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 기체가 제 2 도전성 재료를 포함하는 제 3 막을 갖고,
    상기 제 3 막 위에 상기 제 2 막 중 적어도 일부와 상기 공간 중 적어도 일부가 형성되어 있는 것을 특징으로 하는 배선 기판.
  8. 제 1 항에 있어서,
    상기 기체가 단결정 반도체 기판을 포함하는 것을 특징으로 하는 배선 기판.
  9. 제 1 항에 있어서,
    상기 기체가 절연성 기판을 포함하는 것을 특징으로 하는 배선 기판.
  10. 제 1 항에 기재된 배선 기판을 포함하는 것을 특징으로 하는 전기 광학 장 치.
  11. 제 10 항에 기재된 전기 광학 장치를 포함하는 것을 특징으로 하는 전자 기기.
  12. 기체 위에 제거막을 형성하는 공정과,
    상기 제거막을 덮는 절연막을 형성하는 공정과,
    상기 제거막을 제거하여 상기 기체와 상기 절연막 사이에 공간을 형성하는 공정을 갖고,
    상기 절연막 중 일부가 상기 기체와 접하는 것을 특징으로 하는 배선 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 절연막 위에 도전막을 형성하는 공정을 더 갖고,
    상기 도전막 중 일부가 상기 공간 위에 위치하는 것을 특징으로 하는 배선 기판의 제조 방법.
  14. 제 12 항에 있어서,
    상기 절연막 위에 반도체막을 형성하는 공정을 더 갖고,
    상기 반도체막 중 일부가 상기 공간 위에 위치하는 것을 특징으로 하는 배선 기판의 제조 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제거막을 제거하는 공정은 상기 제거막을 제거액에 침지(浸漬)하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  16. 제 12 항에 기재된 배선 기판의 제조 방법을 이용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  17. 제 16 항에 기재된 전기 광학 장치의 제조 방법을 이용하는 것을 특징으로 하는 전자 기기의 제조 방법.
KR1020060070061A 2005-07-28 2006-07-26 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법 KR100821604B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00219093 2005-07-28
JP2005219093A JP4479006B2 (ja) 2005-07-28 2005-07-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070014996A true KR20070014996A (ko) 2007-02-01
KR100821604B1 KR100821604B1 (ko) 2008-04-15

Family

ID=37076384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070061A KR100821604B1 (ko) 2005-07-28 2006-07-26 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법

Country Status (6)

Country Link
US (1) US7524734B2 (ko)
EP (1) EP1748491A1 (ko)
JP (1) JP4479006B2 (ko)
KR (1) KR100821604B1 (ko)
CN (1) CN1905200A (ko)
TW (1) TW200735272A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616324B2 (ja) * 2007-11-16 2011-01-19 Ｓｍｋ株式会社 タッチセンサ
FR2944295B1 (fr) * 2009-04-10 2014-08-15 Saint Gobain Coating Solutions Cible a base de molybdene et procede d'elaboration par projection thermique d'une cible
US8222078B2 (en) * 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
JP5445115B2 (ja) 2009-12-24 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2014065235A1 (ja) * 2012-10-26 2014-05-01 シャープ株式会社 アクティブ素子基板の製造方法、アクティブ素子基板、及び表示装置
US9613878B2 (en) 2013-12-06 2017-04-04 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier
US9263357B2 (en) 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein
US9560765B2 (en) * 2013-12-06 2017-01-31 Infineon Technologies Dresden Gmbh Electronic device, a method for manufacturing an electronic device, and a method for operating an electronic device
US10238764B2 (en) 2014-08-19 2019-03-26 Vapium Inc. Aromatherapy vaporization device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629321A (ja) 1992-07-09 1994-02-04 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3240847B2 (ja) 1994-07-26 2001-12-25 株式会社豊田中央研究所 Ｓｏｉ構造の製造方法
JPH1012722A (ja) 1996-06-26 1998-01-16 Mitsubishi Electric Corp 半導体装置
JP4074051B2 (ja) 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
US7105420B1 (en) * 1999-10-07 2006-09-12 Chartered Semiconductor Manufacturing Ltd. Method to fabricate horizontal air columns underneath metal inductor
DE19958311C2 (de) 1999-12-03 2001-09-20 Daimler Chrysler Ag Halbleiter-Gassensor in Siliziumbauweise, sowie Verfahren zur Herstellung und zum Betrieb eines Halbleiter-Gassensors
JP2001217312A (ja) 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
DE10006035A1 (de) * 2000-02-10 2001-08-16 Bosch Gmbh Robert Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement
AU2001261026A1 (en) 2000-04-17 2001-10-30 The Penn State Research Foundation Deposited thin films and their use in separation and sarcrificial layer applications
KR20020093919A (ko) * 2000-04-17 2002-12-16 더 펜 스테이트 리서어치 파운데이션 피착된 박막, 및 이것의 분리 및 희생층어플리케이션으로의 이용
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
US20050170670A1 (en) * 2003-11-17 2005-08-04 King William P. Patterning of sacrificial materials
JP2005183686A (ja) * 2003-12-19 2005-07-07 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7524734B2 (en) 2009-04-28
EP1748491A1 (en) 2007-01-31
KR100821604B1 (ko) 2008-04-15
JP2007036032A (ja) 2007-02-08
US20070023899A1 (en) 2007-02-01
TW200735272A (en) 2007-09-16
CN1905200A (zh) 2007-01-31
JP4479006B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
KR100821604B1 (ko) 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법
JP6691190B2 (ja) 発光装置
US7781964B2 (en) Organic electroluminescent device and electronic apparatus
TW525402B (en) Process for producing a light emitting device
JP5650879B2 (ja) 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法
US7973317B2 (en) Array substrate for liquid crystal display and method for fabricating the same
US20050121673A1 (en) Manufacturing method of thin film transistor substrate
US20090203160A1 (en) System for displaying images including thin film transistor device and method for fabricating the same
US20080087889A1 (en) Method of fabricating an organic electroluminescent device and system of displaying images
TWI606283B (zh) 顯示裝置
JP4809596B2 (ja) 半導体装置及びその作製方法
JP2003332560A (ja) 半導体装置及びマイクロプロセッサ
US20080032431A1 (en) Method for fabricating a system for displaying images
US7557498B2 (en) System for displaying images including electroluminescent device and method for fabricating the same
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
JP2005045242A (ja) 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法
US9472583B2 (en) Method of manufacturing display apparatus using etching buffer layer
KR20200027616A (ko) 표시 장치 및 그 제조 방법
JP2006237477A (ja) 半導体装置の製造方法、電気光学装置及び電子機器
JP2007012672A (ja) 半導体装置、半導体装置の製造方法、電気光学装置及び電子機器
US20240215337A1 (en) Display apparatus having an oxide semiconductor
JP2004327977A (ja) 薄膜トランジスタ及びその作製方法
KR20240100097A (ko) 산화물 반도체를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee