KR20070007607A - Resin molding type bga package having solder resist dam - Google Patents

Resin molding type bga package having solder resist dam Download PDF

Info

Publication number
KR20070007607A
KR20070007607A KR1020050062331A KR20050062331A KR20070007607A KR 20070007607 A KR20070007607 A KR 20070007607A KR 1020050062331 A KR1020050062331 A KR 1020050062331A KR 20050062331 A KR20050062331 A KR 20050062331A KR 20070007607 A KR20070007607 A KR 20070007607A
Authority
KR
South Korea
Prior art keywords
solder resist
semiconductor chip
substrate
dams
dam
Prior art date
Application number
KR1020050062331A
Other languages
Korean (ko)
Inventor
류정석
곽민근
유혜정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050062331A priority Critical patent/KR20070007607A/en
Publication of KR20070007607A publication Critical patent/KR20070007607A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

A resin-molding BGA with a solder resist dam is provided to reduce fabricating costs by minimizing use of adhesive while avoiding delamination caused by a difference of a thermal expansion coefficient. A plurality of solder resist damps(21a,21b) are formed on one surface of a substrate(15), separated from each other. A semiconductor chip(11) is attached to the upper surface of the solder resist dams. The substrate is electrically connected to the semiconductor chip by bonding wires(35). The semiconductor chip is sealed by a resin molding part(37) filled between the semiconductor chip and the substrate. The solder resist dams can be solder resist dams of an island type formed at the corner of the semiconductor chip.

Description

솔더레지스트 댐을 갖는 수지 몰딩형 ＢＧＡ 패키지{RESIN MOLDING TYPE BGA PACKAGE HAVING SOLDER RESIST DAM}Resin Molded BA Package with Solder Resist Dam {RESIN MOLDING TYPE BGA PACKAGE HAVING SOLDER RESIST DAM}

도 1은 종래 기술에 따른 수지 몰딩형 BGA 패키지를 보여주는 단면도이다.1 is a cross-sectional view showing a resin molded BGA package according to the prior art.

도 2는 본 발명에 따른 수지 몰딩형 BGA 패키지를 보여주는 단면도이다.2 is a cross-sectional view showing a resin molded BGA package according to the present invention.

도 3a 내지 도 3d는 본 발명에 따른 수지 몰딩형 BGA 패키지에서 솔더레지스트 댐의 형태를 보여주는 평면도와 단면도이다.3A to 3D are plan and cross-sectional views showing the shape of a solder resist dam in a resin molded BGA package according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10; BGA 패키지 11; 반도체 칩10; BGA Package 11; Semiconductor chip

13; 본딩패드 15; 기판13; Bonding pads 15; Board

16; 윈도우 17; 본드 핑거16; Windows 17; Bond finger

19; 솔더레지스트 막 21a,21b; 솔더레지스트 댐19; Solder resist films 21a and 21b; Solder resist dam

31; 접착층 35; 본딩와이어31; Adhesive layer 35; Bonding Wire

37; 수지 몰딩부 39; 솔더 볼37; Resin molding 39; Solder ball

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 기판에 실장된 반도체 칩을 에폭시 성형 수지(EMC; Epoxy Molding Compound)로 밀봉하는 수지 몰딩형 BGA 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a resin molded type BGA package for sealing a semiconductor chip mounted on a substrate with an epoxy molding compound (EMC).

일반적으로 종래의 수지 몰딩형 BGA 패키지는 접착제 또는 접착 테이프에 의해 반도체 칩이 기판에 부착되고, 반도체 칩과 기판의 전기적인 연결이 와이어본딩에 의해 이루어진다. 그리고 반도체 칩과 본딩와이어는 에폭시 성형 수지에 의해 밀봉됨으로써 외부환경으로부터 보호된다. 이와 같은 수지 몰딩형 BGA 패키지의 예를 이하에서 소개한다.In general, in a conventional resin molded BGA package, a semiconductor chip is attached to a substrate by an adhesive or an adhesive tape, and electrical connection between the semiconductor chip and the substrate is made by wire bonding. In addition, the semiconductor chip and the bonding wire are sealed by an epoxy molding resin to protect from the external environment. An example of such a resin molded type BGA package is introduced below.

도 1은 종래 기술에 따른 수지 몰딩형 BGA 패키지를 보여주는 단면도이다.1 is a cross-sectional view showing a resin molded BGA package according to the prior art.

도 1에 도시된 수지 몰딩형 BGA 패키지(210)는 보드 온 칩(Board On Chip; BOC) 구조를 갖는 예로서, 윈도우(window; 216)가 형성된 기판(215)에 센터패드형(center pad type) 반도체 칩(211)이 페이스-다운(face-down) 형태로 부착되며, 기판(215)의 하면에 솔더 볼(239)이 면 배열된 구조이다. 반도체 칩(211)과 기판(215)은 접착제(231)에 의해 윈도우(216) 부분을 제외한 일 면 전체에서 부착이 이루어진다.The resin molded BGA package 210 illustrated in FIG. 1 has a board on chip (BOC) structure, and is a center pad type on a substrate 215 on which a window 216 is formed. The semiconductor chip 211 is attached in the form of face-down, and the solder balls 239 are arranged on the lower surface of the substrate 215. The semiconductor chip 211 and the substrate 215 are attached to the entire surface except for the window 216 by the adhesive 231.

본딩패드(213)들은 윈도우(216)를 경유하는 본딩와이어(235)에 의해 기판(215)의 본드 핑거(bond finger; 217)와 연결된다. 반도체 칩(211)과 본딩와이어(235) 및 그 접합 부분은 에폭시 성형 수지로 형성되는 수지 몰딩부(237)에 의해 밀봉된다.The bonding pads 213 are connected to the bond fingers 217 of the substrate 215 by the bonding wires 235 via the window 216. The semiconductor chip 211, the bonding wire 235, and the bonding portion thereof are sealed by a resin molding part 237 formed of an epoxy molding resin.

그런데 이와 같은 종래의 수지 몰딩형 BGA 패키지는 패키지 환경 시험에서와 같이 온도 변화가 클 경우 반도체 칩과 기판의 열팽창계수 차이로 인하여 접착제와 기판 또는 접착제와 반도체 칩 사이에서 계면박리(delamination)가 발생되는 문제가 있다. 그리고 계면박리로 인한 전단응력(shearing stress)이 솔더 볼에까지 전달되어 솔더 볼 접합 부분에서 크랙(crack)이나 계면박리의 문제도 발생된다. 또한 칩 가장자리와 패키지 가장자리 사이의 두께 마진(margin)이 부족한 경우 기판과 에폭시 수지 사이에서 계면박리 및 개방(open)이 발생되는 문제점도 있다.However, such a conventional resin molded BGA package has a delamination between the adhesive and the substrate or the adhesive and the semiconductor chip due to the difference in thermal expansion coefficient between the semiconductor chip and the substrate when the temperature change is large as in the package environmental test. there is a problem. Shearing stress due to interfacial peeling is transmitted to the solder balls, which causes cracks or interfacial problems at the solder ball joints. In addition, when there is a lack of a thickness margin between the chip edge and the package edge (margin) there is also a problem that the interface peeling and open (open) occurs between the substrate and the epoxy resin.

이와 같은 문제점을 개선하기 위한 방안으로서, 한국등록특허 제248792호에서 소개된 바와 같이, 반도체 칩과 기판 사이에 양면접착 테이프를 개재하여 공간을 확보하고 그 공간에 에폭시 성형 수지를 채워 넣는 기술을 적용하는 형태의 BGA 패키지 구조를 고려해 볼 수 있다. 그러나 이와 같은 BGA 패키지 구조에서는 반도체 칩과 기판 사이의 공간 확보를 위하여 접착층의 두께가 두꺼워져야 한다. 따라서 고가의 접착제 또는 접착 테이프의 사용이 증가되어 제조 단가가 높아진다는 문제점이 따른다.As a method for improving such a problem, as disclosed in Korean Patent No. 248792, a space is secured through a double-sided adhesive tape between a semiconductor chip and a substrate, and a technology of filling an epoxy molding resin into the space is applied. Consider the BGA package structure. However, in such a BGA package structure, the thickness of the adhesive layer should be thick to secure the space between the semiconductor chip and the substrate. Therefore, there is a problem that the use of expensive adhesive or adhesive tape is increased to increase the manufacturing cost.

따라서 본 발명의 목적은 열팽창계수 차이로 인한 계면박리의 발생을 방지하면서 접착제 사용을 최소화하여 제조 단가를 낮출 수 있는 수지 몰딩형 BGA 패키지를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a resin molded type BGA package which can reduce the production cost by minimizing the use of adhesives while preventing the occurrence of interfacial peeling due to the difference in thermal expansion coefficient.

이와 같은 목적을 달성하기 위하여, 본 발명은 기판의 일 상에 서로 이격되어 복수 개의 솔더레지스트 댐들이 형성되어 있고, 그 솔더레지스트 댐 상에 반도체 칩이 부착되어 있으며, 반도체 칩을 밀봉하는 수지 몰딩부가 반도체 칩과 기판 사이에 충전되어 있는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지를 제공한다.In order to achieve the above object, in the present invention, a plurality of solder resist dams are formed on one side of a substrate, and a semiconductor chip is attached to the solder resist dam, and a resin molding part for sealing the semiconductor chip is provided. A resin molded BGA package having a solder resist dam filled between a semiconductor chip and a substrate is provided.

본 발명에 따른 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지에 있어서, 솔더레지스트 댐들은 포토솔더레지스트 댐(Photo Solder Resist Dam)인 것이 바람직하다. 그리고 솔더레지스트 댐들의 두께는 60㎛ 내지 160㎛인 것이 바람직하다.In the resin molded BGA package having the solder resist dam according to the present invention, the solder resist dams are preferably Photo Solder Resist Dams. And the thickness of the solder resist dam is preferably 60㎛ to 160㎛.

본 발명에 따른 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지에 있어서, 솔더레지스트 댐들은 각각 반도체 칩의 모서리 부분에 형성되는 아일랜드(island) 형태의 솔더레지스트 댐일 수 있다. 또한 솔더레지스트 댐들은 반도체 칩을 가로지르게 형성되는 직선형태의 솔더레지스트 댐일 수 있다.In the resin molded BGA package having the solder resist dam according to the present invention, the solder resist dams may be solder resist dams in island form, respectively, formed at corner portions of the semiconductor chip. In addition, the solder resist dams may be straight solder resist dams formed across the semiconductor chip.

본 발명에 따른 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지에 있어서, 솔더레지스트 댐들은 서로 대칭되게 형성되는 것이 바람직하다. 그리고 솔더레지스트 댐들은 칩 외측으로 돌출된 부분을 갖는 것이 바람직하다.In the resin molded BGA package having the solder resist dam according to the present invention, the solder resist dams are preferably formed symmetrically with each other. And it is preferable that the solder resist dams have a portion protruding out of the chip.

본 발명에 따른 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지에 있어서, 기판은 중앙부에 윈도우가 형성된 기판이고, 반도체 칩은 센터패드형 반도체 칩일 수 있다. 그리고 반도체 칩과 기판은 윈도우를 경유하는 본딩와이어들에 의해 전기적으로 연결될 수 있다. 여기서, 솔더레지스트 댐들은 윈도우를 중심으로 양쪽에 각각 형성되며 윈도우에 인접하는 직선 형태의 솔더레지스트 댐들과 칩 모서리 네 부분을 지지하는 아일랜드(island) 형태의 솔더레지스트 댐들을 가질 수 있다.In the resin molded BGA package having the solder resist dam according to the present invention, the substrate may be a substrate having a window formed in the center thereof, and the semiconductor chip may be a center pad type semiconductor chip. The semiconductor chip and the substrate may be electrically connected to each other by bonding wires passing through the window. Here, the solder resist dams may be formed on both sides of the window, respectively, and have straight solder resist dams adjacent to the window and island type solder resist dams supporting four chip edges.

이하 첨부 도면을 참조하여 본 발명에 따른 솔더레지스트 댐을 갖는 보드 온 칩형 BGA 패키지의 실시예를 설명하고자 한다.Hereinafter, an embodiment of a board-on-chip type BGA package having a solder resist dam according to the present invention will be described with reference to the accompanying drawings.

실시예Example

도 2는 본 발명에 따른 수지 몰딩형 BGA 패키지를 보여주는 단면도이고, 도 3a 내지 도 3d는 본 발명에 따른 수지 몰딩형 BGA 패키지에서 솔더레지스트 댐의 형태를 보여주는 평면도와 단면도이다.2 is a cross-sectional view showing a resin molded BGA package according to the present invention, and FIGS. 3A to 3D are a plan view and a cross-sectional view showing the shape of a solder resist dam in the resin molded BGA package according to the present invention.

도 2를 참조하면, 본 발명에 따른 수지 몰딩형 BGA 패키지(10)는 보드 온 칩 구조로서, 반도체 칩(11)이 솔더레지스트 댐들(21a,21b)에 의해 기판(15)으로부터 소정 높이에 위치되고, 반도체 칩(11)을 밀봉하는 수지 몰딩부(37)가 반도체 칩(11)과 기판(15)의 사이에 채워져 있는 구조이다.Referring to FIG. 2, the resin molded BGA package 10 according to the present invention has a board-on-chip structure in which the semiconductor chip 11 is positioned at a predetermined height from the substrate 15 by the solder resist dams 21a and 21b. The resin molding part 37 which seals the semiconductor chip 11 is filled between the semiconductor chip 11 and the board | substrate 15. As shown in FIG.

기판(15)은 중앙부에 윈도우(16)가 형성되어 있다. 기판(15)으로서는 상면과 하면에 배선패턴이 형성된 기판이나 다층으로 배선패턴이 형성된 기판이 모두 적용 가능하다. 또한, 기판은 인쇄회로기판이나 테이프 배선 기판 등 여러 가지 기판의 적용이 가능하다.The substrate 15 is formed with a window 16 at the center thereof. As the board | substrate 15, both the board | substrate with which the wiring pattern was formed in the upper surface and the lower surface, or the board | substrate with which the wiring pattern was formed in multilayer is applicable. In addition, the substrate can be applied to various substrates such as a printed circuit board and a tape wiring board.

반도체 칩(11)은 본딩패드(13)들이 활성면 중앙에 위치하는 센터패드형 반도체 칩으로서, 활성면이 기판(15)을 향한다. 그리고 본딩패드(13)들은 윈도우(16)에 위치한다.The semiconductor chip 11 is a center pad type semiconductor chip in which the bonding pads 13 are located at the center of the active surface, and the active surface faces the substrate 15. The bonding pads 13 are located in the window 16.

솔더레지스트 댐들(21a,21b)은 반도체 칩(11)이 실장되는 기판(15)의 일 면에 서로 이격되어 형성되며, 반도체 칩(11) 하부의 배치된다. 솔더레지스트 댐(21a,21b)으로서는 포토솔더레지스트 댐을 사용한다. 이에 의해, 솔더레지스트 댐들(21a,21b)은 공지의 사진 식각 방법에 의해 쉽게 형성될 수 있다.The solder resist dams 21a and 21b are formed on one surface of the substrate 15 on which the semiconductor chip 11 is mounted and spaced apart from each other, and are disposed under the semiconductor chip 11. Photo solder resist dams are used as the solder resist dams 21a and 21b. As a result, the solder resist dams 21a and 21b can be easily formed by a known photolithography method.

솔더레지스트 댐들(21a,21b)은 수지 몰딩 과정에서 반도체 칩(11)과 기판 (15) 사이로 에폭시 성형 수지가 충전될 수 있는 두께로 형성된다. 에폭시 성형 수지의 구성 성분 중에서 가장 큰 크기를 갖는 필러(filler)의 직경이 30㎛~80㎛인 것을 고려하여 솔더레지스트 댐들(21a,21b)의 두께는 80㎛-160㎛로 하는 것이 바람직하다. 이에 따라, 에폭시 성형 수지의 원활한 충전이 가능해진다.The solder resist dams 21a and 21b are formed to have a thickness at which the epoxy molding resin may be filled between the semiconductor chip 11 and the substrate 15 in the resin molding process. It is preferable that the thickness of the solder resist dams 21a and 21b be 80 μm to 160 μm, considering that the diameter of the filler having the largest size among the components of the epoxy molding resin is 30 μm to 80 μm. Thereby, smooth filling of an epoxy molding resin is attained.

솔더레지스트 댐들(21a,21b)은 도 3a에 도시된 바와 같이 윈도우(16)를 중심으로 양쪽 주변에 각각 형성되는 직선 형태의 솔더레지스트 댐들(21a)과 반도체 칩(11)의 네 모서리 부분에 대응되는 위치에 아일랜드 형태의 솔더레지스트 댐들(21b)로 구성된다. 직선 형태의 솔더레지스트 댐들(21a)은 수지 몰딩 과정에서 에폭시 성형 수지의 주입 방향으로 길이가 긴 형태이다. 아일랜드 형태의 솔더레지스트 댐(21b)들은 폭과 길이가 모두 작은 형태이다. 이에 의해 몰딩 과정에서 에폭시 성형 수지가 원활하게 충전될 수 있다.The solder resist dams 21a and 21b correspond to the four corner portions of the semiconductor chip 11 and the straight solder resist dams 21a which are formed around both sides of the window 16, respectively, as shown in FIG. 3A. It is composed of solder resist dams 21b in the form of islands. The straight solder resist dams 21a are long in the injection direction of the epoxy molding resin during the resin molding process. The island-type solder resist dams 21b are small in width and length. As a result, the epoxy molding resin may be smoothly filled in the molding process.

솔더레지스트 댐들(21a,21b)은 반도체 칩(11)에 대하여 위치가 고르게 분포되고, 윈도우(16)를 중심으로 대칭되게 형성되는 것이 좋다. 이로써 제조 과정이나 제조 완료 후에 외부에서 가해지는 기계적인 스트레스(stress)가 균일하게 분산되어 손상이 최소화될 수 있기 때문이다. 또한 솔더레지스트 댐들(21a,21b) 중에서 칩 모서리에 있는 아일랜드 형태의 솔더레지스트 댐들(21b)은 일정 부분이 반도체 칩(11) 외측으로 돌출되도록 구성되어 칩 가장자리에서의 응력 집중을 최소화시키는 것이 바람직하다.The solder resist dams 21a and 21b may be evenly distributed with respect to the semiconductor chip 11 and symmetrically formed about the window 16. This is because mechanical stresses applied externally after the manufacturing process or the completion of the manufacturing process are uniformly distributed, thereby minimizing damage. In addition, the island-type solder resist dams 21b at the edge of the chip among the solder resist dams 21a and 21b are configured to protrude outward from the semiconductor chip 11 to minimize stress concentration at the chip edge. .

여기서, 솔더레지스트 댐들(21a,21b)은 모두 도 3b에서와 같이 반도체 칩(11)을 가로지르는 직선 형태의 솔더레지스트 댐들(21c)일 수 있다. 또한 도시되지 않았지만 모두 아일랜드 형태의 솔더레지스트 댐들일 수 있다.Here, the solder resist dams 21a and 21b may be straight solder resist dams 21c crossing the semiconductor chip 11 as shown in FIG. 3B. Also, although not shown, all may be island-type solder resist dams.

그리고 솔더레지스트 댐들(21a,21b)은 도 3c에서와 같이 기판(15) 위에 직접 형성되거나, 도 3d에서와 같이 기판(15) 상면의 솔더레지스트 막(22) 상에 형성될 수 있다. 참조부호 23은 기판(15)의 하면에 형성되는 솔더레지스트 막이다.The solder resist dams 21a and 21b may be formed directly on the substrate 15 as shown in FIG. 3C or may be formed on the solder resist film 22 on the upper surface of the substrate 15 as shown in FIG. 3D. Reference numeral 23 is a solder resist film formed on the lower surface of the substrate 15.

다시 도 2를 참조하면, 각 솔더레지스트 댐들(21a,21b)의 상면에는 접착층(31)이 형성되어 있다. 반도체 칩(11)이 접착층(31) 위에 부착된다. 접착층(31)은 기판(15)과 접촉이 없고, 부분적으로 형성되는 솔더레지스트 댐들(21a,21b) 상에 형성되어 반도체 칩(11)과 접촉되는 면적이 매우 작다. 이에 따라 접착층(31)을 형성하기 위한 접착제의 사용이 최소화된다. 칩 고정을 위한 접착층(31)은 프린팅 가능한 액상 접착제(liquid adhesive) 또는 시트 형태(sheet type)의 접착제 등으로 형성될 수 있다.Referring to FIG. 2 again, an adhesive layer 31 is formed on the upper surfaces of the solder resist dams 21a and 21b. The semiconductor chip 11 is attached on the adhesive layer 31. The adhesive layer 31 is not in contact with the substrate 15 and is formed on the partially formed solder resist dams 21a and 21b so that the contact area with the semiconductor chip 11 is very small. This minimizes the use of an adhesive to form the adhesive layer 31. The adhesive layer 31 for fixing the chip may be formed of a printable liquid adhesive or a sheet type adhesive.

반도체 칩(11)과 기판(15)은 와이어본딩에 의해 전기적으로 연결된다. 본딩와이어(35)는 윈도우(16)를 경유하며, 본딩와이어(35)의 일 측단이 반도체 칩(11)의 본딩패드(13)에 볼 본딩(ball bonding)되고 타 측단이 기판(15)의 본드 핑거(17)에 웨지 본딩(wedge bonding)될 수 있다.The semiconductor chip 11 and the substrate 15 are electrically connected by wire bonding. The bonding wire 35 passes through the window 16, and one end of the bonding wire 35 is ball bonded to the bonding pad 13 of the semiconductor chip 11, and the other end of the bonding wire 35 is formed of the substrate 15. Wedge bonding may be performed on the bond finger 17.

수지 몰딩부(37)는 에폭시 성형 수지 재질로 이루어지며, 기판(15)의 칩 실장 면 상부와 윈도우(16) 부분 및 그 칩 실장면의 반대면 상부 일정 부분에 형성된다. 반도체 칩(11) 전체가 수지 몰딩부(37)에 의해 밀봉되며, 본딩와이어(35)들과 그 접합 부분도 함께 밀봉된다.The resin molding part 37 is made of an epoxy molding resin material, and is formed on an upper portion of the chip mounting surface of the substrate 15, a portion of the window 16, and a predetermined upper portion of the opposite surface of the chip mounting surface. The whole semiconductor chip 11 is sealed by the resin molding part 37, and the bonding wires 35 and its junction part are also sealed together.

수지 몰딩부(37)는 반도체 칩(11)과 기판(15) 사이에도 채워진다. 이에 따라 수지 몰딩부(37)가 반도체 칩(11)과 기판(15)과의 접합면적이 증가되어 결합력이 향상된다. 또한 반도체 칩(11)과 기판(15)이 수지 몰딩부(37)와 접하기 때문에 반도체 칩과 접착제, 접착제와 기판이 서로 접하는 종래 BGA 패키지에 비하여 열팽창 계수 차이가 작아진다. 열팽창계수는, 반도체 칩이 3-4ppm/℃, 에폭시 성형 수지가 13~14ppm/℃, 인쇄회로기판이 15~25ppm/℃, 액상 접착제가 300ppm/℃이다. 따라서 열팽창계수 차이로 인한 계면박리의 발생이 잘 일어나지 않게 되며, 전단응력이 솔더 볼(39)에 전달되지 않게 된다.The resin molding 37 is also filled between the semiconductor chip 11 and the substrate 15. As a result, the bonding area between the resin molding part 37 and the semiconductor chip 11 and the substrate 15 is increased, thereby improving the bonding force. In addition, since the semiconductor chip 11 and the substrate 15 are in contact with the resin molding portion 37, the thermal expansion coefficient difference is smaller than that of the conventional BGA package in which the semiconductor chip and the adhesive, the adhesive, and the substrate are in contact with each other. The coefficient of thermal expansion is 3-4 ppm / 占 폚 for semiconductor chips, 13-14 ppm / 占 폚 for epoxy molding resins, 15-25 ppm / 占 폚 for printed circuit boards, and 300 ppm / 占 폚 for liquid adhesives. Therefore, the occurrence of interfacial peeling due to the difference in thermal expansion coefficient does not occur well, and the shear stress is not transmitted to the solder ball 39.

이상과 같은 본 발명에 따른 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지는, 솔더레지스트 댐에 의해 반도체 칩과 기판 사이에 에폭시 성형 수지가 원활하게 충전될 수 있는 공간이 확보되고, 그 공간에 에폭시 성형 수지가 충전된다. 그리고 반도체 칩과 접착제와의 접촉 면적은 최소화되고 접착제와 기판의 접촉은 이루어지지 않는다. 또한 종래에 비하여 반도체 칩과 에폭시 성형 수지의 열팽창계수 차이가 작고, 에폭시 성형 수지와 기판의 열팽창계수 차이가 작다. 그리고 에폭시 성형 수지가 반도체 칩을 둘러싸는 형태가 된다.In the resin molded BGA package having the solder resist dam according to the present invention as described above, a space in which the epoxy molding resin can be smoothly filled between the semiconductor chip and the substrate is ensured by the solder resist dam, and epoxy molding is formed in the space. The resin is filled. In addition, the contact area between the semiconductor chip and the adhesive is minimized and the adhesive is not in contact with the substrate. In addition, the thermal expansion coefficient difference between the semiconductor chip and the epoxy molding resin is smaller than the conventional one, and the thermal expansion coefficient difference between the epoxy molding resin and the substrate is small. And an epoxy molding resin becomes the form which surrounds a semiconductor chip.

따라서 구성 요소간의 결합력이 향상되어, 패키지 환경 시험과 같이 온도변화가 클 경우에 열팽창계수 차이로 인한 계면박리, 전기적인 불량의 발생이 감소될 수 있다. 패키지 가장자리와 칩 가장자리의 마진이 없는 경우에도, 칩 가장자리와 패키지 가장자리에서의 열팽창계수 차이가 작아 계면박리 및 개방(open) 불량이 최소화될 수 있다.Therefore, the bonding force between the components is improved, the occurrence of interfacial peeling and electrical defects due to the difference in thermal expansion coefficient can be reduced when the temperature change is large, such as package environmental test. Even when there is no margin between the package edge and the chip edge, the difference in the coefficient of thermal expansion between the chip edge and the package edge is small so that interfacial peeling and open defects can be minimized.

또한 접착제에 비하여 가격이 저렴한 솔더레지스트에 의해 반도체 칩과 기판 사이의 공간이 확보되고 고가의 접착제 사용이 최소화되기 때문에 패키지 제조 단가가 낮아질 수 있다.In addition, the cost of manufacturing a package can be lowered because solder resists are less expensive than adhesives to secure space between the semiconductor chip and the substrate and minimize the use of expensive adhesives.

Claims (9)

기판;Board; 상기 기판의 일 면 상에 서로 이격되어 형성된 복수 개의 솔더레지스트 댐들;A plurality of solder resist dams formed on one surface of the substrate and spaced apart from each other; 상기 솔더레지스트 댐들 상에 부착된 반도체 칩;A semiconductor chip attached to the solder resist dams; 상기 기판과 상기 반도체 칩을 전기적으로 연결하는 본딩와이어들; 및Bonding wires electrically connecting the substrate and the semiconductor chip; And 상기 반도체 칩을 밀봉하며 상기 반도체 칩과 상기 기판 사이에 충전된 수지 몰딩부;A resin molding part sealing the semiconductor chip and filled between the semiconductor chip and the substrate; 를 포함하는 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.Resin molded BGA package having a soldering resist dam, characterized in that it comprises a. 제1항에 있어서, The method of claim 1, 상기 솔더레지스트 댐은 포토솔더레지스트 댐인 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA.Resin molding BGA having a solder resist dam, characterized in that the solder resist dam is a photosolder resist dam. 제1항에 있어서,The method of claim 1, 상기 솔더레지스트 댐의 두께는 80㎛내지 160㎛인 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.The resin molded BGA package having a solder resist dam, characterized in that the thickness of the solder resist dam is 80㎛ to 160㎛. 제1항에 있어서, The method of claim 1, 상기 솔더레지스트 댐들은 각각 반도체 칩의 모서리 부분에 형성되는 아일랜드 형태의 솔더레지스트 댐인 것을 특징으로 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.The solder resist dams are resin molded BGA packages having solder resist dams, each of which is an island-type solder resist dam formed at an edge portion of a semiconductor chip. 제1항에 있어서, The method of claim 1, 상기 솔더레지스트 댐들은 칩 중앙 부분을 가로지르는 직선형태의 솔더레지스트 댐인 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.The solder resist dam is a resin molded BGA package having a solder resist dam, characterized in that the straight solder resist dam across the center portion of the chip. 제4항에 있어서,The method of claim 4, wherein 상기 솔더레지스트 댐들은 상기 반도체 칩 외측으로 돌출된 부분을 갖는 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.The resin molded BGA package having a solder resist dam, wherein the solder resist dams have a portion protruding outside the semiconductor chip. 제1항에 있어서, The method of claim 1, 상기 솔더레지스트 댐들은 서로 대칭되게 형성된 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.The resin molded BGA package having a solder resist dam, wherein the solder resist dams are formed symmetrically with each other. 제1항에 있어서, The method of claim 1, 상기 기판은 중앙부에 윈도우가 형성되고, 상기 반도체 칩은 센터패드형 반도체 칩이며, 상기 본딩와이어들은 상기 윈도우를 경유하는 것을 특징으로 하는 솔 더레지스트 댐을 갖는 수지 몰딩형 BGA.The substrate has a window formed in the center, the semiconductor chip is a center pad-type semiconductor chip, the bonding wires resin molding type BGA having a solder resist, characterized in that via the window. 제8항에 있어서, The method of claim 8, 상기 솔더레지스트 댐들은 상기 윈도우를 중심으로 양쪽에 각각 형성되는 직선형태의 솔더레지스트 댐들과, 상기 반도체 칩의 각 모서리를 지지하는 아일랜드 형태의 솔더레지스트 댐들을 갖는 것을 특징으로 하는 솔더레지스트 댐을 갖는 수지 몰딩형 BGA 패키지.The solder resist dams may include straight solder resist dams formed on both sides of the window, and island type solder resist dams supporting respective corners of the semiconductor chip. Molded BGA package.
KR1020050062331A 2005-07-11 2005-07-11 Resin molding type bga package having solder resist dam KR20070007607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050062331A KR20070007607A (en) 2005-07-11 2005-07-11 Resin molding type bga package having solder resist dam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062331A KR20070007607A (en) 2005-07-11 2005-07-11 Resin molding type bga package having solder resist dam

Publications (1)

Publication Number Publication Date
KR20070007607A true KR20070007607A (en) 2007-01-16

Family

ID=38010163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062331A KR20070007607A (en) 2005-07-11 2005-07-11 Resin molding type bga package having solder resist dam

Country Status (1)

Country Link
KR (1) KR20070007607A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455989B2 (en) * 2011-07-01 2013-06-04 Texas Instruments Incorporated Package substrate having die pad with outer raised portion and interior recessed portion
KR20210019904A (en) 2019-08-13 2021-02-23 주식회사 크리셈 Ic package mold, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455989B2 (en) * 2011-07-01 2013-06-04 Texas Instruments Incorporated Package substrate having die pad with outer raised portion and interior recessed portion
KR20210019904A (en) 2019-08-13 2021-02-23 주식회사 크리셈 Ic package mold, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100716871B1 (en) Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method
KR0169274B1 (en) Semiconductor device and fabrication thereof
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
JP2010010301A (en) Semiconductor device and method of manufacturing the same
JPH11260851A (en) Semiconductor device and its manufacture
US7791195B2 (en) Ball grid array (BGA) package and method thereof
US20100044880A1 (en) Semiconductor device and semiconductor module
US7368322B2 (en) Method for mounting a chip on a base and arrangement produced by this method
KR101352814B1 (en) Multi chip stacked package
KR20070007607A (en) Resin molding type bga package having solder resist dam
KR20020015214A (en) Semiconductor package
JP4370513B2 (en) Semiconductor device
US8050049B2 (en) Semiconductor device
JP5078631B2 (en) Semiconductor device
KR100233861B1 (en) Bga semiconductor package
KR20190070622A (en) Film for use in COF Package with 2-layer Pattern
JP2009021366A (en) Semiconductor device
US6949820B2 (en) Substrate-based chip package
KR100652374B1 (en) Semiconductor multi-chip package and fabrication method for the same
JP2885786B1 (en) Semiconductor device manufacturing method and semiconductor device
JP2006032625A (en) Semiconductor device and method for manufacturing the same
US20240055385A1 (en) Package structure and method for fabricating the same
KR20070016399A (en) chip on glass package using glass substrate
JP2007042702A (en) Semiconductor device
KR100256305B1 (en) Chip scale package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid