KR20070007078A - 전자기기, 반도체장치 및 그의 제조방법 - Google Patents

전자기기, 반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20070007078A
KR20070007078A KR1020067015626A KR20067015626A KR20070007078A KR 20070007078 A KR20070007078 A KR 20070007078A KR 1020067015626 A KR1020067015626 A KR 1020067015626A KR 20067015626 A KR20067015626 A KR 20067015626A KR 20070007078 A KR20070007078 A KR 20070007078A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
film
conductive film
layer
Prior art date
Application number
KR1020067015626A
Other languages
English (en)
Other versions
KR101123751B1 (ko
Inventor
신지 마에가와
순페이 야마자키
히로노부 쇼지
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070007078A publication Critical patent/KR20070007078A/ko
Application granted granted Critical
Publication of KR101123751B1 publication Critical patent/KR101123751B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

현재에는, 제조 프로세스에 스핀 코트법을 사용하는 성막 방법이 많이 이용되고 있다. 금후, 한층 더 기판이 대형화하면, 스핀 코트법을 사용하는 성막 방법으로는, 대형의 기판을 회전시키는 기구가 대규모로 이루어진 점, 재료액의 손실 및 폐액량이 많은 점에서 대량생산상 불리하다고 생각된다. 본 발명은, 반도체장치의 제조 프로세스에 있어서, 액적 토출법으로 감광성의 도전막 재료액을 선택적으로 토출하고, 레이저광 등으로 선택적으로 노광한 후, 현상함으로써 미세한 배선 패턴을 실현한다. 본 발명은, 도체 패턴을 형성하는 프로세스에 있어서, 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있기 때문에 대폭적인 코스트 다운을 실현할 수 있다. 따라서, 본 발명은 대면적 기판에도 대응할 수 있다.
반도체장치, 박막 트랜지스터, 액적 토출법, 도체 패턴

Description

전자기기, 반도체장치 및 그의 제조방법{ELECTRIC APPLIANCE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터(이하, ＴＦＴ라고 한다)로 구성된 회로를 가지는 반도체장치 및 그것의 제조방법에 관한 것이다. 더욱 구체적으로, 본 발명은, 유기발광소자를 가지는 발광 표시장치와, 액정 표시 패널로 대표되는 전기광학장치를 탑재한 전자기기에 관한 것이다.
본 명세서 중에서, "반도체장치"란, 전기광학장치, 반도체 회로 및 전자기기 등과 같이, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
최근, 절연 표면을 가지는 기판 위에 형성된 반도체 박막(두께 수 내지 수백 nm 정도)을 사용해서 박막 트랜지스터(ＴＦＴ)을 구성하는 기술이 주목받고 있다. 박막 트랜지스터는 ＩＣ나 전기광학장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상표시장치의 스위칭 소자로서 개발되고 있다.
화상표시장치로서, 액정 표시장치가 일반적으로 널리 알려져 있다. 액티브 매트릭스형 액정 표시장치는 패시브 매트릭스형의 액정 표시장치에 비해 고정세한 화상이 얻어지기 때문에, 액티브 매트릭스형의 액정 표시장치가 화상 표시장치로서 많이 사용되게 되고 있다. 액티브 매트릭스형의 액정 표시장치에 있어서는, 매트릭스 모양으로 배치된 화소 전극을 구동함으로써, 화면 위에 표시 패턴이 형성된다. 상세하게는, 선택된 화소 전극과 상기 화소 전극에 대응하는 대향 전극과의 사이에 전압이 인가됨으로써, 화소 전극과 대향 전극과의 사이에 개지된 액정층의 광학변조가 일어나고, 이 광학변조가 표시 패턴으로서 관찰자에게 인식된다.
종래에는, 한 장의 마더 유리 기판으로부터 복수의 액정 표시 패널을 잘라내어, 대량생산을 효율적으로 행하는 생산 기술이 채용되어 왔다. 마더 유리 기판의 사이즈는, 1990년 초에 있어서의 제 1 세대의 300×400mm로부터, 2000년에는 제4세대가 되어 680×880mm, 혹은 730×920mm로 대형화하였다. 이와 동시에, 한 장의 기판으로부터 다수의 표시 패널이 얻어지도록 생산 기술이 진보해 왔다.
최근, 자발광형의 발광소자로서 ＥＬ 소자를 가진 발광 장치의 연구가 활발화되고 있다. 이 발광 장치는 유기 EL 디스플레이, 또는 유기 발광 다이오드로도 부르고 있다. 이것들의 발광 장치는, 동영상 표시에 적합한 빠른 응답 속도, 저전압, 저소비 전력 구동 등의 특징을 가지고 있기 때문에, 신세대의 휴대전화나 휴대 정보단말(ＰＤＡ)을 비롯해, 차세대 디스플레이로서 크게 주목받고 있다.
EL 소자는, 양극과, 음극과, 양극과 음극과의 사이에 개재된 발광층(이하, ＥＬ층이라고 기재한다)으로서 유기 화합물을 포함하는 층을 구비한다. 양극과 음극에 전계를 가하는 것에 의해, ＥＬ층으로부터 발광한다. ＥＬ 소자로부터의 발광은, 일중항 여기상태로부터 기저상태로 되돌아올 때에 발생하는 형광과 삼중항 여 기상태로부터 기저상태로 되돌아올 때의 인광이 있다.
액티브 매트릭스형의 표시장치의 응용 범위는 넓혀지고 있다. 화면 사이즈의 대면적화와 함께, 고선명화와 고개구율화와 고신뢰성의 요구가 높아지고 있다.
일본국 특개 2000-298446에는, 복수의 패널을 타일 모양으로 배치해서 1개의 표시 화면을 형성함으로써 대형 디스플레이를 실현하고 있다. 그러나, 이 대형 디스플레이는 복수의 패널을 사용하기 때문에 코스트가 높아지고, 구동방법도 특수한 것이 되어 버린다.
화면 사이즈의 대면적화와 동시에, 생산성의 향상이나 저비용화의 요구도 높아지고 있다.
또한 성막에 필요한 액체의 수율을 높이기 위해서, 레지스트 액을 노즐로부터 미세한 직경의 선 형태로 연속 토출할 수 있는 장치를 사용해서 반도체 웨이퍼 위에 성막을 행하는 기술이 일본국 특개 2000-188251에 기재되어 있다.
현재에는, 제조 프로세스에 스핀 코트법을 사용하는 성막 방법이 많이 이용되고 있다. 금후, 한층 더 기판이 대형화하면, 스핀 코트법을 사용하는 성막 방법으로는, 대형의 기판을 회전시키는 기구가 대규모로 되는 점, 재료액의 손실 및 폐액량이 많은 점에서 대량생산상 불리하다고 생각된다. 또한 사각형의 기판을 재료액으로 스핀코트시키면 도포막이 불균일하게 되기 쉬운데, 즉 회전축을 중심으로 하는 원형의 얼룩이 도포막에 생기기 쉽다. 본 발명은, 대량생산상, 대형의 기판을 제조하기 적합한 액적 토출법을 사용한 제조 프로세스를 제공한다.
전술한 내용을 감안하여, 본 발명은, 액적 토출법으로 형성된 배선을 사용한 대화면 디스플레이, 및 그 제조방법을 제공하는 것을 목적으로 한다. 본 발명의 또 다른 목적은, 액적 토출법으로 형성된 배선을 원하는 전극폭으로 하여 채널 길이가 10μｍ 이하인 ＴＦＴ를 화소에 배치한 발광 장치를 제공함에 있다.
본 발명의 또 다른 목적은, 액적 토출법으로 형성된 배선을 원하는 전극폭으로 하여 채널 길이가 10μｍ 이하인 ＴＦＴ를 화소에 배치한 엑정 표시장치를 제공함에 있다.
본 발명에 따르면, 액적 토출법으로 감광성의 도전막 재료액을 선택적으로 토출하고, 선택적으로 노광한 후, 현상함으로써 미세한 배선 패턴이 실현될 수 있다. 본 발명은, 도체 패턴을 형성하는 프로세스에 있어서, 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있기 때문에 대폭적인 코스트 다운을 실현할 수 있다. 따라서, 본 발명은 대면적 기판에도 대응할 수 있다.
도전막 재료액은, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ａｌ, Ｐｔ 등의 금속 또는 합금과, 유기 고분자 수지, 광중합 개시제, 광중합 단량체, 또는 용제 등으로 이루어지는 감광성 수지를 포함하고 있다. 유기 고분자 수지로서는, 노보락 수지, 아크릴계 코폴리머, 메타크릴계 코폴리머, 셀루로오스 유도체, 고리화 고무계 수지 등을 사용한다.
감광성 재료에는 크게 나누어 네가티브형과 포지티브형이 있다. 네가티브형의 감광성 재료를 사용하는 경우에는, 노광된 부분에서 화학반응이 생기고, 현상액에 의해 화학반응이 생긴 부분만이 남겨져서 패턴이 형성된다. 또한 포지티브형의 감광성 재료를 사용하는 경우에는, 노광된 부분에서 화학반응이 생기고, 화학반응이 생긴 부분이 용해되어, 노광되지 않은 부분만이 남겨져서 패턴이 형성된다.
또한 배선 폭은 레이저광의 조사 정밀도에 의해 결정되기 때문에, 적하할 액적량이나 점도나, 노즐 지름에 관계없이, 원하는 배선 폭을 얻을 수 있다. 보통, 배선 폭은, 노즐로부터 토출된 재료액과 기판의 접촉각으로 변화된다. 예를 들면 표준적인 잉크젯 장치의 한 개의 노즐 지름인 50㎛×50㎛으로부터 토출되는 양은 30 내지 200pl이며, 얻어지는 배선 폭은 60 내지 300㎛이다. 레이저광으로 노광하는 본 발명에 의해 폭(예를 들면 전극폭 3㎛ 내지 10㎛의 전극 폭)이 좁은 배선을 얻을 수 있다. 또한 표준보다 미세한 노즐 지름에서는, 하나의 노즐로부터 토출되는 양은 0.1 내지 40pl이며, 얻어지는 배선 폭은 5 내지 100㎛이다.
또한 액적 토출법에 의해 배선 패턴을 형성할 경우, 노즐로부터 간헐적으로 토출되어서 도전막 재료 액적이 도트 모양으로 적하될 경우와, 노즐로부터 연속적으로 토출되어서 끈 형태의 재료가 부착되는 경우의 양쪽이 있다. 본 발명에 있어서는, 적당하게, 도트나 끈 중 어느 한쪽으로 배선 패턴을 도전성 재료를 토출시켜 배선 패턴을 형성하면 된다. 비교적 폭이 큰 배선 패턴을 형성할 경우에는, 노즐로부터 도전성 재료를 끈 형태로 토출시켜 배선 패턴을 형성하는 쪽이 생산성이 우수하다.
또한 액적 토출법에 의해 배선 패턴을 형성하기 전에, 기판 위에 밀착성을 향상시키는 하지층의 형성을 전체면 또는 선택적으로 행하는 것이 바람직하다. 이와 달리, 하지 전처리가 행해질 수도 있다. 하지층의 형성으로서는, 스프레이법 또는 스퍼터링법에 의해 광촉매 물질(산화티탄(ＴｉＯx), 티탄산 스트론튬(ＳｒＴｉＯ3), 셀렌화 카드뮴(ＣｄＳｅ), 탄탈산 칼륨(ＫＴａＯ3), 황화 카드뮴(ＣｄＳ), 산화 지르코늄(ＺｒＯ2), 산화 니오브(Ｎｂ2O5), 산화아연(ＺｎＯ), 산화철(Ｆｅ2O3), 산화텅스텐(ＷＯ3))을 전체면에 적하하는 처리를 사용할 수 있다. 이와 달리, 잉크젯법이나 졸겔법을 사용해서 유기 재료(폴리이미드, 아크릴, 또는, 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 수소, 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용한 도포 절연막)를 선택적으로 형성하는 처리를 행하면 된다.
광촉매 물질은, 광촉매 기능을 가지는 물질을 가리키고, 자외광 영역의 빛(파장 400nm 이하, 바람직하게는 380nm 이하)을 조사하여, 광촉매 활성을 생기게 하는 것이다. 광촉매 물질 위에, 잉크젯법으로 대표되는 액적 토출법에 의해, 용매에 혼입된 도전체를 토출하면, 미세한 묘화를 행할 수 있다.
ＴｉＯx에 광조사하기 전에, TiOx는 친유성은 있지만, 친수성은 없는, 즉 TiOx는 발수성의 상태에 있다. 광조사를 행함으로써, TiOx는 광촉매 활성이 발생하여, 친유성이 없는 상태가 된다. 또한 TiOx는 광조사 시간에 의해, 친수성과 친유성을 모두 가지는 상태로도 될 수 있다.
더욱이 광촉매 물질에 천이금속(Ｐｄ, Ｐｔ, Ｃｒ, Ｎｉ, V, Ｍｎ, Ｆｅ, Ｃｅ, Ｍｏ, W 등)을 도핑함에 의해, 광촉매 활성을 향상시키거나, 가시광 영역(파장 400nm 내지 800nm)의 빛에 의해 광촉매 활성을 일으킬 수 있다. 이와 같이 빛의 파장은 광촉매 물질에 의해 결정할 수 있으므로, 광조사란 광촉매 물질의 광촉매 활성화시키는 파장의 빛을 조사하는 것을 가리킨다.
또한 광조사를 행하면서, 잉크젯법으로 대표되는 액적 토출법에 의해, 용매에 혼입된 도전체를 토출해도 된다.
또한 레이저광의 파장에 의해 광촉매 활성을 일으킬 수 있는 광촉매 물질을 전체면에 형성한 후, 광촉매 물질에 선택적으로 레이저광을 조사함으로써, 조사한 영역만을 개질하는 것도 가능하다. 또한 레이저광 조사를 행하면서, 잉크젯법으로 대표되는 액적 토출법에 의해, 용매에 혼입된 도전체를 토출해도 된다.
이때, 친수성이란, 물에 젖기 쉬운 상태를 가리킨다. 접촉각이 30도 이하, 특히 접촉각이 5도 이하인 상태를 초친수성이라고 한다. 한편, 발수성이란, 물에 젖기 어려운 상태를 가리키고, 접촉각이 90도 이상의 것을 가리킨다. 마찬가지로 친유성이란, 기름에 젖기 쉬운 상태를 가리키고, 발유성이란 기름에 젖기 어려운 상태를 가리킨다. 또한 접촉각이란, 적하한 도트의 테두리에 있어서의, 표면과 액적의 접선이 이루는 각도를 가리킨다.
도전막 재료액을 사용해서 액적 토출법으로 배선을 형성할 때, 도전막 재료액이 유동성을 가지고 있거나, 베이크시에 유동성이 증가하는 것인 경우, 액체의 떨어짐에 의해 세밀한 패턴으로 하는 것이 곤란하게 될 우려가 있다. 또한 배선 간격이 좁을 경우, 패턴끼리가 연결되어 버릴 우려도 있다. 본 발명에 있어서는, 폭이 넓은 패턴이 되어도, 도전막 재료액에 감광성 재료를 혼합하여, 레이저광으로 정밀하게 노광, 현상을 행함으로써 세밀한 패턴을 얻고 있다.
예를 들면, 대면적의 디스플레이를 제조할 때, 게이트 배선과 같은 버스 라인은 액적 토출법으로 얻어지는 폭이 넓은 배선으로 하는 것이 바람직하지만, 게이트 전극은 폭이 좁은 배선으로 하는 것이 바람직하다. 이러한 경우, 포지티브형의 감광성 재료를 포함시킨 도전막 재료액으로 게이트 배선 및 제 1 게이트 전극을 형성하고, 제 1 게이트 전극의 부분(제거하고 싶은 부분)만 레이저광을 선택적으로 조사하고, 레이저 조사 부분을 현상시킴으로써, 현상에 의해 미세하게 가공된 제 2 게이트 전극을 형성할 수 있다. 또한 네가티브형의 감광성 재료를 포함시킨 도전막 재료액으로 게이트 배선 및 제 1 게이트 전극을 형성하는 경우, 게이트 배선 및 제 1 게이트 전극의 부분(남기고 싶은 부분)만 레이저광을 선택적으로 조사하고, 레이저광 조사 부분을 현상시킴으로써, 현상에 의해 미세하게 가공된 제 2 게이트 전극을 형성할 수 있다.
또한 ＴＦＴ의 게이트 전극 뿐만 아니라, 소스 전극, 드레인 전극, 발광소자의 양극, 발광소자의 음극, 전원선, 인출 배선 등을 형성할 수도 있다.
또한 레이저광의 파장에 따라서는, 빛이 유리 기판을 통과시킬 수 있다. 그 레이저광을 사용해서 유리 기판의 이면 노광을 행할 수 있다. 유리 기판의 이면으로부터 노광함으로써, 먼저 계면 부근의 도전막 재료를 노광할 수 있다. 이에 따라, 배선과 하지층과의 밀착성, 또는 배선과 기판과의 밀착성을 향상시킬 수 있다.
또한, 보텀 게이트형 ＴＦＴ를 제조할 경우, 이면 노광에 의해 게이트 전극을 마스크로 사용하여, 자기정합적으로 소스 전극 및 드레인 전극을 형성할 수도 있다.
본 발명은, 제 1 기판의 절연 표면 위에 형성된 게이트 배선 또는 게이트 전극과, 상기 게이트 배선 또는 게이트 전극 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 채널 형성 영역을 포함하는 반도체층과, 상기 반도체층 위에 형성된 소스 전극 또는 드레인 전극과, 상기 소스 전극 또는 상기 드레인 전극 위에 형성된 화소 전극을 구비하고, 상기 채널 형성 영역은 상기 게이트 전극의 폭과 동일한 채널 길이를 가지고, 상기 게이트 전극은 상기 소스 전극과 상기 드레인 전극과의 간격과 동일한 폭을 갖는 것을 특징으로 하는 반도체장치를 제공한다.
상기 구성에 있어서, 상기 박막 트랜지스터의 활성층은, 수소 또는 할로겐 수소가 첨가된 비단결정 반도체막, 또는 다결정 반도체막인 것을 특징으로 하고 있다.
또한 ＴＦＴ 구조에 관계없이 본 발명을 적용하는 것이 가능하다. 예를 들면 보텀 게이트형(역스태거형) ＴＦＴ나, 톱 게이트형(순스태거형) ＴＦＴ를 사용하는 것이 가능하다. 또한 단일 게이트 구조의 ＴＦＴ에 한정되지 않고, 복수의 채널 형성 영역을 가지는 멀티 게이트형 ＴＦＴ, 예를 들면 더블 게이트형 ＴＦＴ로 형성해도 된다.
또한 ＴＦＴ의 활성층으로서는, 비정질 반도체막, 결정 구조를 포함하는 반도체막, 비정질 구조를 포함하는 화합물 반도체막등을 적당하게 사용할 수 있다. 더욱이, ＴＦＴ의 활성층으로서, 비정질과 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가지고, 자유에너지적으로 안정한 제 3 상태를 가지는 반도체로서, 단거리 질서를 갖고 격자 왜곡을 가지는 결정질한 영역을 포함하고 있는 세미아모퍼스 반도체막(마이크로 크리스탈 반도체막이라고도 불린다)도 사용할 수 있다.
또한 상기 각 구성에 있어서, 상기 소스 전극 또는 상기 드레인 전극은, 감광성 재료를 포함하고 있는 것을 특징으로 하고 있다.
액적 토출법을 사용한 도전층 등의 패턴 형성방법에서는, 입자 모양으로 가공된 패턴 형성 재료를 토출하고, 토출된 재료가 소성에 의해 융합이나 융착접합시켜 고화함으로써 패턴을 형성한다. 따라서, 그것의 패턴은, 스퍼터링법 등으로 형성한 패턴이 대부분은 주상 구조를 나타내는 것에 대해, 많은 입계를 가지는 다결정 상태를 나타내는 일이 많다.
또한 액적 토출법을 사용해서 얻어진 도전층은 수지를 포함하는 재료인 것을 특징의 한 개로 하고 있다. 이 수지는 도전성 재료를 포함하는 액적에 포함되는 바인더 등의 재료이다. 이 수지와, 용매와, 금속의 나노 입자를 혼합시킴으로써 잉크젯법으로 재료가 토출 가능한 것으로 하고 있다.
또한 상기한 각 구성에 있어서, 상기 반도체장치는, 제 1 기판과, 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정을 가지고 있다. 또는, 상기 반도체장치는, 음극과, 유기 화합물을 포함하는 층과, 양극과, 박막 트랜지스터를 가지는 발광소자를 복수 갖는 것을 특징으로 하고 있다.
또한, 상기 각 구성에 있어서, 상기 반도체장치는, 도３３d에 그것의 일례를 나타내는 영상 음성 양방향 통신장치, 또는 범용 원격 제어장치이다.
또한, 본 발명은, 기판의 절연 표면 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와, 상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광하는 단계와, 노광된 제 1 도전막 패턴을 현상하여, 제 1 도전막 패턴보다도 폭이 좁은 제 2 도전막 패턴을 형성하는 단계와, 상기 제 2 도전막 패턴을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 반도체막을 형성하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.
또한, 상기 구성에 있어서, 상기 감광성 재료를 포함하는 도전막 재료는, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ａｌ, Ｐｔ의 단체 또는 이들 단체의 화합물을 포함한다.
또한 상기 구성에 있어서, 상기 감광성 재료는, 네가티브형, 또는 포지티브형 감광 재료인 것을 특징으로 하고 있다.
또한, 본 발명은, 기판의 절연 표면 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와, 상기 제 1 반도체막 위에 ｎ형 또는 ｐ형을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계와, 상기 제 2 반도체막 위에 포지티브형의 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와, 상기 제 1 도전막 패턴을 상기 기판의 표면측에서 레이저광을 선택적으로 조사해서 노광하는 단계와, 노광된 제 1 도전막 패턴을 현상하여 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극을 마스크로 사용하여, 상기 제 1 반도체막 및 제 2 반도체막의 에칭을 행하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.
또한, 본 발명은, 기판의 절연 표면 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와, 상기 제 1 반도체막 위에 ｎ형 또는 ｐ형을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계와, 상기 제 2 반도체막 위에 네가티브형의 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와, 상기 기판의 이면측에서 상기 게이트 전극을 마스크로 하여 레이저광을 조사해서 상기 제 1 도전막 패턴을 선택적으로 노광하는 단계와, 노광된 제 1 도전막 패턴을 현상하여, 상기 게이트 전극의 폭과 동일 간격을 갖도록 자기정합적으로 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극을 마스크로 사용하여, 상기 제 1 반도체막 및 제 2 반도체막의 에칭을 행하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.
본 발명에 의해 액적 토출법으로도 미세한 배선 패턴을 얻을 수 있다. 또한 본 발명에 의해 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있기 때문에 대폭적인 코스트 다운이 실현된다. 따라서, 본 발명은 대면적 기판에도 대응할 수 있다.
도 1a 내지 도 1e는 액티브 매트릭스형의 발광 장치의 제조 공정을 나타내는 단면 도.
도 2a 내지 도 2d는 액티브 매트릭스형의 발광 장치의 제조 공정을 나타내는 단면도.
도 3은 화소 평면도를 도시한 도면.
도 4는 레이저빔 묘화장치를 도시한 도면.
도 5s 내지 도 5d는 발광 장치의 제조 공정을 도시한 도면.(실시형태2)
도 6a 내지 도 6d는 발광 장치의 제조 공정을 도시한 도면.(실시형태3)
도 7a 내지 도 7d는 발광 장치의 제조 공정을 도시한 도면.(실시형태4)
도 8은 채널 스톱형 ＴＦＴ를 나타내는 단면도.(실시형태5)
도 9는 순스태거형 ＴＦＴ를 나타내는 단면도.(실시형태6)
도 10은 본 발명의 발광 표시장치의 평면도.(실시형태1)
도 11은 본 발명의 발광 표시장치의 평면도.(실시예1)
도 12a 내지 도 12c는 발광 장치의 일례를 나타내는 단면도.(실시예2)
도 13a 내지 도 13f는 본 발명의 ＥＬ 표시 패널에 적용할 수 있는 화소의 구성을 설명하는 예시도.(실시예3)
도 14a 내지 도 14c는 발광 표시 모듈의 단면도이다.(실시예4)
도 15a 내지 도 15c는 표시 패널의 평면도 및 단면도이다.(실시예5)
도１６은 액적 토출장치를 나타내는 사시도.(실시예 7)
도１７a 내지 도 17e는 ＡＭ-ＬＣＤ의 제조 공정을 나타내는 단면도.(실시형태7)
도１８a 내지 도 18d는 ＡＭ-ＬＣＤ의 제조 공정을 나타내는 단면도.(실시형태7)
도 19는 화소 평면도를 도시한 도면.(실시형태7)
도２０a 내지 도 20d는 액정 표시장치의 제조 공정을 도시한 도면.(실시형태8)
도２１a 내지 도 21d는 액정 표시장치의 제조 공정을 도시한 도면.(실시형태9)
도２２a 내지 도 22d는 액정 표시장치의 제조 공정을 도시한 도면.(실시형태10)
도２３은 채널 스톱형 ＴＦＴ를 나타내는 단면도.(실시형태11)
도２４는 순스태거형 ＴＦＴ를 나타내는 단면도.(실시형태12)
도２５a 내지 도 25d는 액정 적하를 액적 토출법으로 행하는 사시도 및 단면도이다.(실시예6)
도２６a 내지 도 26d는 프로세스 평면도를 도시한 도면.(실시예6)
도２７a 및 도 27b는 접착장치 및 접착 공정을 나타내는 단면도.(실시예6)
도２８a 및 도 28b는 액정 모듈의 평면도.(실시예6)
도２９는 액티브 매트릭스형 액정 표시장치의 단면 구조도.(실시예6)
도 30은 구동회로를 나타내는 블록도.(실시예6)
도３１은 구동회로를 나타내는 회로도.(실시예6)
도３２는 구동회로를 나타내는 회로도.(실시예6)
도３３a 내지 도 33d는 전자기기의 일례를 도시한 도면.
본 발명의 실시형태에 대해서, 이하에서 설명한다.
실시형태1
도 1a 내지 도 2d는 채널에치형의 ＴＦＴ를 스위칭 소자로 하는 액티브 매트릭스형 발광 표시장치의 제조방법을 나타낸 것이다.
우선, 기판(10)위에 뒤에 형성하는 액적 토출법에 의한 기판(10)과 재료층과의 밀착성을 향상시키기 위한 하지층(11)을 형성한다. 하지층(11)은, 극히 얇게 형성하면 좋으므로, 반드시 층 구조를 가지고 있지 않아도 된다. 이 하지층(11)의 형성은 하지 전처리로 간주할 수도 있다. 스프레이법 또는 스퍼터링법에 의해 광촉매 물질(산화티탄(ＴｉＯx), 티탄산 스트론튬(ＳｒＴｉＯ3), 셀렌화 카드뮴(ＣｄＳｅ), 탄탈산 칼륨(ＫＴａＯ3), 황화 카드뮴(ＣｄＳ), 산화 지르코늄(ＺｒＯ2), 산화 니오브(Ｎｂ2O5), 산화 아연(ＺｎＯ), 산화 철(Ｆｅ2O3), 산화 텅스텐(ＷＯ3))을 전체면에 적하하는 처리한다. 이와 달리, 잉크젯법이나 졸겔법을 사용해서 유기 재료(폴리이미드, 아크릴, 또는, 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 수소, 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용한 도포 절연막)을 선택적으로 형성하는 처리를 행하면 된다.
여기에서는 기판 위에 도전성 재료를 토출할 경우에 밀착성을 좋게 하는 하지 전처리를 행하는 예를 나타내었다. 그러나, 본 발명이 이것에 특별하게 한정되지 않는다. 재료층(예를 들면 유기층, 무기층, 금속층), 또는, 토출된 도전성층 위에 다시 액적 토출법으로 다른 재료층(예를 들면 유기층, 무기층, 금속층)을 형성할 경우에 있어서, 재료층과 다른 재료층과의 밀착성 향상을 위한 ＴｉＯx 성막 처리를 행해도 된다. 즉, 액적 토출법으로 도전성 재료를 토출해서 묘화하는 경우, 그것의 상부 도전성 재료층와 하부 도전성 재료층의 계면에 하지 전처리를 끼워, 그것의 밀착성을 좋게 하는 것이 바람직하다.
또한 하지층(11)은, 광촉매 재료에 한정되지 않고, 3d 천이금속(Ｓｃ, Ｔｉ, Ｃｒ, Ｎｉ, V, Ｍｎ, Ｆｅ, Ｃｏ, Ｃｕ, Ｚｎ 등), 또는 그것의 산화물, 질화물, 산질화물을 사용할 수 있다.
또한, 기판(10)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 혹은 알루미노 실리케이트 유리 등, 퓨전법이나 플로트법으로 제조되는 무알칼리 유리 기판 이외에, 본 제조 공정의 처리 온도를 견디어낼 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다.
이어서, 액적 토출법, 대표적으로는 잉크젯법에 의해 도전막 재료액을 적하해서 도전막 패턴(12)을 형성한다(도1a). 도전막 재료액에 포함시키는 도전 재료로서는, 금(Ａｕ), 은(Ａｇ), 동(Ｃｕ), 백금(Ｐｔ), 팔라듐(Ｐｄ), 텅스텐(W), 니켈(Ｎｉ), 탄탈(Ｔａ), 비스무트(Ｂｉ), 납(Ｐｂ), 인듐(Ｉｎ), 주석(Ｓｎ), 아연(Ｚｎ), 티타늄(Ｔｉ), 혹은 알루미늄(Ａｌ), 이것들로 이루어진 합금, 이것들의 분산성 나노 입자, 또는 할로겐화 은의 미립자를 사용한다. 특히, 게이트 배선은, 저저항화하는 것이 바람직하다. 따라서, 비저항값을 고려하여, 금, 은, 동의 어느 한가지 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하다. 더욱 적합하게는, 저저항의 은, 동을 사용하면 된다. 단, 은, 동을 사용할 경우에는, 불순물 확산 방지 대책을 위해, 함께 배리어 막을 설치하면 된다. 용매는, 아세트산 부틸 등의 에스테르류, 이소프로필 알콜 등의 알콜류, 아세톤 등의 유기용제 등에 해 당한다. 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.
여기에서, 액적 토출장치의 일례를 도１６에 나타낸다.
도１６에 있어서, 1500은 대형 기판, 1504은 촬상수단, 1507은 스테이지, 1511은 마커, 1503은 1개의 패널이 형성되는 영역을 보이고 있다. 액적 토출장치는 1개의 패널의 폭과 같은 폭의 헤드(1505a, 1505b, 1505c)를 구비하고, 스테이지를 이동시켜서 이들 헤드를 주사, 예를 들면 지그재그 또는 왕복시켜서 적당하게, 재료층의 패턴을 형성한다. 대형 기판의 폭과 같은 폭의 헤드로 하는 것도 가능하지만, 도１６과 같이 1개의 패널 사이즈에 맞추는 쪽이 조작하기 쉽다. 또한 스루풋 향상을 위해서는, 스테이지를 움직인 채로 재료의 토출을 행하는 것이 바람직하다.
또한 헤드(1505a, 1505b, 1505c)나 스테이지(1507)에는 온도조절 기능을 갖게 하는 것이 바람직하다.
또한, 헤드(노즐 선단)와 대형 기판의 간격은 약 1mm로 한다. 이 간격을 짧게 함으로써 착탄 정밀도를 높일 수 있다.
도１６에 있어서, 주사 방향에 대하여 3열로 한 헤드(1505a, 1505b, 1505c)는 각각 다른 재료층을 형성하는 것을 가능하게 해도 좋고, 동일 재료를 토출해도 된다. 3개의 헤드로 동일 재료를 토출해서 층간 절연막을 패턴 형성할 경우에는 스루풋이 향상한다.
또한, 도１６에 나타내는 장치는, 헤드부를 고정하고, 기판(1500)을 이동시켜서 주사시키는 것도, 기판(1500)을 고정하고, 헤드부를 이동시켜서 주사시키는 것도 가능하다.
액적 토출수단의 각각의 헤드(1505a, 1505b, 1505c)는 제어 수단에 접속된다. 이들 헤드는 컴퓨터로 제어수단을 제어함으로써 미리 프로그래밍된 패턴을 묘화할 수 있다. 토출량은 인가하는 펄스 전압에 의해 제어한다. 묘화하는 타이밍은, 예를 들면 기판 위에 형성된 마커를 기준으로 행하면 된다. 또는, 기판의 테두리를 기준으로 해서 기준점을 확정시켜도 된다. 기준점을 ＣＣＤ 등의 촬상수단으로 검출하고, 화상처리수단에서 디지털 신호로 변환한 것을 컴퓨터로 인식해서 제어신호를 발생시킨다. 그후, 이 제어신호를 제어 수단에 보낸다. 물론, 기판 위에 형성되어야 할 패턴의 정보는 기억매체에 격납된다. 제어 수단에 제어신호를 보내, 액적 토출수단의 각각의 헤드를 개별적으로 제어할 수 있다.
이어서, 레이저광을 선택적으로 조사하여, 도전막 패턴의 일부를 노광시킨다(도 1b). 토출할 도전막 재료액에는, 미리 감광성 재료를 포함시켜 놓고, 조사하는 레이저광에 의해 화학반응시킨다. 여기에서 감광성 재료는, 조사하여 화학반응시킨 부분을 남기는 네가티브형으로 한 예를 나타내고 있다. 레이저광의 조사에 의해, 정확한 패턴 형상, 특히 미세한 폭의 배선을 얻을 수 있다.
여기에서, 레이저빔 묘화장치에 대해서, 도 4을 사용하여 설명한다. 레이저빔 묘화장치(401)는, 레이저빔을 조사할 때의 각종 제어를 실행하는 퍼스널 컴퓨터(이하, ＰＣ로 나타낸다)(402)과, 레이저빔을 출력하는 레이저 발진기(403)과, 레이저 발진기(403)의 전원(404)과, 레이저빔을 감쇠시키기 위한 광학계(ＮＤ 필터)(405)과, 레이저빔의 강도를 변조하기 위한 음향광학 변조기(ＡＯＭ)(406)과, 레이저빔의 단면의 확대 또는 축소를 행하기 위한 렌즈, 광로를 변경하기 위한 미러 등으로 구성되는 광학계(40)7, X 스테이지 및 Y 스테이지를 가지는 기판 이동 기구(409)과, ＰＣ로부터 출력되는 제어 데이터를 디지털 아날로그 변환하는 Ｄ/A 변환부(410)과, D/A 변환부에서 출력되는 아날로그 전압에 따라 음향광학 변조기(406)를 제어하는 드라이버(411)과, 기판 이동 기구(409)를 구동하기 위한 구동신호를 출력하는 드라이버(412)를 구비하고 있다.
레이저 발진기(403)로서는, 자외광, 가시광, 또는 적외광을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, ＫｒＦ, ＡｒＦ, ＫｒＦ, ＸｅＣｌ, Ｘｅ 등의 엑시머 레이저 발진기, Ｈｅ, Ｈｅ-Ｃｄ, Ａｒ, Ｈｅ-Ｎｅ, ＨＦ 등의 기체 레이저 발진기, ＹＡＧ, ＧｄＶＯ4, ＹＶＯ4, ＹＬＦ, ＹＡｌＯ3 등의 결정에 Ｃｒ, Ｎｄ, Ｅｒ, Ｈｏ, Ｃｅ, Ｃｏ, Ｔｉ 또는 Ｔｍ을 도프한 결정을 사용한 고체 레이저 발진기, ＧａＮ, ＧａＡｓ, ＧａＡｌＡｓ, ＩｎＧａＡｓＰ 등의 반도체 레이저 발진기를 사용할 수 있다. 또한, 고체 레이저 발진기에 있어서는, 기본파의 제 1 고조파 내지 제5고조파를 적용하는 것이 바람직하다.
레이저빔 직접 묘화장치를 사용한 감광재료의 감광 방법에 대해서 이하에서 서술한다. 또한, 여기에서 말하는 감광재료란, 도전막 패턴이 되는 도전막 재료(감광 재료를 포함한다)을 가리키고 있다.
기판(408)이 기판 이동 기구(409)에 장착되면, ＰＣ(402)는 도시되지 않은 카메라에 의해, 기판에 부착되어 있는 마커의 위치를 검출한다. 이어서, ＰＣ(402) 는, 검출된 마커의 위치 데이터와, 미리 입력되어 있는 묘화 패턴 데이터에 의거하여 기판 이동 기구(409)를 이동시키기 위한 이동 데이터를 생성한다. 이후, ＰＣ(402)가, 드라이버(411)를 통해 음향광학 변조기(406)의 출력 광량을 제어함으로써, 레이저 발진기(403)에서 출력된 레이저빔은, 광학계(405)에 의해 감쇠된 후, 음향광학 변조기(406)에 의해 소정의 광량에 되도록 광량이 제어된다. 한편, 음향광학 변조기(406)로부터 출력된 레이저빔은, 광학계(407)에서 광로 및 빔 형태를 변화시켜, 렌즈에서 집광된다. 그후, 레이저빔이 기판 위에 형성된 감광재료에 대하여 상기 빔을 조사하여, 감광재료를 감광한다. 이 때, ＰＣ(402)가 생성한 이동 데이터에 따라, 기판 이동 기구(409)를 X 방향 및 Y 방향으로 이동하는 것을 제어한다. 이 결과, 소정의 스폿에 레이저빔이 조사되어, 감광재료의 노광이 행해진다.
또한, 감광재료에 조사된 레이저광의 에너지의 일부는 열로 변환되어, 감광재료의 일부를 반응시킨다. 따라서, 패턴 폭은, 레이저빔의 폭보다 약간 커진다. 또한 단파장의 레이저광일수록, 빔 지름을 작게 집광하는 것이 가능하기 때문에, 미세한 폭의 패턴을 형성하기 위해서는, 단파장의 레이저빔을 조사하는 것이 바람직하다.
또한 레이저빔의 감광 재료 표면에서의 스폿 형상은, 점 형태, 원형, 타원형, 사각형, 또는 선 형태(엄밀하게는 가늘고 긴 장방형)가 되도록 광학계에서 가공되어 있다. 또한, 스폿 형상은 원형이여도 상관없다. 그러나, 레이저빔은 직선 형태로 하는 쪽이, 폭이 균일한 패턴을 형성할 수 있다.
또한 도 4에 나타낸 레이저빔 묘화장치는, 기판의 표면측에서 레이저광을 조 사해서 노광하는 예를 나타낸 것이다. 그러나, 광학계나 기판 이동 기구를 적당하게 변경하여, 기판의 이면측에서 레이저광을 조사해서 노광하는 레이저빔 묘화장치로 해도 된다.
또한, 여기에서는, 기판을 이동해서 선택적으로 레이저빔을 조사하고 있다. 그러나, 본 발명은 이것에 한정되지 않는다. 레이저빔을 X-Y축 방향으로 주사해서 레이저빔을 조사할 수 있다. 이 경우, 광학계(407)에 폴리곤 미러나 갈바노 미러를 사용하는 것이 바람직하다.
이어서, 에쳔트(또는 현상액)을 사용해서 현상을 행하여, 여분의 부분을 제거하고, 본 소성을 행해서 게이트 전극 또는 게이트 배선이 되는 금속 배선(15)을 형성한다(도 1c).
또한, 금속 배선(15)과 동일하게 단자부에 이르는 배선(40)도 형성한다. 또한, 여기에서는 도면에는 나타내지 않았지만, 발광소자에 전류를 공급하기 위한 전원선도 형성해도 된다. 또한 저장용량을 형성하기 위한 용량 전극 또는 용량 배선도 필요하면 형성한다.
또한, 포지티브형의 감광성 재료를 사용할 경우에는, 제거하고 싶은 부분에 레이저 조사를 행해서 화학반응시켜, 그 부분을 에쳔트로 용해시키면 된다.
또한 도전막 재료액을 적하한 후, 실온 건조 또는 가소성을 행하고 나서 레이저광의 조사에 의한 노광을 행해도 된다.
이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막(18), 반도체막(19), ｎ형의 반도체막(20)을 순차 성막한다.
게이트 절연막(18)으로서는, 플라즈마 CVD법에 의해 얻어지는 산화 규소, 질화 규소, 또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 또한 게이트 절연막(18)을 실록산계 폴리머를 사용한 액적 토출법에 의해 토출하고, 소성해서 알킬기를 포함하는 ＳｉＯx막으로 해도 된다.
반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법이나 열 ＣＶＤ법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.
아모퍼스 반도체막으로서는, ＳｉＨ4, 혹은 ＳｉＨ4과 H2의 혼합 기체를 사용한 플라즈마 ＣＶＤ법에 의해 얻어지는 아모퍼스 실리콘 막을 사용할 수 있다. 또한 세미아모퍼스 반도체막으로서는, ＳｉＨ4을 H2로 3배 내지 1000배로 희석한 혼합 기체, Ｓｉ2H6과 ＧｅＦ4의 가스 유량비를 20 내지 40:0.9(Ｓｉ2H6:ＧｅＦ4)로 희석한 혼합 기체, 또는 Ｓｉ2H6과 F2의 혼합 기체, 또는 ＳｉＨ4과 F2의 혼합 기체를 사용한 플라즈마 ＣＶＤ법에 의해 얻어지는 세미아모퍼스 실리콘 막을 사용할 수 있다. 또한, 세미아모퍼스 반도체막은, 세미아모퍼스 반도체막과 하지와의 계면에 의해 결정성을 갖게 할 수 있기 때문에 바람직하다.
또한 ＳｉＨ4과 F2의 혼합 기체를 사용한 플라즈마 ＣＶＤ법에 의해 얻어지는 세미아모퍼스 실리콘 막에 레이저광을 조사하여, 더욱 더 결정성을 향상시켜도 된다.
n형의 반도체막은, 실란 가스와 포스핀 가스를 사용한 플라즈마 ＣＶＤ법으로 형성하면 되고, 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성할 수 있다. ｎ형의 반도체막(20)을 설치하면, 반도체막과 전극(나중의 공정에서 형성되는 전극)과의 콘택 저항이 낮아져 바람직하지만, ｎ형의 반도체막(20)은 필요에 따라서 설치하면 된다.
이어서, 마스크(21)를 설치하고, 반도체막과, ｎ형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막(19), ｎ형의 반도체막(20)을 얻는다(도 1d). 마스크(21)의 형성 방법은, 액적 토출법이나 인쇄법(철판, 평판, 요판, 스크린 등)을 사용해서 형성한다. 직접, 원하는 마스크 패턴을 액적 토출법이나 인쇄법으로 형성해도 된다. 이와 달리, 고선명도로 형성하기 위해서 액적 토출법이나 인쇄법으로 커다란 레지스트 패턴을 형성한 후, 레이저광을 사용해서 선택적으로 노광을 행해서 세밀한 레지스트 패턴을 형성해도 된다.
도 4에 나타내는 레이저빔 묘화장치를 사용하면, 레지스트의 노광도 행할 수도 있다. 그 경우, 감광재료를 레지스트로 하여 레이저광에 의해 노광을 행해서 레지스트 마스크(21)를 형성하면 된다.
이어서, 마스크(21)를 제거한 후, 마스크(미도시)을 설치하고 게이트 절연막을 선택적으로 에칭해서 콘택홀을 형성한다. 또한 단자부에 있어서는 게이트 절연막을 제거한다. 마스크의 형성 방법은, 일반적인 포트리소그래피 기술, 또는, 액적 토출방법에 의한 레지스트 패턴 형성, 또는, 전체면에 포지티브형의 레지스트 도포를 행한 후, 레이저광에 의한 노광, 현상을 행하는 레지스트 패턴 형성이어도 된 다. 액티브 매트릭스형의 발광 장치에 있어서는 하나의 화소에 복수의 ＴＦＴ가 배치되어, 게이트 전극과 게이트 절연막을 거쳐서 상층의 배선과의 접속 개소를 가진다.
이어서, 액적 토출법에 의해 도전성 재료(Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등)을 포함하는 조성물을 선택적으로 토출하여, 소스 배선 또는 드레인 배선(22, 23), 및 인출 전극(17)을 형성한다. 또한, 마찬가지로, 발광소자에 전류를 공급하기 위한 전원선과, 단자부에 있어서 접속 배선(미도시)도 형성한다(도 1e)).
이어서, 소스 배선 또는 드레인 배선(22, 23)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도2a의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(24), 소스 영역(26), 드레인 영역(25)을 구비한 채널에치형의 ＴＦＴ가 완성된다.
이어서, 채널 형성 영역(24)을 불순물 오염으로 막기 위한 보호막(27)을 형성한다(도 2b). 보호막(27)으로서는, 스퍼터링법, 또는 플라즈마 ＣＶＤ법에 의해 얻어지는 질화규소, 또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 여기에서는 보호막을 형성한 예를 나타내었지만, 보호막은 특별히 필요하지 않으면 설치할 필요는 없다.
이어서, 액적 토출법에 의해 층간 절연막(28)을 선택적으로 형성한다. 층간 절연막(28)은, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한 벤조시클로부텐, 파릴 렌, 플레어(flare), 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모 폴리머와 수용성 공중합체를 포함하는 조성물 재료 등을 사용해서 액적 토출법으로 형성한다. 층간 절연막(28)의 형성 방법은, 특별히 액적 토출법에 한정되지 않는다. 도포법이나 플라즈마 ＣＶＤ법 등을 사용해서 전체면에 층간 절연막(28)을 형성해도 된다.
이어서, 층간 절연막(28)을 마스크로 하여 보호막을 에칭하여, 소스 배선 또는 드레인 배선(22, 23) 상의 일부가 도전성 부재로 이루어진 볼록부(필러)(29)을 형성한다. 볼록부(필러)(29)는, 도전성 재료(Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등)을 포함하는 조성물의 토출과 소성을 반복함으로써 적층해도 된다.
이어서, 층간 절연막(28) 위에 볼록부(필러)(29)와 접하는 제 1 전극(30)을 형성한다(도 2c). 또한, 마찬가지로 배선(40)과 접하는 단자 전극(41)도 형성한다. 여기에서는 구동용의 ＴＦＴ는 n채널형으로 한 예이므로 제 1 전극(30)은 음극으로서 기능시키는 것이 바람직하다. 발광을 통과시킬 경우, 제 1 전극(30)으로서는, 액적 토출법 또는 인쇄법에 의해 인듐 주석 산화물(ＩＴＯ), 산화 규소를 포함하는 인듐 주석 산화물(ＩＴＳＯ), 산화 아연(ＺｎＯ), 산화 주석(ＳｎＯ2) 등을 포함하는 조성물로 이루어진 소정의 패턴을 형성하고, 소성해서 제 1 전극(30) 및 단자 전극(41)을 형성한다. 또한 발광을 제 1 전극에서 반사시킬 경우, 액적 토출법에 의해 Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물로 이루어진 소정의 패턴을 형성하고, 소성해서 제 1 전극(30) 및 단자 전극(41)을 형성한다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막, 혹은 광반사성의 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하고, 에칭을 조합해서 제 1 전극(30)을 형성해도 된다.
도 2c의 단계에서의 화소의 평면도의 일례를 도 3에 나타낸다. 도 3 중에 있어서, A-A'선에 따른 단면이 도 2c 중의 화소부 오른쪽의 단면도와 대응하고, B-B'선에 따른 단면이 도 2c 중의 화소부 좌측의 단면도와 대응하고 있다. 또한, 도 3 중에 있어서, 도 1a 내지 도 2d에 대응하는 부위에는 동일한 부호를 사용하고 있다. 또한 도 3에 있어서, 나중에 형성되는 격벽(34)의 단부가 되는 개소는 점선으로 나타내고 있다.
또한 여기에서는 보호막(27)을 설치한 예로 하였기 때문에, 층간 절연막(28)과 볼록부(필러)(29)를 각각 형성한다. 보호막을 설치하지 않을 경우, 층간 절연막(28)과 볼록부(필러)(29)를 액적 토출법에 의해 같은 장치에서 형성할 수도 있다.
이어서, 제 1 전극(30)의 주연부를 덮는 격벽(34)을 형성한다. 격벽(제방이라고도 한다)(34)은, 규소를 포함하는 재료, 유기 재료 및 화합물 재료를 사용해서 형성한다. 또한 다공질막을 사용해서 격벽(340을 형성해도 된다. 단, 격벽(34)을 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성하면, 격벽(34)의 측면은 곡률반경이 연속적으로 변화하는 형상이 되고, 격벽(34)의 상층의 박막이 단절이 없이 형성되기 때문에 바람직하다.
이상의 공정에 의해, 기판(10) 위에 보텀 게이트형(역스태거형이라고도 한 다)의 ＴＦＴ 및 제 1 전극이 형성된 발광 표시 패널용의 ＴＦＴ 기판이 완성된다.
이어서, 전계발광층으로서 기능하는 층, 즉, 유기 화합물을 포함하는 층(36)의 형성을 행한다. 유기 화합물을 포함하는 층(36)은, 적층 구조이며, 각각 증착법 또는 도포법을 사용해서 형성한다. 예를 들면 음극 위에 전자수송층(전자주입층), 발광층, 정공수송층 및 정공주입층으로 순차 적층한다.
전자수송층은, 전하 주입 수송 물질을 포함하고 있다. 특히 전자 수송성이 높은 전하 주입 수송 물질로서는, 예를 들면 트리스(8-퀴놀리노라토) 알루미늄(약칭: Ａｌｑ3), 트리스(5-메틸-8-퀴놀리노라토) 알루미늄(약칭: Ａｌｍｑ3), 비스(10-히드록시벤조[h]-퀴놀리나토) 베릴륨(약칭:ＢｅＢｑ2), 비스(2-메틸-8-퀴놀리노라토)-4-페닐페놀라토-알루미늄(약칭: ＢＡｌｑ) 등, 퀴놀린 골격 또는 벤조 퀴놀린 골격을 가지는 금속 착체 등을 들 수 있다. 또한 정공 수송성이 높은 물질로서는, 예를 들면 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(약칭:α-ＮＰＤ)이나 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐(약칭:ＴＰＤ)이나 4,4',4"-트리스(N,N-디페닐-아미노)-트리페닐아민(약칭: ＴＤＡＴＡ), 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(약칭: ＭＴＤＡＴＡ) 등의 방향족 아민계(즉, 벤젠 고리-질소의 결합을 가진다)의 화합물을 들 수 있다.
또한 전하 주입 수송 물질 중, 특히 전자 주입성이 높은 물질로서는, 불화 리튬(ＬｉＦ), 불화 세슘(ＣｓＦ), 불화 칼슘(ＣａＦ2) 등과 같은 알카리 금속 또는 알칼리 토류 금속의 화합물을 들 수 있다. 또한 이밖에, Ａｌｑ3와 같은 전자 수송이 높은 물질과 마그네슘(Ｍｇ)과 같은 알칼리 토류 금속의 혼합물이어도 된다.
또한 발광층은, 유기 화합물 또는 무기 화합물을 포함하는 전하 주입 수송 물질 및 발광 재료로 형성한다. 발광층은, 그것의 분자수로부터 저분자계 유기 화합물, 중분자계 유기 화합물(승화성 또는 용해성을 갖지 않는 유기 화합물(바람직하게는 분자수가 10 이하), 또는 연쇄하는 분자의 길이가 5㎛ 이하(바람직하게는, 50nm 이하)인 유기 화합물을 가리켜서 말한다), 고분자계 유기 화합물로부터 선택된 1종 또는 복수종의 층을 포함하고, 전자 주입 수송성 또는 정공 주입 수송성의 무기 화합물과 조합해도 된다.
발광 재료에는 여러가지 재료가 있다. 저분자계 유기 발광 재료로는, 4-디시아노메틸렌-2-메틸-6-(1,1,7,7-테트라메틸쥬로리딜-9-에닐)-4H-피란(약칭: ＤＣＪＴ), 4-디시아노메틸렌-2-t-부틸-6-(1,1,7,7-테트라메틸쥬로리딜-9-에닐)-4H-피란(약칭: ＤＰＡ), 페리후란텐, 2,5-디시아노-1,4-비스(10-메톡시-1,1,7,7-테트라메틸쥬로리딜-9-에닐)벤젠, N,N'-디메틸퀴나클리돈(약칭: ＤＭＱｄ), 쿠말린 6, 쿠말린 545T, 트리스(8-퀴놀리노라토) 알루미늄(약칭:Ａｌｑ3), 9,9'-비안트릴, 9,10-디페닐안트라센(약칭: ＤＰＡ)이나 9,10-비스(2-나프틸)안트라센(약칭: ＤＮＡ) 등을 사용할 수 있다. 또한 이밖의 물질이어도 된다.
고분자계 유기 발광 재료는 저분자계 유기 발광 재료에 비해 물리적 강도가 높다. 따라서, 고분자계 유기 발광 재료에 의해 형성된 발광소자의 내구성이 높다. 또한, 고분자계 우기 발광 재료를 사용한 발광소자는 도포에 의해 성막하는 것이 가능하므로, 소자의 제조가 비교적 용이하다. 고분자계 유기 발광 재료를 사용한 발광소자의 구조는, 저분자계 유기 발광 재료를 사용했을 때와 기본적으로는 동일한데, 즉 음극/유기 발광층/양극이 된다. 그러나, 고분자계 유기 발광 재료를 사용한 발광층을 형성할 때에는, 저분자계 유기 발광 재료를 사용했을 때와 같은 적층 구조를 형성시키는 것은 어렵다. 따라서, 고분자계 유기 발광 재료를 사용한 발광소자는 2층 구조. 구체적으로는, 음극/발광층/정공수송층/양극이라고 하는 구조를 갖도록 형성된다.
발광색은 발광층을 형성하는 재료로 결정된다. 따라서, 발고아층을 형성하는 재료를 선택함으로써 원하는 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계발광 재료는, 폴리파라페닐렌 비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계 재료를 들 수 있다.
폴리파라페닐렌비닐렌계 재료에는, 폴리(파라페닐렌비닐렌)[ＰＰＶ]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[ＲＯ-ＰＰＶ], 폴리 (2-(2'-에틸-헥스옥시)-5-메톡시-1,4-페닐렌비닐렌) [ＭＥＨ-ＰＰＶ], 폴리 (2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ＲＯＰｈ-ＰＰＶ] 등을 들 수 있다. 폴리파라페닐렌계에는, 폴리파라페닐렌[ＰＰＰ]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[ＲＯ-ＰＰＰ], 폴리(2,5-디헥스옥시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계에는, 폴리티오펜[ＰＴ]의 유도체, 폴리(3-알킬티오펜)[ＰＡＴ], 폴리(3-헥실티오펜)[ＰＨＴ], 폴리(3-시클로헥실티오펜)[ＰＣＨＴ], 폴리(3-시클로헥실-4-메틸티오펜)[ＰＣＨＭＴ ], 폴리(3,4-디시클로헥실티오펜)[ＰＤＣＨＴ], 폴리[3-(4-옥틸페닐)-티오펜][ＰＯＰＴ], 폴리[3-(4-옥틸 페닐)-2,2비티오펜][ＰＴＯＰＴ] 등을 들 수 있다. 폴리플루오렌계에는, 폴리플루오렌[ＰＦ]의 유도체, 폴리(9,9-디알킬플루오렌)[ＰＤＡＦ], 폴리(9,9-디옥틸플루오렌)[ＰＤＯＦ] 등을 들 수 있다.
또한, 정공 수송성의 고분자계 유기 발광 재료를, 양극과 발광성의 고분자계 유기 발광 재료 사이에 끼워서 형성하면, 양극으로부터의 정공 주입성을 향상시킬 수 있다. 일반적으로, 장공 수송성을 갖는 고분자계의 유기 발광 재료를 억셉터 재료와 함께 물에 용해시킨 것을 스핀 코트법 등으로 도포한다. 또한 유기용매에는 정공 수송성을 갖는 고분자계 유기 발광재료가 불용이기 때문에, 전술한 발광성의 유기 발광 재료와의 적층이 가능하다. 정공 수송성의 고분자계 유기 발광 재료로서는, ＰＥＤＯＴ와 억셉터 재료로서의 장뇌술폰산(camphoric sulfonic acid: ＣＳＡ)의 혼합물, 폴리아닐린[ＰＡＮＩ]과 억셉터 재료로서의 폴리스티렌술폰산[ＰＳＳ]의 혼합물 등을 들 수 있다.
더욱이, 발광층은, 전술한 일중항 여기 발광 재료 이외에, 금속 착체 등을 포함하는 삼중항 여기재료를 사용해도 된다. 예를 들면 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소 중에서, 휘도 반감 시간이 비교적 짧은 적색의 발광성의 화소를 삼중항 여기 발광 재료로 형성하고, 기타를 일중항 여기 발광 재료로 형성한다. 삼중항 여기발광 재료는 발광 효율이 좋으므로, 같은 휘도를 얻는데에 일중항 여기 발광재료에 비해 소비 전력이 적어도 된다고 하는 하는 특징이 있다. 즉, 삼중항 여기 발광재료를 적색 화소에 적용했을 경우, 발광소자에 흘려보내는 전류량이 적어서 되므로, 신뢰성을 향상시킬 수 있다. 저소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 삼중항 여기 발광 재료로 형성하고, 청색의 발광성의 화소를 일중항 여기 발광 재료로 형성해도 된다. 인간의 시감도가 높은 녹색의 발광소자도 삼중항 여기 발광 재료로 형성함으로써 보다 저소비 전력화를 꾀할 수 있다.
삼중항 여기 발광 재료의 일례로서는, 금속 착체를 도펀트로서 사용한 것이 있으며, 제 3 천이 계열 원소인 백금을 중심 금속으로 하는 금속 착체, 이리듐을 중심 금속이라고 하는 금속 착체 등이 알려져 있다. 삼중항 여기 발광 재료로서는, 이들 화합물에 한정되지 않는다. 상기 구조를 가지고, 또한 중심 금속에 주기율표의 8 내지 10족에게 속하는 원소를 가지는 화합물을 사용하는 것도 가능하다.
또한 정공수송층은, 전하 주입 수송 물질을 포함하고 있다. 정공 주입성이 높은 물질로서는, 예를 들면 몰리브덴 산화물(ＭｏＯｘ)이나 바나듐 산화물(ＶＯｘ), 루테늄 산화물(ＲｕＯｘ), 텅스텐산화물(ＷＯｘ), 망간산화물(ＭｎＯｘ) 등의 금속 산화물을 들 수 있다. 또한 이밖에, 프탈로시아닌(약칭: H2Ｐｃ)이나 동 프탈로시아닌(ＣｕＰＣ) 등의 프탈로시아닌계의 화합물을 들 수 있다.
또한, 유기 화합물을 포함하는 층(36)의 형성전에, 산소 분위기 중에서의 플라즈마 처리나 진공 분위기 하에서의 가열처리를 행하면 된다. 증착법을 사용할 경우, 미리, 저항가열에 의해 유기 화합물은 기화되고 있고, 증착시에 셔터가 열리는 것에 의해 유기 화합??이 기판의 방향으로 비산한다. 기화된 유기 화합물은, 위쪽으로 비산하여, 메탈 마스크에 설치된 개구부를 통해 기판에 증착된다. 또한 풀칼 라화하기 위해서는, 발광색(R, G, B)마다 마스크의 얼라인먼트를 행하면 된다.
발광층은, 발광 파장대가 다른 발광층을 화소마다 형성하여, 풀칼라 표시를 행하는 구성으로 하면 된다. 전형적으로는, R(빨강), G(초록), B(파랑)의 각 색에 대응한 발광층을 형성한다. 이 경우에, 화소의 광 방사측에 그것의 발광 파장대의 빛을 투과하는 필터(착색층)을 설치한 구성으로 함으로써, 색순도의 향상이나, 화소부의 경면화(반사)의 방지를 꾀할 수 있다. 필터(착색층)를 설치함으로써, 종래 필요한 것으로 되어 있었던 원편광판 등을 생략하는 것이 가능해 지고, 발광층으로부터 방사되는 빛의 손실을 없앨 수 있다. 더욱이, 경사 방향으로부터 화소부(표시 화면)을 보았을 경우에 발생하는 색조의 변화를 저감할 수 있다.
또한 패터닝을 행하지 않고, 유기 화합물을 포함하는 층(36)으로서 단색의 발광을 나타내는 재료를 사용하고, 칼라 필터나 색 변환층을 조합함으로써 풀칼라 표시를 행할 수 있다. 예를 들면, 백색 또는 오렌지색의 발광을 나타내는 전계발광층을 형성할 경우, 화소의 광방사측에 칼라 필터, 또는 색 변환층, 칼라 필터와 색 변환층을 조합한 것을 별도 설치함으로써 풀칼라 표시를 할 수 있다. 칼라 필터나 색 변환층은, 예를 들면 제 2 기판(밀봉기판)에 형성하고, 다른 기판에 부착하면 된다. 또한, 상기한 바와 같이, 단색의 발광을 나타내는 재료, 칼라 필터, 및 색 변환층의 어느 것도 액적 토출법에 의해 형성할 수 있다.
백색으로 발광하는 발광층을 형성하기 위해서는, 예를 들면 Ａｌｑ3, 부분적으로 적색 발광 색소인 나일레드(Nile red)를 도프한 Ａｌｑ3, Ａｌｑ3, p-ＥｔＴＡ Ｚ, ＴＰＤ(방향족 디아민)을 증착법에 의해 순차 적층함으로써 백색을 얻을 수 있다. 또한 스핀 코트를 사용한 도포법에 의해 발광층을 형성할 경우에는, 도포한 후, 진공가열로 소성하는 것이 바람직하다. 예를 들면 정공주입층으로서 작용하는 폴리(에틸렌디옥시티오펜)/폴리(스티렌술폰산) 용액(ＰＥＤＯＴ/ＰＳＳ)을 전체면에 도포, 소성하고, 그 후에 발광층으로서 작용하는 색소 (1,1,4,4-테트라페닐-1,3-부티디엔(ＴＰＢ), 4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노-스티릴)-4H-피란(ＤＣＭ1), 나일레드, 쿠말린 6 등)를 도프한 폴리비닐카바졸(ＰＶＫ) 용액을 전체면에 도포, 소성하면 된다.
발광층은 전술한 것과 같은 다층 이외에 단층으로 형성할 수도 있다. 이 예에서는, 홀 수송성의 폴리비닐카바졸(ＰＶＫ)에 전자수송성의 1,3,4-옥사디아졸 유도체(ＰＢＤ)을 분산시켜 발광층을 형성하기도 된다. 또한 30ｗｔ%의 ＰＢＤ를 전자 수송제로서 분산하고, 4종류의 색소(ＴＰＢ, 쿠말린 6, ＤＣＭ1, 나일레드)을 적당량 분산함으로써 백색 발광이 얻어진다.
이상에서 든 유기 화합물을 포함하는 층을 형성하는 물질은 일례이다. 정공 주입 수송층, 정공 수송층, 전자 주입 수송층, 전자 수송층, 발광층, 전자 블록층, 정공 블록층 등의 기능성의 각 층을 적당하게 적층함으로써 발광소자를 형성할 수 있다. 또한 이들 각 층을 합친 혼합층 또는 혼합 접합을 형성해도 된다. 발광층의 층 구조는 변화할 수 있는 것이다. 따라서, 특정한 전자주입 영역이나 발광 영역을 구비하지 않고 있는 대신에, 오로지 이 목적용의 전극을 구비하거나, 발광성의 재료를 분산시켜 구비하거나 하는 변형은, 본 발명의 취지를 일탈하지 않는 범위에서 허용될 수 있는 것이다.
물론 단색 발광의 표시를 행해도 된다. 예를 들면 단색 발광을 사용해서 에어리어 칼라 타입의 발광 표시장치를 형성해도 된다. 에어리어 칼라 타입은, 패시브 매트릭스형의 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.
이어서, 제 2 전극(37)을 형성한다. 발광소자의 양극으로서 기능하는 제 2 전극(37)은 빛을 투과하는 투명 도전막을 사용해서 형성하고, 예를 들면 ＩＴＯ, ＩＴＳＯ 이외에, 산화인듐에 2 내지 20%의 산화아연(ＺｎＯ)을 혼합한 투명 도전막을 사용한다. 발광소자는, 유기 화합물을 포함하는 층(36)을 제 1 전극과 제 2 전극 사이에 끼운 구성으로 되어 있다. 또한, 제 1 전극 및 제 2 전극은 일함수를 고려해서 재료를 선택할 필요가 있다. 제 1 전극 또는 제 2 전극은, 화소 구성에 의해 모두 양극, 또는 음극이 될 수 있다.
상기와 같은 재료로 형성한 발광소자는, 순방향으로 바이어스함으로써 발광한다. 발광소자를 사용해서 형성하는 표시장치의 화소는, 단순 매트릭스 방식, 혹은 액티브 매트릭스 방식으로 구동할 수 있다. 어떻든간에, 각각의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가해서 발광시키게 된다. 또한, 어떤 일정 기간은 각각의 화소가 비발광 상태가 되고 있다. 이 비발광 시간에 역방향의 바이어스를 인가함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동조건하에서 발광강도가 저하하는 열화나, 화소 내에서 비발광 영역이 확대해서 겉으로 보기에 휘도가 저하하는 열화 모드가 있다. 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 행함으로써 열화의 진행을 늦게 할 수 있어, 발광 장치의 신뢰성을 향상시킬 수 있다.
또한 제 2 전극(37)의 저저항화를 꾀하기 위해서, 발광 영역으로승,l 역할을 하지 않는 제 2 전극의 부분 위에 보조 전극을 형성해도 된다.
또한 제 2 전극(37)을 보호하는 보호층을 형성해도 된다. 예를 들면 규소로 이루어진 원반형의 타겟을 사용하여, 성막실 분위기를 질소 분위기 또는 질소와 아르곤을 포함하는 분위기로 함으로써 질화규소막으로 이루어진 보호막을 형성할 수 있다. 또한 탄소를 주성분으로 하는 박막(DLC막, ＣＮ막, 아모퍼스 카본막)을 보호막으로서 형성해도 되며, 이와 달리, ＣＶＤ법을 사용한 성막실을 설치해도 된다. 다이아몬드 라이크 카본막(DLC막이라고도 불린다)은, 플라즈마 CVD법(대표적으로는, ＲＦ 플라즈마 CVD법, 마이크로파 ＣＶＤ법, 전자 사이클로트론 공명(ＥＣＲ) ＣＶＤ법, 열 필라멘트 ＣＶＤ법 등), 연소 불꽃법, 스퍼터링법, 이온빔 증착법, 레이저 증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스는, 수소 가스와, 탄화수소계의 가스(예를 들면 ＣＨ4, C2H2, C6H6 등)를 사용한다. 이들 반응 가스는 글로우 방전에 의해 이온화하여, 음의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜서 성막한다. 또한 ＣＮ막은 반응 가스로서 C2H4가스와 N2 가스를 사용해서 형성하면 된다. 또한, DLC막이나 ＣＮ막은, 가시광선에 대하여 투명 혹은 반투명한 절연막이다. "가시광선에 대하여 투명"이란 가시광선의 투과율이 80 내지 100%인 것을 가리킨다. "가시광선에 대하여 반투명"이란 가시광선의 투과율이 50 내지 80%인 것을 가리킨다. 또한, 이 보호막은, 필요가 없으면 특별히 설치하지 않 더라도 된다.
이어서, 밀봉기판(35)을 씰재(미도시)로 부착시켜 발광소자를 봉지한다. 또한, 씰재로 둘러싸여진 영역에는 투명한 충전재(38)를 충전한다. 충전재(38)로서는 특별히 한정되지 않는다. 투광성을 갖는 한 어떤 재료도 사용가능하다. 대표적으로는 자외선 경화 또는 열경화의 에폭시 수지를 사용하면 된다. 여기에서는 굴절률 1.50, 점도 500ｃｐｓ, 쇼어 D 경도 90, 텐슬 강도 3000ｐｓｉ, Ｔｇ점 150℃, 체적저항 1×1015Ω·ｃｍ, 내전압 450V/ｍｉｌ인 고내열의 ＵＶ 에폭시 수지(일렉트로라이트사제: 2500Clear)을 사용한다. 또한 충전재(38)를 한 쌍의 기판 사이에 충전함으로써, 전체의 투과율을 향상시킬 수 있다.
마지막으로, ＦＰＣ(46)를 이방성 도전막(45)에 의하여 공지의 방법으로 단자 전극(41)과 붙인다(도 2d).
이상의 공정에 의해, 액티브 매트릭스형 발광 장치를 제조할 수 있다.
도10은 ＥＬ 표시 패널 구성의 일례를 나타내는 평면도이다. 도10은, 주사선 및 신호선에 입력하는 신호를, 외부 부착된 구동회로에 의해 제어하는 발광 표시 패널의 구성을 보이고 있다. 절연 표면을 가지는 기판(700) 위에 화소(702)를 매트릭스 형태로 배열시킨 화소부(701), 주사선측 입력 단자(703), 신호선측 입력 단자(704)가 형성되어 있다. 화소수는 여러 가지 규격에 따라서 설치하면 되며, ＸＧＡ이면 1024×768×3(ＲＧＢ), ＵＸＧＡ이면 1600×1200×3(ＲＧＢ), 풀 스펙 하이비젼에 대응시키는 것이라면 1920×1080×3(ＲＧＢ)으로 하면 된다.
화소(702)는, 주사선측 입력 단자(703)로부터 연장되는 주사선과, 신호선측 입력 단자(704)로부터 연장되는 신호선이 교차함으로써 매트릭스 모양으로 설치된다. 화소(702)의 각각은, 스위칭 소자와 그것에 접속되는 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 일례는 박막 트랜지스터(ＴＦＴ)이다. ＴＦＴ의 게이트 전극측이 주사선과, 소스 혹은 드레인측이 신호선과 접속됨으로써, 각각의 화소를 외부에서 입력하는 신호에 의해 독립적으로 제어 가능하게 하고 있다.
또한, 제 1 전극을 투명재료, 제 2 전극을 금속 재료로 형성하면, 기판(10)을 통과시켜서 빛을 추출하는 구조, 즉 보텀 이미션형이 된다. 또한 제 1 전극을 금속 재료, 제 2 전극을 투명재료로 형성하면, 밀봉기판(35)을 통과시켜서 빛을 추출하는 구조, 즉 톱 이미션형이 된다. 또한 제 1 전극 및 제 2 전극을 투명재료로 형성하면, 기판(10)과 밀봉기판(35)의 양쪽을 통과시켜서 빛을 추출하는 구조로 할 수 있다. 본 발명은, 적절히, 어느쪽인가 한가지의 구조로 하면 된다.
이상 나타낸 것과 같이, 본 실시형태에서는, 액적 토출법을 사용한 도전막 패턴에 대하여 레이저광으로 노광하고, 현상함으로써 미세한 패턴을 실현하고 있다. 또한 액적 토출법을 사용해서 기판 위에 직접적으로 각종의 패턴을 형성함으로써, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, ＥＬ 표시 패널의 제조를 용이한 것으로 할 수 있다.
또한 본 실시형태에서는, 스핀 코트를 행하지 않고, 포토마스크를 이용한 광 노광공정을 최대한 행하지 않는 공정을 나타내었다. 그러나, 본 발명은 이것에 특별히 한정되지 않고, 일부의 패터닝을 포토마스크를 이용한 광 노광공정에 의해 행해도 된다.
실시형태2
실시형태 1에서는, 게이트 배선을 레이저 빔 묘화 장치로 노광한 예를 나타내었다. 여기에서는 소스 배선이나 드레인 배선의 형성에 레이저 빔 묘화장치를 사용하는 공정예를 도 5에 나타낸다.
또한, 실시형태 1과는 공정이 일부 다른 것 뿐이므로, 동일 공정의 설명은 간략화를 위해 생략한다.
우선, 실시형태 1과 마찬가지로 반도체막의 패터닝 공정까지를 행한다. 이어서, 액적 토출법에 의해 도전막 패턴(220)을 형성한다(도5a). 도전막 패턴(220)에는 포지티브형의 감광성 재료를 포함시켜 놓는다.
이어서, 도 4에 나타내는 장치를 사용해서 레이저광으로 도전막 패턴(220)을 선택적으로 노광한다(도 5b). 이 때, 레이저광 조사한 부분(221)은 화학반응을 일으킨다.
이어서, 현상을 행해서 레이저광 조사한 부분(221)을 제거해서 소스 배선 또는 드레인 배선(222, 223)을 형성한다(도 5c).
이렇게 해서 형성된 소스 배선 또는 드레인 배선(222, 223)의 간격은, 레이저광의 조사에 의해 결정되기 때문에, 실시자가 자유롭게 설정 할 수 있다. 소스 배선 또는 드레인 배선(222, 223)의 간격은, 채널 형성 영역의 길이(L)를 결정하기 때문에, 자유롭게 설정하는 것은 유용하다.
이어서, 소스 배선 또는 드레인 배선(222, 223)을 마스크로 하여 ｎ형의 반 도체막, 및 반도체막의 상층부를 에칭하여, 도 5d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(224), 소스 영역(226), 드레인 영역(225)을 구비한 채널에치형의 ＴＦＴ가 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.
액적 토출법을 사용해서 소스 배선 또는 드레인 배선을 형성하는 경우, 액체의 떨어짐 등의 마진을 고려하면, 소스 배선과 드레인 배선을 어느 정도 간격을 확보하지 않으면 안된다. 따라서, 채널 형성 영역의 길이(L)을 짧게 하는 것이 곤란했다. 본 실시형태에서 도시한 바와 같이 레이저광으로 노광하면, 채널 형성 영역의 길이(L)을 짧게 하는, 예를 들면 10㎛ 이하로 하는 것을 실현할 수 있다.
또한 본 실시형태는 실시형태 1과 자유롭게 조합할 수 있다.
실시형태3
또한 다른 공정예를 도 6a 내지 도 6d에 나타낸다. 도 6a 내지 도 6d에서는, 게이트 절연막(260)으로서 평탄화막을 사용한 예를 나타내고 있다. 그 밖의 부분은 실시형태 2와 동일하다.
여기에서는, 게이트 전극을 형성한 후, 스퍼터링법, ＣＶＤ법으로 얻어지는 막에 실시하는 평탄화 처리, 또는 도포법에 의해 표면이 평탄한 게이트 절연막(260)을 형성하고 있다. 또한, 평탄화 처리는, 대표적으로는 ＣＭＰ 처리 등이다.
대면적의 화면을 가지는 발광 표시장치를 형성할 경우에는, 저저항의 게이트 배선을 형성하는 것이 바람직하고, 두께를 두텁게, 예를 들면 1 내지 5㎛로 하면 된다. 또한 배선 막두께를 두텁게 해서 단면적을 증대시켰을 경우에는 기판 표면과 후막 배선 표면 사이에 단차가 생겨, 커버리지 불량의 원인이 된다. 이렇게 게이트 배선의 두께를 두텁게 할 경우에 평탄한 게이트 절연막(260)은 유용하다.
보통, 금속 배선이 형성된 기판의 표면은, 금속 배선이 그것의 두께 만큼 볼록한 모양으로 돌출된 구조가 된다. 본 실시형태에서는, 평탄한 게이트 절연막(260)으로 되어 있어 기판의 표면이 평탄하다. 따라서, 반도체막을 박막화해도 커버리지 불량 등도 생기기 어렵다.
이어서, 실시형태 1과 마찬가지로 반도체막, ｎ형의 반도체막을 순차, 성막한다. 그리고, 마스크를 설치하고, 반도체막과, ｎ형의 반도체막을 선택적으로 에칭한다. 이에 따라, 섬 형상의 반도체막 및 ｎ형의 반도체막을 얻는다.
이어서, 실시형태 2와 마찬가지로, 액적 토출법에 의해 도전막 패턴(250)을 형성한다(도 6a).
이어서, 도 4에 나타내는 장치를 사용해서 도전막 패턴(250)을 레이저광으로 선택적으로 노광한다(도 6b).
이어서, 현상을 행해서 레이저광 조사한 부분(251)을 제거해서 소스 배선 또는 드레인 배선(252, 253)을 형성한다(도 6c).
이어서, 소스 배선 또는 드레인 배선(252, 253)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도 6d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(254), 소스 영역(256), 드레인 영역(255)을 구비한 채널에치형의 ＴＦＴ가 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.
또한 본 실시형태는 실시형태 1, 또는 실시형태 2와 자유롭게 조합할 수 있다.
실시형태4
도 7a 내지 도 7d는 게이트 전극을 마스크로 하여, 소스 배선 또는 드레인 배선의 형성을 이면 노광에 의해 자기정합적으로 형성하는 공정예를 나타낸 것이다.
우선, 기판 위에 하지 절연막(301)을 형성한다. 하지 절연막(301)으로서는, 산화 실리콘 막, 질화 실리콘 막 또는 산화 질화 실리콘 막 등의 절연막으로 이루어진 하지막을 형성한다. 또한, 필요하지 않으면, 특별히 하지 절연막을 형성하지 않아도 된다.
이어서, 하지 절연막(301) 위에 막두께 100 내지 600nm의 도전막을 스퍼터링법으로 형성한다. 또한, 도전막은, Ｔａ, W, Ｔｉ, Ｍｏ, Ａｌ, Ｃｕ에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료의 단층, 또는 이것들의 적층으로 형성해도 된다. 또한 인 등의 불순물 원소를 도핑한 다결정 실리콘 막으로 대표되는 반도체막을 사용해도 된다.
이어서, 포토마스크를 사용해서 레지스트 마스크를 형성하고, 드라이에칭법 또는 웨트에칭법을 사용해서 에칭을 행한다. 이 에칭 공정에 의해, 도전막을 에칭 하여, 도7a에 나타나 있는 바와 같이 게이트 전극(302)을 얻는다.
이어서, 실시형태 1과 마찬가지로 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막, 반도체막, ｎ형의 반도체막을 순차, 성막한다. 이어서, 마스크를 설치하고, 반도체막과, ｎ형의 반도체막을 선택적으로 에칭한다. 이에 따라, 섬 형상의 반도체막과 섬 형상의 ｎ형의 반도체막을 얻는다.
이어서, 실시형태 2와 같은 방법으로, 액적 토출법에 의해 도전막 패턴(320)을 형성한다(도7a). 도전막 패턴(320)에는 네가티브형의 감광성 재료를 포함시켜 둔다.
이어서, 레이저빔 묘화장치를 사용해서 레이저광으로 자기정합적으로 도전막 패턴(320)을 이면 노광한다(도 7b) 이 때, 도전막 패턴에 있어서 레이저광 조사한 부분은 화학반응을 일으킨다. 또한, 기판은 투광성의 기판을 사용한다. 레이저광은 그 기판을 통과하는 파장의 것을 선택한다. 또한 레이저광의 파장에 따라서는 반도체막이나 ｎ형의 반도체막에도 레이저광이 조사되어, 레이저 어닐을 행할 수 있다.
이어서, 현상을 행해서 레이저광이 조사되지 않은 부분을 제거해서 소스 배선 또는 드레인 배선(322, 323)을 형성한다(도 7c).
이렇게 해서 형성된 소스 배선 또는 드레인 배선(322, 323)의 간격은, 게이트 전극폭에 의해 결정된다.
이어서, 소스 배선 또는 드레인 배선(322, 323)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도 7d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(324), 소스 영역(326), 드레인 영역(325)을 구비한 채널에치형의 ＴＦＴ가 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.
본 발명에 의해, ＴＦＴ의 채널 형성 영역이 자기정합적으로 형성되기 때문에, 패턴 어긋남이 생기지 않아, 각각의 ＴＦＴ의 격차를 저감할 수 있다. 또한 본 발명에 의해, 제조 공정도 간략한 것으로 할 수 있다.
또한 본 실시형태는 실시형태 1, 실시형태 2, 또는 실시형태 3과 자유롭게 조합할 수 있다.
실시형태5
본 실시형태에서는, 채널 스톱형의 ＴＦＴ를 스위칭 소자로 하는 액티브 매트릭스형 발광 표시장치의 제조방법을 나타낸다.
우선, 도 8에 나타나 있는 바와 같이, 상기 실시형태 1과 마찬가지로 기판(810) 위에 하지막(811)을 형성한다. 하지막(811)으로서 광촉매 물질 ＴｉＯ2을 기판의 전체에 형성한다.
이어서, 원하는 영역, 본 실시형태에서는 배선을 형성하는 영역의 양단의 ＴｉＯ2에 광촉매 활성시키는 파장을 가지는 빛을 조사하여, 조사 영역을 형성한다. 광촉매 활성시키는 파장을 가지는 빛은 레이저광이어도 된다. 도 4의 장치를 사용해서 원하는 영역에 선택적으로 빛을 조사한다. 그러면, 조사 영역은 발유성을 나 타낸다.
잉크젯법을 사용하고, 비조사 영역으로부터 또는 비조사 영역을 향해서, 용매 중에 도전체가 혼입한 도트를 적하하여, 게이트 전극(815)으로서 기능하는 도전막을 형성한다. 동시에 단자부에 있어서는 단자 전극(840)을 형성한다.
이어서, 게이트 전극을 덮어서 게이트 절연막(818)을 형성한다. 그 후에 플라즈마 CVD법 등에 의해 반도체막을 형성한다. 그리고 채널 보호막(827)을 형성하기 위해서, 예를 들면 플라즈마 CVD법에 의해 절연막을 형성하고, 원하는 영역에, 원하는 형상이 되도록 패터닝한다. 이 때, 게이트 전극을 마스크로 하여 기판의 이면으로부터 노광함으로써, 채널 보호막(827)을 형성할 수 있다. 또한 채널 보호막은, 잉크젯법을 사용해서 폴리이미드 또는 폴리비닐알콜 등을 적하해도 된다. 그 결과, 노광 공정을 생략할 수 있다.
그 후에 플라즈마 CVD법 등에 의해 일 도전형을 가지는 반도체막, 예를 들면 n형을 가지는 반도체막을 형성한다.
이어서, n형 반도체막 위에, 잉크젯법이 의해 폴리이미드로 이루어진 마스크를 형성한다. 상기 마스크를 사용하여, 반도체막(824), n형을 가지는 반도체막(825, 826)을 패터닝한다. 그 후에 마스크를 제거하기 위해서 세정한다.
이어서, 배선(823, 822)을 형성한다. 배선(823, 822)은, 잉크젯법에 의해 형성할 수 있다. 배선(823, 822)은, 소위 소스 배선, 또는 드레인 배선으로서 기능한다.
이어서, 층간 절연막(828)을 형성한다. 그리고, 층간 절연막에 배선(822)에 이르는 콘택홀을 형성한다, 콘택홀에 전극(830)을 형성한다.
이어서, 전극(830)을 거쳐 배선(822)과 전기적으로 접속하는 전극(829)을 형성한다. 동시에 단자부에 있어서 전극(841)을 형성한다. 전극 829, 841은 잉크젯법에 의해 형성할 수 있다. 전극 829는, 발광 표시장치에 있어서 발광소자의 양극 또는 음극으로서 기능한다. 전극 829로서, 수계의 용매 중에 도전체가 혼입한 도트를 사용할 수 있다. 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.
이 단계에서, 도 8에 나타내는 채널 스톱형의 ＴＦＴ 및 제 1 전극이 형성된 발광 패널용의 ＴＦＴ 기판이 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문, 상세한 설명은 생략한다.
본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 1에 나타나 있는 바와 같이, 감광재료를 포함시킨 도전막 재료액을 사용해서 토출한 후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.
또한 본 실시형태는, 실시형태 1 내지 4의 어느 한가지와 자유롭게 조합할 수 있다.
실시형태6
본 실시형태에서는, 액적 토출법에 의해 제조되는 순스태거형의 ＴＦＴ를 스위칭 소자로 하는 액티브 매트릭스형 발광 표시장치의 제조방법을 나타낸다.
우선, 기판(910) 위에 나중에 형성하는 액적 토출법에 의한 재료층과 밀착성 을 향상시키기 위한 하지막(911)을 형성한다.
이어서, 하지막(911) 위에 액적 토출법에 의해, 소스 배선층(923) 및 드레인 배선층(924)을 형성한다.
또한 단자부에 있어서 단자 전극(940)을 형성한다. 이들 층을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(동)), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 특히, 소스 및 드레인 배선층은, 저저항화하는 것이 바람직하므로, 비저항값을 고려하여, 금,은, 동의 어느 한가지의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하다. 더욱 적합하게는, 저저항의 은, 동을 사용하면 된다. 용매는, 아세트산 부틸 등의 에스테르류, 이소프로필 알콜 등의 알콜류, 아세톤 등의 유기용제 등에 해당한다. 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.
이어서, ｎ형의 반도체층을 전체면에 형성한 후, 소스 배선층(923) 및 드레인 배선층(924) 사이에 있는 ｎ형의 반도체층을 에칭해서 제거한다.
이어서, 반도체막을 전체면에 형성한다. 반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.
이어서, 액적 토출법에 의해 형성한 마스크를 형성한다. 그후, 반도체막과 ｎ형의 반도체층의 패터닝을 행하여, 도 9에 나타내는 반도체층(927), ｎ형의 반도체층(925, 926)을 형성한다. 반도체층(927)은, 소스 배선층(923) 및 드레인 배선 층(924)의 양쪽에 걸치도록 형성된다. 또한 소스 배선층(923) 및 드레인 배선층(924)과 반도체층(927) 사이에는 ｎ형의 반도체층(925, 926)이 개재하고 있다.
이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막을 단층 또는 적층 구조로 형성한다. 특히 바람직한 형태로서는, 질화규소로 이루어진 절연층, 산화 규소로 이루어진 절연층, 질화규소로 이루어진 절연층의 3층의 적층체를 게이트 절연막으로서 구성시킨다.
이어서, 액적 토출법에 의해 형성한 마스크를 형성하고, 게이트 절연층(918)의 패터닝을 행한다.
이어서, 게이트 배선(915)을 액적 토출법으로 형성한다. 게이트 배선(915)을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 게이트 배선(915)은 단자부까지 연장시키고, 대응하는 단자부의 단자 전극(940)과 접해서 형성된다.
이어서, 도포법에 의한 평탄한 층간 절연막(928)을 형성한다. 또한 층간 절연막은, 도포법에 한정되지 않고, 기상성장법이나 스퍼터링법에 의해 형성된 산화 규소막 등의 무기 절연막도 사용할 수 있다. 또한 보호막으로서 질화규소막을 플라즈마 ＣＶＤ법이나 스퍼터링법으로 형성한 후, 도포법에 의한 평탄한 절연막을 적층해도 된다.
이어서, 층간 절연막에 배선(924)에 이르는 콘택홀을 형성한다. 콘택홀에 전극(930)을 형성한다.
이어서, 전극(930)을 통해 배선(924)과 전기적으로 접속하는 전극(929)을 형성한다. 동시에 단자부에 있어서 전극(941)을 형성한다. 전극(929, 941)은 잉크젯법에 의해 형성할 수 있다. 전극 929는, 발광 표시장치에 있어서 발광소자의 양극 또는 음극으로서 기능한다. 전극 929로서, 수계의 용매중에 도전체가 혼입된 도트를 사용할 수 있다. 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.
이 단계에서, 도 9에 나타내는 톱 게이트형(순스태거형)의 ＴＦＴ 및 제 1 전극이 형성된 발광 패널용의 ＴＦＴ 기판이 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.
본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 1에서 나타나 있는 바와 같이, 감광재료를 포함시킨 도전막 재료액을 사용해서 토출한후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.
또한 본 실시형태는, 실시형태 1 내지 4의 어느 하나와 자유롭게 조합할 수 있다.
실시형태7
도 17a 내지 도 19d는 채널에치형의 ＴＦＴ를 스위칭 소자로 갖는 액티브 매트릭스형 액정 표시장치의 제조예를 나타낸 것이다.
실시형태 1과 같은 방법으로, 기판(2010) 위에 나중에 형성하는 액적 토출법 에 의한 재료층과 밀착성을 향상시키기 위한 하지층(2011)을 형성한다.
또한, 기판(2010)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 혹은 알루미노 실리케이트 유리 등, 퓨전법이나 플로트법으로 제조되는 무알칼리 유리 기판 이외에, 본 제조공정의 처리 온도를 견디어낼 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다. 또한 반사형의 액정 표시장치로 할 경우, 단결정 실리콘 등의 반도체기판, 스테인레스 등의 금속 기판, 또는 세라믹 기판의 표면에 절연층을 설치한 기판을 적용해도 된다.
이어서, 실시형태 1과 마찬가지로, 액적 토출법, 대표적으로는 잉크젯법을 사용한 도１６에 나타내는 장치에 의해 도전막 재료액을 적하해서 도전막 패턴(2012)을 형성한다(도１７a).
이어서, 실시형태 1과 마찬가지로, 도 4에 나타내는 장치를 사용해서 레이저광을 선택적으로 조사하여, 도전막 패턴의 일부를 노광시킨다(도１７b).
이어서, 에쳔트(또는 현상액)을 사용해서 현상을 행하여, 여분의 부분을 제거한다. 그후, 본 소성을 행해서 게이트 전극 또는 게이트 배선이 되는 금속 배선(2015)을 형성한다(도１７c).
또한 금속 배선(2015)과 마찬가지로 단자부에 이르는 배선(2040)도 형성한다. 또한, 여기에서는 도면에는 나타내지 않았지만, 저장용량을 형성하기 위한 용량전극 또는 용량배선도 필요하면 형성한다.
또한, 포지티브형의 감광성 재료를 사용할 경우에는, 제거하고 싶은 부분에 레이저 조사를 행해서 화학반응시킨다. 화학 반응시킨 부분을 에쳔트로 용해시키면 된다.
또한 도전막 재료액을 적하한 후, 실온 건조 또는 가소성을 행하고 나서 레이저광의 조사에 의한 노광을 행해도 된다.
이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막(2018), 반도체막, ｎ형의 반도체막을 차례차례 성막한다.
게이트 절연막(2018)으로서는, 플라즈마 ＣＶＤ법에 의해 얻어지는 산화 규소, 질화규소, 또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 또한 게이트 절연막(2018)을 실록산계 폴리머를 사용한 액적 토출법에 의해 토출하고, 소성해서 알킬기를 포함하는 산화 실리콘막으로 해도 된다.
반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법이나 열 ＣＶＤ법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.
ｎ형의 반도체막은, 실란 가스와 포스핀 가스를 사용한 플라즈마 ＣＶＤ법으로 형성하면 되고, 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성할 수 있다. ｎ형의 반도체막(2020)을 설치하면, 반도체막과 전극(나중의 공정에서 형성되는 전극)과의 콘택 저항이 낮아져 바람직하지만, 필요에 따라 설치하면 된다.
이어서, 마스크(2021)를 설치하고, 반도체막과, ｎ형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막(2019), ｎ형의 반도체막(2020)을 얻는다(도１７d). 마스크(2021)의 형성 방법은, 액적 토출법이나 인쇄법(철판, 평판, 요판, 스크린 등)을 사용해서 형성한다.
이어서, 마스크(2021)를 제거한 후, 액적 토출법에 의해 도전성 재료(Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등)을 포함하는 조성물을 선택적으로 토출하여, 소스 배선 또는 드레인 배선(2022, 2023)을 형성한다. 또한, 마찬가지로, 단자부에 있어서 접속 배선(미도시)도 형성한다(도１７e).
이어서, 소스 배선 또는 드레인 배선(2022, 2023)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도 18a의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(2024), 소스 영역(2026), 드레인 영역(2025)을 구비한 채널에치형의 ＴＦＴ가 완성된다.
이어서, 채널 형성 영역(2024)을 불순물 오염으로 막기 위한 보호막(2027)을 형성한다(도１８b). 보호막(2027)으로서는, 스퍼터링법, 또는 플라즈마 ＣＶＤ법에 의해 얻어지는 질화규소,또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 여기에서는 보호막을 형성한 예를 나타내었지만, 특히 필요하지 않으면 설치할 필요는 없다.
이어서, 액적 토출법에 의해 층간 절연막(2028)을 선택적으로 형성한다. 층간 절연막(2028)은, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지재료를 사용한다. 층간 절연막(2028)의 형성 방법은, 특히 액적 토출법에 한정되지 않는다. 이 이외에, 도포법이나 플라즈마 ＣＶＤ법 등을 사용해서 전체면에 층간 절연막(2028)을 형성해도 된다.
이어서, 층간 절연막(2028)을 마스크로 하여 보호막을 에칭하여, 소스 배선 또는 드레인 배선(2022, 2023) 상의 일부에 도전성 부재로 이루어진 볼록부(필 러)(2029)를 형성한다. 볼록부(필러)(2029)는, 도전성 재료(Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등)을 포함하는 조성물의 토출과 소성을 반복함으로써 중첩해도 된다. 또한 보호막을 에칭한 후, 단자부에 있어서는, 다시 층간 절연막을 마스크로 하여 에칭을 행하여, 게이트 절연막도 선택적으로 제거한다.
이어서, 층간 절연막(2028) 위에 볼록부(필러)(29)와 접하는 화소 전극(2030)을 형성한다(도１８c) 또한, 마찬가지로 배선(2040)과 접하는 단자 전극(2041)도 형성한다. 투과형의 액정 표시 패널을 제조할 경우에는, 액적 토출법 또는 인쇄법에 의해 인듐 주석 산화물(ＩＴＯ), 산화 규소를 포함하는 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ), 산화 주석(ＳｎＯ2) 등을 포함하는 조성물로 이루어진 소정의 패턴을 형성하고, 소성해서 화소 전극(2030) 및 단자 전극(2041)을 형성해도 된다.
또한 반사형의 액정 표시 패널을 제조할 경우에는, 화소 전극(2030) 및 단자 전극(2041)을 액적 토출법에 의해 Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용해서 형성할 수 있다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막, 혹은 광반사성의 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하여, 에칭을 조합해서 화소 전극을 형성해도 된다.
도１８c의 단계에서의 화소의 평면도의 일례를 도 19에 나타낸다. 도 19 중에 있어서, A-B선에 따른 단면이 도１８c의 단면도와 대응하고 있다. 또한, 도 19의 대응하는 부위에는 도 18c에서와 동일한 부호를 사용하고 있다.
이상의 공정에 의해, 기판(2010) 위에 보텀 게이트형의 ＴＦＴ(역스태거형 TFT) 및 화소 전극이 형성된 액정 표시 패널용의 ＴＦＴ 기판이 완성된다.
이어서, 화소 전극(2030)을 덮도록, 배향막(2034a)을 형성한다. 또한, 배향막(2034a)은, 액적 토출법이나 스크린 인쇄법이나 오프셋법을 사용하면 된다. 그 후에 배향막(2034a)의 표면에 러빙 처리를 행한다.
그리고, 대향 기판(2035)에는, 착색층(2036a), 차광층(블랙 매트릭스)(2036b), 및 오버코트층(2037)으로 이루어진 칼라필터를 설치하고, 다시 투명전극으로 이루어진 대향 전극(2038)과, 그 위에 배향막(2034b)을 형성한다. 그리고, 폐 패턴인 씰재(미도시)를 액적 토출법에 의해 화소부와 겹치는 영역을 둘러싸도록 형성한다. 여기에서는 액정(2039)을 적하하기 위해서, 폐 패턴의 씰재를 묘화하는 예를 나타내었지만, 개구부를 가지는 씰 패턴을 설치하고, ＴＦＴ 기판을 부착시킨 후에 모세관 현상을 사용해서 액정을 주입하는 딥식(퍼 올리기식)을 사용해도 된다. 또한 칼라필터도 액적 토출법에 의해 형성할 수 있다.
이어서, 기포가 들어가지 않도록 감압하에서 액정의 적하를 행하고, 양쪽의 기판을 부착한다. 폐 루프의 씰 패턴 내에 액정을 1회 혹은 여러번 적하한다. 액정의 배향 모드로서는, 액정분자의 배열이 빛의 입사로부터 출사를 향해서 90°트위스트 배향한 ＴＮ 모드를 사용하는 경우가 많다. ＴＮ 모드의 액정 표시장치를 제조할 경우에는, 기판의 러빙 방향이 직교하도록 부착한다.
또한, 한 쌍의 기판 간격은, 구 형태의 스페이서를 살포하거나, 수지로 이루어지는 기둥 형태의 스페이서를 형성하거나, 씰재에 필러를 포함시킴으로써 유지하 면 된다. 상기 기둥 모양의 스페이서는, 아크릴, 폴리이미드, 폴리이미드 아미드, 에폭시의 적어도 1개를 주성분으로 하는 유기 수지 재료, 혹은 산화 규소, 질화규소, 산화 질화규소의 어느 1종의 재료, 또는 이것들의 적층막으로 이루어진 무기재료인 것을 특징으로 하고 있다.
이어서, 필요하지 않은 기판의 분리절단을 행한다. 다면취의 경우, 각각의 패널을 분리절단한다. 또한 1면취의 경우, 미리 커트되어 있는 대향 기판을 부착시킴으로써, 분리절단 공정을 생략할 수도 있다.
그리고, 이방성 도전체층(2045)을 개재하여, 공지의 기술을 사용해서 ＦＰＣ(2046)를 부착한다. 이상의 공정으로 액정 모듈이 완성된다(도１８d) 또한, 필요하면 광학 필름을 붙인다. 투과형의 액정 표시장치로 할 경우, 편광판은, 액티브 매트릭스 기판과 대향 기판의 양쪽에 붙인다.
이상 나타낸 바와 같이, 본 실시형태에서는, 액적 토출법을 사용한 도전막 패턴에 대하여 레이저광으로 노광하고, 현상함으로써 미세한 패턴을 실현하고 있다. 또한 액적 토출법을 사용해서 기판 위에 직접적으로 각종의 패턴을 형성함에 의해, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 액정 표시 패널의 제조를 용이한 것으로 할 수 있다.
또한 본 실시형태에서는, 스핀 코트를 행하지 않고, 포토마스크를 이용한 광 노광공정을 최대한 행하지 않는 공정을 나타냈지만, 특별하게 한정되지 않고, 일부의 패터닝을 포토마스크를 이용한 광 노광공정에 의해 행해도 된다.
또한 본 실시형태는 실시형태 1과 조합할 수 있다.
실시형태 8
실시형태 7에서는, 게이트 배선을 레이저 빔 묘화 장치로 노광한 예를 나타내었지만, 여기에서는 소스 배선이나 드레인 배선의 형성에 레이저 빔 묘화장치를 사용하는 공정예를 도２０a 내지 도 20d에 나타낸다.
또한, 실시형태 7과는 공정이 일부 다른 것 뿐이므로, 동일 공정의 설명은 간략화를 위해 생략한다.
우선, 실시형태 7과 마찬가지로 반도체막의 패터닝 공정까지를 행한다. 이어서, 액적 토출법에 의해 도전막 패턴(2120)을 형성한다(도 20a). 도전막 패턴(2120)에는 포지티브형의 감광성 재료를 포함시켜 둔다.
이어서, 도 4에 나타내는 장치를 사용해서 레이저광으로 선택적으로 노광한다(도２０b). 이 때, 레이저광 조사된 부분(2121)은 화학반응을 일으킨다.
이어서, 현상을 행해서 레이저광 조사된 부분(2121)을 제거해서 소스 배선 또는 드레인 배선(2122, 2123)을 형성한다(도２０c).
이렇게 해서 형성된 소스 배선 또는 드레인 배선(2122, 2123)의 간격은, 레이저광의 조사에 의해 결정되기 때문에, 실시자가 자유롭게 설정할 수 있다. 소스 배선 또는 드레인 배선(2122, 2123)의 간격은, 채널 형성 영역의 길이(L)을 결정하기 위해서, 자유롭게 설정하는 것은 유용하다.
이어서, 소스 배선 또는 드레인 배선(2122, 2123)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도２０d의 상태를 얻는다. 이 단계에 서, 활성층이 되는 채널 형성 영역(2124), 소스 영역(2126), 드레인 영역(2125)을 구비한 채널에치형의 ＴＦＴ가 완성된다. 이후의 공정은 실시형태 7괴 동일하기 때문, 상세한 설명은 생략한다.
액적 토출법을 사용해서 소스 배선 또는 드레인 배선을 형성했을 경우, 액체의 떨어짐 등의 마진을 고려하면, 어느 정도 간격을 확보하지 않으면 안되어, 채널 형성 영역의 길이(L)을 짧게하는 것이 곤란했다. 본 실시형태에서 도시한 바와 같이 레이저광으로 노광하면, 채널 형성 영역의 길이(L)을 짧게, 예를 들면 10㎛ 이하로 하는 것을 실현할 수 있다.
또한 본 실시형태는 실시형태 1과 실시형태 7과 자유롭게 조합할 수 있다.
실시형태 9
도 21a 내지 도 21d는 또 다른 공정예를 나타낸 것이다. 도２１a 내지 도 21d에서는, 게이트 절연막(2160)으로서 평탄화막을 사용한 예를 나타내고 있다. 그 밖의 부분은 실시형태 8과 동일하다.
여기에서는, 게이트 전극을 형성한 후, 스퍼터링법, ＣＶＤ법으로 얻어지는 막에 실행하는 평탄화 처리, 또는 도포법에 의해 표면이 평탄한 게이트 절연막(2160)을 형성하고 있다. 또한, 평탄화 처리는, 대표적으로는 ＣＭＰ 처리 등이다.
대면적의 화면을 가지는 액정 표시장치를 형성할 경우에는, 저저항의 게이트 배선을 형성하는 것이 바람직하고, 두께를 두텁게, 예를 들면 1 내지 5㎛로 하면 된다. 또한 배선 막두께를 두텁게 해서 단면적을 증대시켰을 경우에는 기판 표면과 후막 배선 표면 사이에 단차가 생겨, 액정의 배향 불량의 원인이 된다. 이렇게 게이트 배선의 두께를 두텁게 할 경우에 평탄한 게이트 절연막(2160)은 유용하다.
보통, 금속 배선이 형성된 기판의 표면은, 금속 배선이 그 두께분 만큼 볼록한 모양으로 튀어나온 구조가 되지만, 본 실시형태에서는 평탄한 게이트 절연막(2160)으로 되어 있어 기판의 표면은 평탄하기 때문에, 반도체막을 박막화해도 커버리지 불량 등도 생기기 어렵다.
이어서, 실시형태 1과 마찬가지로 반도체막, ｎ형의 반도체막을 차례차례 성막한다. 그리고, 마스크를 설치하고, 반도체막과, ｎ형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막, ｎ형의 반도체막을 얻는다.
이어서, 실시형태 8과 마찬가지로, 액적 토출법에 의해 도전막 패턴(2150)을 형성한다(도２１a).
이어서, 도 4에 나타내는 장치를 사용해서 레이저광으로 선택적으로 노광한다(도２１b).
이어서, 현상을 행해서 레이저광 조사된 부분(2151)을 제거해서 소스 배선 또는 드레인 배선(2152, 2153)을 형성한다(도２１c).
이어서, 소스 배선 또는 드레인 배선(2152, 2153)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도２１d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(2154), 소스 영역(2156), 드레인 영역(2155)을 구비한 채널에치형의 ＴＦＴ가 완성된다. 이후의 공정은 실시형태 7과 동일하기 때 문, 상세한 설명은 생략한다.
또한 본 실시형태는 실시형태 1, 실시형태 7, 또는 실시형태 8과 자유롭게 조합할 수 있다.
실시형태 10
도 22a 내지 도 22d는 게이트 전극을 마스크로 하여, 소스 배선 또는 드레인 배선의 형성을 이면 노광에 의해 자기정합적으로 형성하는 공정을 나타낸 것이다.
우선, 기판 위에 하지 절연막(2201)을 형성한다. 하지 절연막(2201)으로서는, 산화 실리콘 막, 질화 실리콘 막 또는 산화 질화 실리콘 막 등의 절연막으로 이루어진 하지막을 형성한다. 또한, 필요하지 않으면, 특별히 하지 절연막을 형성하지 않아도 된다.
이어서, 하지 절연막(2201) 위에 막두께 100 내지 600nm의 도전막을 스퍼터링법으로 형성한다. 또한, 도전막은, Ｔａ, W, Ｔｉ, Ｍｏ, Ａｌ, Ｃｕ로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료의 단층, 또는 이것들의 적층으로 형성해도 된다. 또한 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막을 사용해도 된다.
이어서, 포토마스크를 사용해서 레지스트 마스크를 형성하고, 드라이에칭법 또는 웨트에칭법을 사용해서 에칭을 행한다. 이 에칭 공정에 의해, 도전막을 에칭하여, 도 22a에 나타나 있는 바와 같이 게이트 전극(2202)을 얻는다.
이어서, 실시형태 7과 마찬가지로 플라즈마 CVD법이나 스퍼터링법을 사용하 여, 게이트 절연막, 반도체막, ｎ형의 반도체막을 차례차례 성막한다. 이어서, 마스크를 설치하고, 반도체막과, ｎ형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막, ｎ형의 반도체막을 얻는다.
이어서, 실시형태 8과 같은 방법으로, 액적 토출법에 의해 도전막 패턴(2220)을 형성한다(도 22a). 도전막 패턴(2220)에는 네가티브형의 감광성 재료를 포함시켜 놓는다.
이어서, 레이저빔 묘화장치를 사용해서 레이저광으로 자기정합적으로 이면 노광한다(도２２b). 이 때, 도전막 패턴에 있어서 레이저광 조사된 부분은 화학반응을 일으킨다. 또한, 기판은 투광성의 기판을 사용하고, 레이저광은 그 기판을 통과하는 파장의 것을 선택한다.
이어서, 현상을 행해서 레이저광이 조사되지 않은 부분을 제거해서 소스 배선 또는 드레인 배선(2222, 2223)을 형성한다(도２２c).
이렇게 해서 형성된 소스 배선 또는 드레인 배선(2222, 2223)의 간격은, 게이트 전극폭에 의해 결정된다.
이어서, 소스 배선 또는 드레인 배선(2222, 2223)을 마스크로 하여 ｎ형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도２２d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(2224), 소스 영역(2226), 드레인 영역(2225)을 구비한 채널에치형의 ＴＦＴ가 완성된다. 이후의 공정은 실시형태 7과 동일하기 때문에, 상세한 설명은 생략한다.
본 발명에 의해, ＴＦＴ의 채널 형성 영역이 자기정합적으로 형성되기 때문 에, 패턴 차이가 생기지 않아, 각각의 ＴＦＴ의 편차를 저감할 수 있다. 또한 본 발명에 의해, 제조 공정도 간략한 것으로 할 수 있다.
또한 본 실시형태는 실시형태 1, 실시형태 7, 실시형태 8, 또는 실시형태 9과 자유롭게 조합할 수 있다.
실시형태 11
본 실시형태에서는, 채널 스톱형의 ＴＦＴ를 스위칭 소자로 하는 액티브 매트릭스형 액정 표시장치의 제조방법을 나타낸다.
우선, 도２３에 나타나 있는 바와 같이 상기 실시형태 7과 마찬가지로 기판(2310) 위에 하지막(2311)을 형성한다. 하지막(2311)으로서 광촉매 물질 ＴｉＯ2를 전체에 형성한다.
이어서, 원하는 영역, 본 실시형태에서는 배선을 형성하는 영역의 양단의 ＴｉＯ2에 광촉매 활성시키는 파장을 가지는 빛을 조사하여, 조사 영역을 형성한다. 광촉매 활성시키는 파장을 가지는 빛은 레이저광이어도 되며, 도 4의 장치를 사용해서 원하는 영역에 선택적으로 조사한다. 그러면, 조사 영역은 발유성을 나타낸다.
잉크젯법을 사용하여, 비조사 영역 상에서부터 또는 비조사 영역을 향하여, 용매중에 도전체가 혼입된 도트를 적하하여, 게이트 전극(2315)으로서 기능하는 도전막을 형성한다. 동시에 단자부에 있어서는 단자 전극(2340)을 형성한다.
이어서, 게이트 전극을 덮어서 게이트 절연막(2318)을 형성한다. 그 후에 플라즈마 CVD법 등에 의해 반도체막을 형성한다. 그리고 채널 보호막(2327)을 형성하기 위해서, 예를 들면 플라즈마 CVD법에 의해 절연막을 형성하고, 원하는 영역에, 원하는 형상이 되도록 패터닝한다. 이 때, 게이트 전극을 마스크로 하여 기판의 이면으로부터 노광함으로써, 채널 보호막(2327)을 형성 할 수 있다. 또한 채널 보호막은, 잉크젯법을 사용해서 폴리이미드 또는 폴리비닐 알코올 등을 적하해도 된다. 그 결과, 노광 공정을 생략할 수 있다.
그 후에 플라즈마 CVD법 등에 의해 일 도전형을 가지는 반도체막, 예를 들면 n형을 가지는 반도체막을 형성한다.
이어서, n형 반도체막 위에, 잉크젯법이 의해 폴리이미드로 이루어진 마스크를 형성한다. 상기 마스크를 사용하여, 반도체막(2324), n형을 가지는 반도체막(2325, 2326)을 패터닝한다. 그 후에 마스크를 제거하기 위해서 세정한다.
이어서, 배선(2323, 2322)을 형성한다. 배선(2323, 2322)은, 잉크젯법에 의해 형성할 수 있다. 배선(2323, 2322)은, 소위 소스 배선, 또는 드레인 배선으로서 기능한다.
이어서, 층간 절연막(2328)을 형성한다. 그리고, 층간 절연막에 배선(2322)에 이르는 콘택홀을 형성하고, 콘택홀에 전극(2330)을 형성한다.
이어서, 전극(2330)을 통해 배선(2322)과 전기적으로 접속하는 전극(2329)을 형성한다. 동시에 단자부에 있어서 전극(2341)을 형성한다. 전극(2329, 2341)은 잉크젯법에 의해 형성할 수 있다. 전극(2329)은, 액정 표시장치에 있어서 화소 전극 으로서 기능한다. 전극(2329)으로서, 수계의 용매중에 도전체가 혼입된 도트를 사용할 수 있고, 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.
이 단계에서, 도２３에 나타내는 채널 스톱형의 ＴＦＴ 및 화소 전극이 형성된 액정 표시 패널용의 ＴＦＴ 기판이 완성된다. 이후의 공정은 실시형태 7과 동일하기 때문, 상세한 설명은 생략한다.
본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 7에 나타나 있는 바와 같이, 감광재료를 포함시킨 도전막 재료액을 사용해서 토출한 후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한, 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.
또한 본 실시형태는, 실시형태 1, 실시형태 7 내지 11의 어느 한가지와 자유롭게 조합할 수 있다.
실시형태 12
본 실시형태에서는, 액적 토출법에 의해 제조되는 순스태거형의 ＴＦＴ를 스위칭 소자로 하는 액티브 매트릭스형 액정 표시장치의 제조방법을 도２４에 나타낸다.
우선, 기판(2410) 위에 나중에 형성하는 액적 토출법에 의한 재료층과 밀착성을 향상시키기 위한 하지막(2411)을 형성한다.
이어서, 하지막(2411) 위에 액적 토출법에 의해, 소스 배선층(2423) 및 드레인 배선층(2424)을 형성한다.
또한 단자부에 있어서 단자 전극(2440)을 형성한다. 이것들의 층을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(동)), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 특히, 소스 및 드레인 배선층은, 저저항화하는 것이 바람직하므로, 비저항값을 고려하여, 금, 은, 동의 어느 한가지의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하며, 더욱 적합하게는, 저저항의 은, 동을 사용하면 된다. 용매는, 아세트산 부틸 등의 에스테르류, 이소프로필 알콜 등의 알콜류, 아세톤 등의 유기용제 등에 해당한다. 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.
이어서, ｎ형의 반도체층을 전체면에 형성한 후, 소스 배선층(2423) 및 드레인 배선층(2424) 사이에 있는 ｎ형의 반도체층을 에칭해서 제거한다.
이어서, 반도체막을 전체면에 형성한다. 반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.
이어서, 액적 토출법에 의해 형성한 마스크를 형성하고, 반도체막과 ｎ형의 반도체층의 패터닝을 행하여, 도２４에 나타내는 반도체층(2427), ｎ형의 반도체층(2425, 2426)을 형성한다. 반도체층(2427)은, 소스 배선층(2423) 및 드레인 배선층(2424)의 양쪽에 걸치도록 형성된다. 또한 소스 배선층(2423) 및 드레인 배선층(2424)과 반도체층(2427)의 사이에는 ｎ형의 반도체층(2425, 2426)이 개재하고 있다.
이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막을 단층 또는 적층 구조로 형성한다. 특히 바람직한 형태로서는, 질화규소로 이루어진 절연층, 산화 규소로 이루어진 절연층, 질화규소로 이루어진 절연층의 3층의 적층체를 게이트 절연막으로서 구성시킨다.
이어서, 액적 토출법에 의해 형성한 마스크를 형성하고, 게이트 절연층(2418)의 패터닝을 행한다.
이어서, 게이트 배선(2415)을 액적 토출법으로 형성한다. 게이트 배선(2415)을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(동), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 게이트 배선(2415)은 단자부까지 연장시켜, 대응하는 단자부의 단자 전극(2440)과 접해서 형성된다.
이어서, 도포법에 의한 평탄한 층간 절연막(2428)을 형성한다. 또한 층간 절연막은, 도포법에 한정되지 않고, 기상성장법이나 스퍼터링법에 의해 형성된 산화 규소막 등의 무기절연막도 사용할 수 있다. 또한 보호막으로서 질화규소막을 플라즈마 ＣＶＤ법이나 스퍼터링법으로 형성한 후, 도포법에 의한 평탄한 절연막을 적층해도 된다.
이어서, 층간 절연막에 드레인 배선층(2424)에 이르는 콘택홀을 형성하고, 콘택홀에 전극(2430)을 형성한다.
이어서, 전극(2430)을 통해 드레인 배선층(2424)과 전기적으로 접속하는 전극(2429)을 형성한다. 동시에 단자부에 있어서 전극(2441)을 형성한다. 전극 2429, 2441은 잉크젯법에 의해 형성할 수 있다. 전극 2429은, 액정 표시장치에 있어서 화소 전극으로서 기능한다. 전극(2429)으로서, 수계의 용매중에 도전체가 혼입된 도트를 사용할 수 있고, 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.
이 단계에서, 도２４에 나타내는 톱 게이트형(순스태거형)의 ＴＦＴ 및 화소 전극이 형성된 액정 표시 패널용의 ＴＦＴ 기판이 완성된다. 이후의 공정은 실시형태 7과 동일하기 때문에, 상세한 설명은 생략한다.
본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 7에 나타나 있는 바와 같이, 감광 재료를 포함시킨 도전막 재료액을 사용해서 토출한후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.
또한 본 실시형태는, 실시형태 1, 실시형태 7 내지 10의 어느 한가지와 자유롭게 조합할 수 있다.
이상의 구성으로 이루어진 본 발명에 대해서, 이하에 나타내는 실시예에서 더욱 상세한 상세한 설명을 행하는 것으로 한다.
실시예1
본 실시예는, 최선의 형태에 의해 제조되는 ＥＬ 표시 패널에 구동용의 드라이버 회로를 설치하는 예에 관하여 설명한다.
우선, ＣＯＧ 방식을 채용한 표시장치에 대해서, 도 11을 사용하여 설명한 다. 기판(1600) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(1601), 주사측의 구동회로(1602)가 설치된다. 복수의 구동회로가 설치된 기판을, 사각형 모양으로 분리절단되고, 분리절단후의 구동회로(이하 드라이버 ＩＣ로 표기)(1605a, 1605b)는, 기판(1600) 위에 설치된다. 도11은 복수의 드라이버 ＩＣ(1605a, 1605b), 상기 드라이버 ＩＣ(1605a, 1605b)의 앞에 테이프(1604)를 실장하는 형태를 나타낸다, 또한 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하고, 단수의 드라이버 ＩＣ에, 상기 드라이버 ＩＣ의 앞에 테이프를 실장해도 된다.
또한 ＴＡＢ 방식을 채용해도 된다. 그 경우는, 복수의 테이프를 부착하고, 상기 테이프에 드라이버 IC를 설치하면 된다. ＣＯＧ 방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 설치해도 되고, 이 경우에는, 강도의 문제에서, 드라이버 IC를 고정하는 금속편 등을 함께 부착하면 된다.
이것들의 ＥＬ 표시 패널에 설치되는 드라이버 ＩＣ은, 생산성을 향상시키는 관점에서, 한변이 300mm 내지 1000mm 이상의 사각형 형상의 기판 위에 여러개 형성하면 된다.
즉, 기판 위에 구동회로부와 입출력 단자를 1개의 유니트로 하는 회로 패턴을 여러개 형성하고, 최후에 분할해서 추출하면 된다. 드라이버 ＩＣ의 긴 변의 길이는, 화소부의 한변의 길이나 화소 피치를 고려하여, 긴 변이 15 내지 80mm, 짧은 변이 1 내지 6mm의 사각형 모양으로 형성해도 좋고, 화소 영역의 한 변, 또는 화소부의 한 변과 각 구동회로의 한 변을 더한 길이로 형성해도 된다.
드라이버 ＩＣ의 ＩＣ칩에 대한 외형 치수의 우위성은 긴변 의 길이에 있으며, 긴 변이 15 내지 80mm로 형성된 드라이버 ＩＣ을 사용하면, 화소부에 대응해서 실장하는데에 필요한 수가 ＩＣ칩을 사용하는 경우보다도 적어도 되므로, 제조상의 수율을 향상시킬 수 있다. 또한 유리 기판 위에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않으므로 생산성을 손상하는 일이 없다. 이것은, 원형의 실리콘 웨이퍼에서 ＩＣ칩을 추출하는 경우와 비교하면, 큰 우위점이다.
도 11에 있어서, 화소 영역(1601)의 외측의 영역에는, 구동회로가 형성된 드라이버 ＩＣ(1605a, 1605b)가 실장된다. 이것들의 드라이버 ＩＣ(1605a, 1605b)은, 신호선측의 구동회로이다. ＲＧＢ 풀칼라에 대응한 화소 영역을 형성하기 위해서는, ＸＧＡ급에서 신호선의 갯수가 3072개 필요하고, ＵＸＧＡ급에서는 4800개가 필요하게 된다. 이러한 개수로 형성된 신호선은, 화소 영역(1601)의 단부에서 수 블록마다 구분해서 인출선을 형성하고, 드라이버 ＩＣ(1605a, 1605b)의 출력 단자의 피치에 맞춰서 모아진다.
드라이버 ＩＣ은, 기판 위에 형성된 결정질 반도체에 의해 형성되는 것이 적합하며, 상기 결정질 반도체는 연속 발광의 레이저광을 조사함으로써 형성되는 것이 적합하다. 따라서, 해당 레이저광을 발생시키는 발진기로서는, 연속 발광의 고체 레이저 또는 기체 레이저를 사용한다. 연속 발광의 레이저를 사용하면, 결정 결함이 적고, 대입경의 다결정 반도체층을 사용하여, 트랜지스터를 작성하는 것이 가능해 진다. 또한, 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능해서, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 편차가 적기 때문에 높 은 신뢰성을 얻을 수 있다. 또한, 더욱 더 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 레이저광의 주사 방향과 일치시키면 된다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널 길이 방향과 레이저광의 기판에 대한 주사 방향이 대략 평행(바람직하게는 -30°내지 30°)할 때에, 가장 높은 이동도가 얻어지기 때문이다. 또한 "채널 길이 방향"이란, 채널 형성 영역에 있어서, 전류가 흐르는 방향, 환언하면 전하가 이동하는 방향과 일치한다. 이렇게 제조한 트랜지스터는, 결정립이 채널 방향으로 연장되는 다결정 반도체층으로 구성되는 활성층을 가지고, 이것은 결정립계가 대강 채널 방향을 따라 형성되어 있는 것을 의미한다.
레이저 결정화를 행하기 위해서는, 레이저광의 대폭적인 압축을 행하는 것이 바람직하며, 그것의 빔 스폿의 폭은, 드라이버 ＩＣ의 짧은 변의 동일한 폭의 1 내지 3mm 정도로 하는 것이 좋다. 또한 피조사체에 대하여, 충분하고 또한 효율적인 에너지 밀도를 확보하기 위해서, 레이저광의 조사 영역은, 직선 형태인 것이 바람직하다. 단, 여기에서 말하는 직선 형태란, 엄밀한 의미에서 선을 의미고 있는 것이 아니고, 애스팩트비가 큰 장방형 또는 장타원형을 의미한다. 예를 들면 애스팩트비가 2 이상(바람직하게는 10 내지 10000)의 것을 가리킨다. 이렇게, 레이저광의 빔 스폿의 폭을 드라이버 ＩＣ의 짧은 변과 같은 길이로 함으로써 생산성을 향상시킨 표시장치의 제조방법을 제공할 수 있다.
도 11에서는, 주사선 구동회로는 화소부와 함께 일체 형성하고, 신호선 구동회로로서 드라이버 IC를 설치한 형태를 나타냈다. 그렇지만, 본 발명은 이 형태에 한정되지 않고, 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 실장해도 된다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 ＩＣ의 사양을 다른 것으로 하면 된다.
화소 영역(1601)은, 신호선과 주사선이 교차해서 매트릭스를 형성하고, 각 교차부에 대응해서 트랜지스터가 배치된다. 본 발명은, 화소 영역(1601)에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모퍼스 반도체를 채널부로 한 ＴＦＴ를 사용하는 것을 특징으로 한다. 비정질 반도체는, 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미아모퍼스 반도체는, 플라즈마 CVD법으로 300도 이하의 온도에서 형성하는 것이 가능하며, 예를 들면 외형 치수 550×650mm의 무알칼리 유리 기판이라도, 트랜지스터를 형성하는데에 필요한 막두께를 단시간에 형성한다고 하는 특징을 가진다. 이러한 제조 기술의 특징은, 대화면의 표시장치를 제조하는데 유효하다. 또한 세미아모퍼스 ＴＦＴ는, ＳＡＳ로 채널 형성 영역을 구성함으로써 2 내지 10cm2/Ｖ·ｓｅｃ의 전계 효과 이동도를 얻을 수 있다. 따라서, 이 ＴＦＴ를 화소의 스위칭용 소자나, 주사선측의 구동회로를 구성하는 소자로서 사용할 수 있다. 따라서, 시스템 온 패널화를 실현한 ＥＬ 표시 패널을 제조할 수 있다.
또한, 도 11에서는, 반도체층을 ＳＡＳ로 형성한 ＴＦＴ를 사용함으로써, 주사선측 구동회로도 기판 위에 일체 형성하는 것을 전제로 하여 나타내고 있다. 반도체층을 ＡＳ로 형성한 ＴＦＴ를 사용할 경우에는, 주사선측 구동회로 및 신호선측 구동회로의 양쪽을 드라이버 IC를 실장해도 된다.
그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 ＩＣ의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하로서, 비교적 고속동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널 길이(L)은 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 ＩＣ의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도로서, 고속동작이 요구된다. 그 때문에 드라이버를 구성하는 트랜지스터의 채널 길이 등은 미크론 룰로 설정하는 것이 적합하다.
드라이버 ＩＣ의 설치 방법은, 특별하게 한정되는 것이 아니고, 공지의 ＣＯＧ 방법이나 와이어본딩 방법, 또는 ＴＡＢ 방법을 사용할 수 있다.
드라이버 ＩＣ의 두께는, 대향 기판과 같은 두께로 함로써 양자 사이의 높이는 거의 같은 것이 되어, 표시장치 전체로서의 초박형화에 기여한다. 또한 각각의 기판을 같은 재질의 것으로 제조함으로써, 이 표시장치에 온도변화가 생겨도 열응력이 발생하지 않아, ＴＦＴ로 제조된 회로의 특성을 손상할 일은 없다. 그 밖에도, 본 실시예에서 도시한 바와 같이 ＩＣ칩보다도 길이가 긴 드라이버 ＩＣ로 구동회로를 설치함에 의해, 1개의 화소 영역에 대하여, 설치되는 드라이버 ＩＣ의 개수를 절감할 수 있다.
이상과 같이 하여, ＥＬ 표시 패널에 구동회로를 조립할 수 있다.
또한 본 실시예는, 실시형태 1 내지 6의 어느 한가지와 자유롭게 조합할 수 있다.
실시예2
본 실시예에서는, 박막 트랜지스터를 가지는 발광 장치에 대해서 도 12에서 설명한다.
도 12a에 나타나 있는 바와 같이, 구동회로부(1310) 및 화소부(1311)에, 세미아모퍼스 실리콘 막을 활성층으로 하는 톱 게이트형의 n채널형 ＴＦＴ를 설치하고 있다.
이 톱 게이트형 ＴＦＴ의 제조방법은, 실시예 6에 나타냈기 때문에, 여기에서는 상세한 설명은 생략하는 것으로 한다.
본 실시예에서는, 화소부(1311)에 형성된 발광소자와 접속되는 n채널형 ＴＦＴ는, 구동용 ＴＦＴ(1301)로 표기한다. 구동용 ＴＦＴ(1301)가 가지는 전극(제 1 전극으로 표기한다)의 단부를 덮도록, 제방이나 격벽으로 불리는 절연막(1302)을 형성한다. 절연막(1302)에는, 무기재료(산화 실리콘, 질화 실리콘, 산화 질화 실리콘 등), 감광성 또는 비감광성의 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐), 규소(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함한, 또는 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료, 소위 실록산, 및 그것들의 적층구조를 사용할 수 있다. 유기 재료로서, 포지티브형 감광성 유기 수지 또는 네가티브형 감광성 유기 수지를 사용할 수 있다.
제 1 전극 상에 있어서, 절연막(1302)에 개구부를 형성한다. 개구부에는, 전 계발광층(1303)이 설치되고, 전계발광층 및 절연막(1302)을 덮도록 발광소자의 제 2 전극(1304)이 설치된다.
또한, 전계발광층이 형성하는 분자 여기자의 종류로서는 일중항 여기상태와 삼중항 여기상태가 가능하며, 기저상태는 보통 일중항 상태이기 때문에, 일중항 여기상태로부터의 발광은 형광, 삼중항 여기상태로부터의 발광은 인광으로 불린다. 전계발광층으로부터의 발광은, 어느쪽의 여기상태가 기여하는 경우도 포함된다. 더구나, 형광과 인광을 조합하여 사용해도 되고, 각 ＲＧＢ의 발광 특성(발광 휘도나 수명 등)에 의해 선택할 수 있다.
전계발광층(1303)은, 제 1 전극측에서 순차적으로, ＨＩＬ(홀 주입층), ＨＴＬ(홀 수송층), ＥＭＬ(발광층), ＥＴＬ(전자수송층), ＥＩＬ(전자주입층)의 순서로 적층되어 있다. 또한 전계발광층은, 적층 구조 이외에 단층 구조, 또는 혼합 구조를 채용할 수 있다.
또한 전계발광층(1303)으로서, 풀칼라 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법, 또는 잉크젯법 등에 의해 선택적으로 형성하면 된다.
구체적으로는, ＨＩＬ로서 ＣｕＰｃ나 ＰＥＤＯＴ, ＨＴＬ로서 α-ＮＰＤ, ＥＴＬ로서 ＢＣＰ이나 Ａｌｑ3, ＥＩＬ로서 ＢＣＰ:Ｌｉ나 ＣａＦ2을 각각 사용한다. 또한 예를 들면 ＥＭＬ은, R, G, B의 각각의 발광색에 대응한 도펀트(R의 경우 ＤＣＭ 등, G의 경우 ＤＭＱＤ 등)을 도프한 Ａｌｑ3를 사용하면 된다. 또한, 전계 발광층은 상기 적층 구조의 재료에 한정되지 않는다. 예를 들면 ＣｕＰｃ나 ＰＥＤＯＴ 대신에 산화몰리브덴(ＭｏＯx: x=2∼3) 등의 산화물과 α-ＮＰＤ나 루브렌을 공증착해서 형성하여, 홀 주입성을 향상시킬 수도 있다. 이러한 재료는, 유기 재료(저분자 또는 고분자를 포함한다), 또는 유기 재료와 무기 재료의 복합재료를 사용할 수 있다.
또한 백색의 발광을 나타내는 전계발광층을 형성하는 경우, 칼라 필터, 또는 칼라 필터 및 색 변환층 등을 별도 설치함으로써 풀칼라 표시를 행할 수 있다. 칼라 필터나 색 변환층은, 예를 들면 제 2 기판(밀봉기판)에 설치한 후, 서로 부착하면 된다.. 칼라 필터나 색 변환층은 잉크젯법에 의해 형성할 수 있다. 물론, 백색 이외의 발광을 나타내는 전계발광층을 형성해서 단색의 발광 장치를 형성해도 된다. 또한 단색 표시가 가능한 에어리어 칼라 타입의 표시장치를 형성해도 된다.
또한 제 1 전극 및 제 2 전극(1304)은 일함수를 고려해서 재료를 선택할 필요가 있다. 단 제 1 전극 및 제 2 전극은, 화소 구성에 의해 모두 양극, 또는 음극이 될 수 있다. 본 실시예에서는, 구동용 ＴＦＴ의 극성이 N채널형이기 때문에, 제 1 전극을 음극, 제 2 전극을 양극으로 하면 바람직하다. 또한 구동용 ＴＦＴ의 극성이 p채널형일 경우, 제 1 전극을 양극, 제 2 전극을 음극으로 하면 된다.
본 실시예에서는, 구동용 ＴＦＴ의 극성이 N채널형이기 때문에, 전자의 이동 방향을 고려하면, 제 1 전극을 음극, ＥＩＬ(전자주입층), ＥＴＬ(전자수송층), ＥＭＬ(발광층), ＨＴＬ(홀 수송층), ＨＩＬ(홀 주입층), 제 2 전극을 양극으로 하면 바람직하다.
제 2 전극을 덮는 패시베이션 막으로서, ＤＬＣ 등을 스퍼터링법이나 ＣＶＤ법에 의해 절연막을 형성하면 된다. 그 결과, 수분이나 산소의 침입을 방지할 수 있다. 또한 제 1 전극, 제 2 전극, 기타 전극에 의해, 표시 수단의 측면을 덮어서 산소나 수분의 침입을 막을 수도 있다. 이어서, 밀봉기판을 접합시킨다. 밀봉기판에 의해 형성되는 공간에는, 질소를 봉입하거나, 건조제를 배치해도 된다. 또한 밀봉기판에 의해 형성되는 공간에는, 투광성을 가지고, 흡수성이 높은 수지를 충전해도 된다.
또한 콘트라스트를 높이기 위해서, 편광판 또는 원편광판을 형성해도 된다. 예를 들면 표시면의 일면 또는 양면에 편광판, 혹은 원편광판을 설치할 수 있다.
이렇게 형성된 구조를 가지는 발광 장치에 있어서, 본 실시예에서는 제 1 전극 및 제 2 전극에 투광성을 가지는 재료(ＩＴＯ 혹은 ＩＴＳＯ)을 사용한다. 그 때문에, 신호선에서 입력되는 비디오신호에 따른 휘도로 전계발광층으로부터 빛이 출사 방향 1305, 및 출사 방향 1306으로 출사한다.
또한 도 12a와는 일부 구성이 다른 구조예를 도 12b에 나타낸다.
도 12b에는 나타내는 발광 장치의 구조는, 구동회로부(1310) 및 화소부(1311)에, 채널에치형의 n채널형 ＴＦＴ를 설치하고 있다.
이 채널에치형의 ＴＦＴ의 제조방법은, 실시예 1에 나타냈기 때문에, 여기에서는 상세한 설명은 생략하는 것으로 한다.
도 12a와 마찬가지로, 화소부(1311)에 형성된 발광소자와 접속되는 n채널형 ＴＦＴ는, 구동용 ＴＦＴ(1301)로 표기한다. 제 1 전극은 비투광성, 바람직하게는 반사성이 높은 도전막으로 하고, 제 2 전극(1304)은 투광성을 가지는 도전막으로 하는 점이 도 12a와 다르다. 그 때문에 빛의 출사 방향 1305은 밀봉기판측뿐이다.
또한 도 12a와는 일부 구성이 다른 다른 구조예를 도 12c에 나타낸다.
도 12c에 나타내는 발광 장치의 구조는, 구동회로부(1310) 및 화소부(1311)에, 채널 스톱형의 n채널형 ＴＦＴ를 설치하고 있다.
이 채널 스톱형의 ＴＦＴ의 제조방법은, 실시예 5에 나타냈기 때문에, 여기에서는 상세한 설명은 생략하는 것으로 한다.
도 12a와 마찬가지로, 화소부(1311)에 형성된 발광소자와 접속되는 n채널형 ＴＦＴ는, 구동용 ＴＦＴ(1301)로 표기한다. 도 12c에 예시된 것과 같은 구조는, 제 1 전극은 투광성을 가지는 도전막으로 하고, 제 2 전극(1304)은 비투광성, 바람직하게는 반사성이 높은 도전막으로 하는 점이 도 12a과 다르다. 그 때문에, 빛의 출사 방향 1306이 기판측뿐이다.
이상, 각 박막 트랜지스터를 사용해서 발광 장치의 구조에 관하여 설명했지만, 박막 트랜지스터의 구성과, 발광 장치의 구조는 어떻게 조합해도 된다.
또한 본 실시예는, 실시형태 1 내지 6, 실시예 1의 어느 한 개와 자유롭게 조합할 수 있다.
실시예3
본 실시예에서는 ＥＬ 표시 패널의 화소의 구성에 대해서, 도 13에 나타내는 등가회로도를 참조해서 설명한다.
도 13a에 나타내는 화소는, 열방향으로 신호선(1410) 및 전원선(1411 내지 1413), 행방향으로 주사선(1414)이 배치된다. 또한 스위칭용 ＴＦＴ(1401), 구동용 ＴＦＴ(1403), 전류제어용 ＴＦＴ(1404), 용량소자(1402) 및 발광소자(1405)를 가진다.
도 13c에 나타내는 화소는, ＴＦＴ(1403)의 게이트 전극이, 행방향으로 배치된 전원선(1412)에 접속되는 점이 다르며, 그 이외는 도 13a에 나타내는 화소와 같은 구성이다. 즉, 도 13a와 도 13c에 나타내는 양쪽 화소는, 같은 등가회로도를 나타낸다. 그렇지만, 열방향으로 전원선(1412)이 배치될 경우(도 13a)와, 행방향으로 전원선(1412)이 배치될 경우(도 13c)에는 각 전원선은 다른 레이어의 도전체층으로 형성된다. 여기에서는, 구동용 ＴＦＴ(1403)의 게이트 전극이 접속되는 배선에 주목하여, 이것들을 제조하는 레이어가 다른 것을 나타내기 위해, 도 13a, 도 13c로서 나누어서 기재한다.
도 13a, 도 13c에 나타내는 화소의 특징으로서, 화소 내에 ＴＦＴ(1403, 1404)가 직렬로 접속되고 있고, ＴＦＴ 1403의 채널 길이 L3, 채널 폭 W3, ＴＦＴ 1404의 채널 길이 L4, 채널 폭 W4은, L3/W3:L4/W4=5 내지 6000:1을 충족시키도록 설정되는 점을 들 수 있다. 6000:1을 충족시킬 경우의 일례로서는, L3가 500㎛, W3가 3㎛, L4가 3㎛, W4가 100㎛인 경우가 있다.
또한, ＴＦＴ 1403은, 포화 영역에서 동작해 발광소자(1405)에 흐르는 전류치를 제어하는 역할을 하고, ＴＦＴ 1404는 선형 영역에서 동작해 발광소자 1405에 대한 전류의 공급을 제어하는 역할을 가진다. 양 ＴＦＴ는 같은 도전형을 가지고 있으면 제조 공정상 바람직하다. 또한 ＴＦＴ 1403에는, 인핸스먼트형 뿐만 아니라, 디플리션형의 ＴＦＴ를 사용해도 된다. 상기 구성을 가지는 본 발명은, ＴＦＴ 1404가 선형 영역에서 동작하기 때문에, ＴＦＴ 1404의 ＶGS의 약간의 변동은 발광소자 1405의 전류치에 영향을 끼치지 않는다. 즉, 발광소자 1405의 전류치는, 포화 영역에서 동작하는 ＴＦＴ 1403에 의해 결정된다. 상기 구성을 가지는 본 발명은, ＴＦＴ의 특성 편차에 기인한 발광소자의 휘도편차를 개선해서 화질을 향상시킨 표시장치를 제공할 수 있다.
도 13a 내지 도 13d에 나타내는 화소에 있어서, ＴＦＴ 1401은, 화소에 대한 비디오 신호의 입력을 제어하는 것이며, ＴＦＴ 1401가 온되어, 화소 내에 비디오 신호가 입력되면, 용량소자(1402)에 그 비디오 신호가 유지된다. 또한, 도 13a, 도 13c에는, 용량소자(1402)를 설치한 구성을 나타냈지만, 본 발명은 이것에 한정되지 않고, 비디오 신호를 유지하는 용량이 게이트 용량 등으로 조달하는 것이 가능할 경우에는, 명시적으로 용량소자(1402)를 설치하지 않아도 된다.
발광소자 1405은, 2개의 전극 사이에 전계발광층이 끼워진 구조를 가지고, 순바이어스 방향의 전압이 인가되도록, 화소 전극과 대향 전극의 사이(양극과 음극의 사이)에 전위차가 설정된다. 전계발광층은 유기 재료나 무기재료 등의 광범하게 걸치는 재료에 의해 구성되고, 이 전계발광층에 있어서의 루미네션스에는, 일중항 여기상태로부터 기저상태로 되돌아올 때의 발광(형광)과, 삼중항 여기상태로부터 기저상태로 되돌아올 때의 발광(인광)이 포함된다.
도 13b에 나타내는 화소는, ＴＦＴ(1406)와 주사선(1415)을 추가하고 있는 것 이외는, 도 13a에 나타내는 화소 구성과 같다. 마찬가지로, 도 13d에 나타내는 화소는, ＴＦＴ(1406)와 주사선(1415)을 추가하고 있는 것 이외는, 도 13c에 나타내는 화소 구성과 같다.
ＴＦＴ(1406)는, 새롭게 배치된 주사선(1415)에 의해 온 또는 오프가 제어된다. ＴＦＴ(1406)가 온이 되면, 용량소자(1402)에 유지된 전하는 방전하여, ＴＦＴ(1406)가 오프된다. 즉, ＴＦＴ(1406)의 배치에 의해, 강제적으로 발광소자(1405)에 전류가 흐르지 않는 상태를 만들 수 있다. 따라서, 도 13b, 도 13d의 구성은, 모든 화소에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등 기간을 개시할 수 있으므로, 듀티비를 향상하는 것이 가능해진다.
도 13e에 나타내는 화소는, 열방향으로 신호선(1450), 전원선(1451, 1452), 행방향으로 주사선(1453)이 배치된다. 또한 스위칭용 ＴＦＴ(1441), 구동용 ＴＦＴ(1443), 용량소자(1442) 및 발광소자(1444)를 가진다. 도 13f에 나타내는 화소는, ＴＦＴ(1445)와 주사선(1454)을 추가하고 있는 것 이외는, 도 13e에 나타내는 화소 구성과 같다. 또한, 도 13f의 구성도, ＴＦＴ(1445)의 배치에 의해, 듀티비를 향상하는 것이 가능해진다.
또한 본 실시예는, 실시형태 1 내지 6, 실시예 1, 실시예 2의 어느 한 개와 자유롭게 조합할 수 있다.
실시예4
본 실시예에서는, 표시 모듈에 관하여 설명한다. 표시 모듈의 일례로서, 발광 표시 모듈의 단면도를 도 14을 사용해서 나타낸다.
도14a는, 액티브 매트릭스 기판(1201)과 밀봉기판(1202)이, 씰재(1200)에 의해 고정된 발광 표시 모듈의 단면을 나타내고 있고, 이것들의 사이에는 화소부(1203)가 설치되어 표시 영역을 형성하고 있다.
밀봉기판(1202)과, 화소부(1203) 사이에는, 공간(1204)이 형성된다. 공간에는, 불활성 가스, 예를 들면 질소 가스를 충전하거나, 흡수성이 높은 재료를 가지는 투광성 수지를 형성하여, 수분이나 산소의 침입의 방지를 더욱 더 높일 수 있다. 또한 투광성을 가지고, 흡수성이 높은 수지를 형성해도 된다. 투광성을 가지는 수지에 의해, 발광소자로부터의 빛이 제 2 기판측에 출사될 경우라도, 투과율을 저감하는 않고 형성할 수 있다.
또한, 콘트라스트를 높이기 위해서, 모듈의 적어도 화소부에 편광판, 또는 원편광판(편광판, 1/4λ 판 및 1/2λ판)을 구비하면 된다. 밀봉기판(1202)측으로부터 표시를 인식할 경우, 밀봉기판(1202)에서 순서대로, 1/4λ 판 및 1/2λ 판(1205), 편광판(1206)을 설치하면 된다. 편광판 위에 반사방지막을 더 형성해도 된다.
또한 밀봉기판(1202) 및 액티브 매트릭스 기판(1201)의 양쪽으로부터 표시를 인식하는 경우, 액티브 매트릭스 기판(1201)의 표면에도 마찬가지로, 1/4λ 판 및 1/2λ 판(1205), 편광판(1206)을 설치하면 된다.
액티브 매트릭스 기판(1201)에 설치된 접속 단자(1208)에는, ＦＰＣ(1209)를 통해 배선 기판(1210)이 접속되어 있다. ＦＰＣ 또는 접속 배선에는 화소 구동회로(ＩＣ칩, 드라이버 ＩＣ 등)(1211)이 설치되고, 배선 기판(1210)에는, 콘트롤회로나 전원회로 등의 외부 회로(1212)가 조립되어 있다.
또한 도 14b에 나타나 있는 바와 같이 화소부(1203)과 편광판의 사이, 또는 화소부와 원편광판판 사이에 착색층(1207)을 설치할 수 있다. 이 경우, 화소부에 백색 발광이 가능한 발광소자를 설치하고, ＲＧＢ을 나타내는 착색층을 별도 형성함으로써 풀칼라 표시를 할 수 있다. 또한 화소부에 청색 발광이 가능한 발광소자를 설치하고, 색 변환층 등을 별도설치함으로써 풀칼라 표시를 할 수 있다. 또한 각 화소부, 적색, 녹색, 청색의 발광을 나타내는 발광소자를 형성하고, 또한 착색층을 사용할 수도 있다. 이러한 표시 모듈은, 각 ＲＢＧ의 색순도가 높아, 고정세한 표시가 가능해진다.
도 14c에 있어서는, 도 14a와 달리, 대향 기판을 사용하지 않고 필름 또는 수지 등의 보호막(1221)을 사용해서 액티브 매트릭스 기판 및 발광소자를 봉지하는 경우를 나타낸다. 화소부(1203)의 제 2 화소 전극을 덮어, 보호막(1221)이 설치된다. 제 2 보호막으로서, 에폭시 수지, 우레탄 수지,또는 실리콘 수지 등의 유기 재료를 사용할 수 있다. 또한 제 2 보호막은, 액적 토출법에 의해 폴리머 재료를 적하해서 형성해도 된다. 본 실시예에서는, 디스펜서를 사용해서 에폭시 수지를 토출하고, 건조시킨다. 더구나, 보호막 위에, 대향 기판을 형성해도 된다. 그 밖의 구성은, 도 14a와 같다.
이렇게 대향 기판을 사용하지 않고 봉지하면, 표시장치의 경량화, 소형화, 박막화를 향상시킬 수 있다.
본 실시예의 모듈은, 프린트 기판(1210)이 ＦＰＣ(1209)를 사용해서 실장되어 있지만, 반드시 이 구성에 한정되지는 않는다. ＣＯＧ(Ｃｈｉｐ ｏｎ Ｇｌａｓｓ) 방식을 사용하여, 화소 구동회로(1211), 외부 회로(1212)를 직접 기판 위에 설치시켜도 된다.
또한 본 실시예는, 실시형태 1 내지 6, 실시예 1 내지 3의 어느 한 개와 자유롭게 조합할 수 있다.
실시예5
본 실시예에서는, 상기 실시예에서 나타내는 표시 패널의 건조제에 대해서, 도 15을 사용하여 설명한다.
도 15a은, 표시 패널의 평면도이다. 도 15b는, 도 28a의 A-B에 있어서의 단면도, 도 15c은 도 15a의 C-D에 있어서의 단면도를 나타낸다.
도 15a에 나타나 있는 바와 같이 액티브 매트릭스 기판(1800)과 대향 기판(1801)이, 씰재(1802)에 의해 봉지되어 있다. 제 1 기판과 제 2 기판과의 사이에는, 화소 영역이 설치된다. 화소 영역에는, 소스 배선(1805) 및 게이트 배선(1806)이 교차하는 영역에 있어서, 화소(1807)가 형성되어 있다. 화소 영역과 씰재(1802)의 사이에는, 건조제(1804)가 설치된다. 또한 화소 영역에 있어서, 게이트 배선 또는 소스 배선 위에 건조제(1814)가 설치되어 있다. 또한, 여기에서는, 게이 트 배선 위에 건조제(1814)를 설치하고 있지만, 게이트 배선 및 소스 배선 위에 설치할 수도 있다.
건조제(1804)로서는, 산화칼슘(ＣａＯ)이나 산화바륨(ＢａＯ) 등과 같은 알칼리 토류 금속의 산화물과 같은 화학흡착에 의해 물(H2O)을 흡착하는 물질을 사용하는 것이 바람직하다. 단, 이에 한정하지 않고 제올라이트나 실리카겔 등의 물리흡착에 의해 물를 흡착하는 물질을 사용해도 개의치 않는다.
또한 건조제를, 투습성이 높은 수지에 입상의 물질로서 포함된 상태로 기판에 고정할 수 있다. 여기에서, 투습성이 높은 수지로서는, 예를 들면 에스테르 아클리레이트, 에테르 아크릴레이트, 에스테르 우레탄 아크릴레이트, 에테르 우레탄 아크릴레이트, 부타디엔 우레탄 아크릴레이트, 특수 우레탄 아크릴레이트, 에폭시 아크릴레이트, 아미노 수지 아크릴레이트, 아크릴 수지 아크릴레이트 등의 아크릴 수지를 사용할 수 있다. 이밖에, 비스페놀 Ａ형 액상 수지, 비스페놀 Ａ형 고형 수지, 브롬 함유 에폭시 수지, 비스페놀 Ｆ형 수지, 비스페놀 ＡＤ형 수지, 페놀형 수지, 크레졸형 수지, 노보락형 수지, 고리형 지방족 에폭시 수지, 에피비스형 에폭시 수지, 글리시딜 에스테르 수지, 글리시딜 아민계 수지, 복소환식 에폭시 수지, 변성 에폭시 수지 등의 에폭시 수지를 사용할 수 있다. 또한 이 이외의 물질을 사용해도 개의치 않는다. 또한 예를 들면 실록산 등의 무기물 등을 사용해도 된다.
더욱이, 흡수성을 가지는 물질로서는, 화학흡착에 의해 물을 흡착하는 것이 가능한 분자를 유기용매 중에 혼합한 조성물을 고화시킨 것 등을 사용할 수 있다.
또한, 상기와 같은 투습성이 높은 수지 혹은 무기물로서는, 상기 씰재로서 사용하는 물질보다도 투습성이 높은 물질을 선택하는 것이 바람직하다.
이상과 같은, 본 발명의 발광 장치에서는, 외부에서 발광 장치 내부에 혼입한 물을, 해당 물이 발광소자가 형성된 영역에 이르는 전에 급수할 수 있다. 그 결과, 물에 기인한 화소에 설치된 소자, 대표적으로는 발광소자의 열화를 억제할 수 있다.
도 15b에 나타나 있는 바와 같이 표시 패널의 주변부에 있어서, 건조제(1804)는 씰재(1802)와 화소 영역(1803)의 사이에 설치되어 있다. 또한 대향 기판 또는 액티브 매트릭스 기판에 오목부를 설치하고, 거기에 건조제(1804)를 설치함으로써, 표시 패널을 초박형화하는 것이 가능해 진다.
또한 도 15c에 나타나 있는 바와 같이 화소(1807)에 있어서는, 표시 소자를 구동하는 반도체소자의 일부인 반도체 영역(1811), 게이트 배선(1806), 소스 배선(1805), 및 화소 전극(1812)이 형성되어 있다. 표시 패널의 화소부에 있어서, 건조제(1814)는, 대향 기판에 있어서 게이트 배선(1806)과 중첩하는 영역에 설치된다. 소스 배선과 비교하여, 게이트 배선의 폭은 2 내지 4배이기 때문에, 비표시 영역인 게이트 배선(1806) 위에 건조제(1814)를 설치함으로써, 개구율을 저하하지 않고, 또한 표시 소자에의 수분의 침입 및 그것에 기인하는 열화를 억제할 수 있다. 또한 대향 기판에 오목부를 설치하여, 거기에 건조제를 설치함으로써, 표시 패널을 초박형화하는 것이 가능하다.
또한 본 실시예는, 실시형태 1 내지 6, 실시예 1 내지 4의 어느 한개와 자유롭게 조합할 수 있다.
실시예6
본 실시예에서는, 액정 적하에 액적 토출법을 사용하는 예를 나타낸다. 본 실시예에서는, 대면적 기판(1110)을 사용하여, 패널 4매를 얻는 제조예를 도２５에 나타낸다.
도 25a는, 디스펜서(또는 잉크젯)에 의한 액정층 형성의 도중의 단면도를 나타내고 있으며, 씰재(1112)로 둘러싸여진 화소부(1111)를 덮도록 액정 재료(1114)를 액적 토출장치(1116)의 노즐(1118)로부터 토출, 분사, 또는 적하시키고 있다. 액적 토출장치(1116)는, 도 25a 중의 화살표 방향으로 이동시킨다. 또한, 여기에서는 노즐(1118)을 이동시킨 예를 나타내었지만, 노즐을 고정하고, 기판을 이동시킴으로써 액정층을 형성해도 된다.
또한 도２５b에는 사시도를 보이고 있다. 씰재(1112)로 둘러싸여진 영역에만 선택적으로 액정 재료(1114)를 토출, 분사, 또는 적하시켜, 노즐 주사 방향(1113)에 맞춰서 적하면(1115)이 이동하고 있는 모양을 보이고 있다.
또한 도 25a의 점선으로 둘러싸여진 부분(1119)을 확대한 단면도가 도２５c, 도２５d이다. 액정 재료의 점성이 높은 경우에는, 연속적으로 토출되어, 도２５c과 같이 연결된 채 부착된다. 한편, 액정 재료의 점성이 낮을 경우에는, 간헐적으로 토출되어, 도２５d에 나타나 있는 바와 같이 액적이 적하된다.
또한, 도２５c 중, 1120은 실시예 1에서 얻어지는 역스태거형 ＴＦＴ, 1121은 화소 전극을 각각 가리키고 있다. 화소부(1111)는, 매트릭스 모양으로 배치된 화소 전극과, 상기 화소 전극과 접속되어 있는 스위칭 소자, 여기에서는 역스태거형 ＴＦＴ와, 저장용량(미도시)으로 구성되어 있다.
여기에서, 도 26a 내지 도２６d을 사용하여, 패널 제조의 흐름을 이하에 설명한다.
우선, 절연 표면에 화소부(1034)가 형성된 제 1 기판(1035)을 준비한다. 제 1 기판(1035)은, 미리, 배향막의 형성, 러빙 처리, 구상 스페이서 살포, 또는 기둥 모양 스페이서 형성, 또는 칼라필터의 형성 등을 행해 둔다. 이어서, 도 26a에 나타나 있는 바와 같이 불활성 기체 분위기 또는 감압하에서 제 1 기판(1035) 위에 디스펜서 장치 또는 잉크젯 장치로 씰재(1032)를 소정의 위치(화소부(1034)을 둘러싸는 패턴)에 형성한다. 반투명의 씰재(1032)로서는 필러(직경 6㎛ 내지 24㎛)를 포함하고, 또한, 점도 40 내지 400Ｐａ·ｓ의 것을 사용한다. 또한, 나중에 접하는 액정에 용해하지 않는 씰 재료를 선택하는 것이 바람직하다. 씰재로서는, 아크릴계 광경화 수지나 아크릴계 열경화 수지를 사용하면 된다. 또한 간단한 씰 패턴이므로 씰재(1032)는, 인쇄법으로 형성할 수도 있다.
이어서, 씰재(1032)에 둘러싸여진 영역에 액정(1033)을 잉크젯법에 의해 적하한다(도２６b). 액정(1033)으로서는, 잉크젯법에 의해 토출 가능한 점도를 갖는 공지의 액정 재료를 사용하면 된다. 또한 액정 재료는 온도를 조절함으로써 점도를 설정할 수 있으므로, 잉크젯법에 적합한다. 잉크젯법에 의해 낭비가 없이 필요한 양만큼의 액정(1033)을 씰재(1032)에 둘러싸여진 영역에 유지할 수 있다.
이어서, 화소부(1034)이 설치된 제 1 기판(1035)과, 대향 전극이나 배향막이 설정된 제 2 기판(1031)을 기포가 들어가지 않도록 감압 상태에서 부착한다(도２６c). 여기에서는, 부착시킴과 동시에 자외선 조사나 열처리를 행하여, 씰재(1032)를 경화시킨다. 또한, 자외선 조사에 덧붙여, 열처리를 행해도 된다.
또한 도２７a 및 도 27b에 부착시 또는 부착후에 자외선 조사나 열처리가 가능한 부착장치의 예를 나타낸다.
도２７a 및 도 27b에서는, 1041은 제 1 기판 지지대, 1042은 제 2 기판 지지대, 1044은 창문, 1048은 하부 측정판, 1049은 광원이다. 또한, 도２７a 및 도 27b에 있어서, 도２６과 대응하는 부분은 동일한 부호를 사용하고 있다.
하부 측정판(1048)은 가열 히터가 내장되고 있어, 씰재를 경화시킨다. 또한 제 2 기판 지지대에는 창문(1044)이 설치되어 있어, 광원(1049)으로부터의 자외광 등을 통과시키게 되고 있다. 여기에서는 도면에 나타내지 않은 창문(1044)을 통해서 기판의 위치 얼라인먼트를 행한다. 또한 대향 기판이 되는 제 2 기판(1031)은 미리, 원하는 사이즈로 절단해 두고, 지지대(1042)에 진공 척 등으로 고정해 둔다. 도 27a는 부착하기 전의 상태를 보이고 있다.
부착시에는, 제 1 기판 지지대와 제 2 기판 지지대를 하강시킨 후, 압력을 가해서 제 1 기판(1035)과 제 2 기판(1031)을 부착하고, 그대로 자외광을 조사함으로써 경화시킨다. 부착후의 상태를 도２７b에 나타낸다.
이어서, 스크라이버 장치, 브레이커 장치, 롤 커터 등의 절단 장치를 사용해서 제 1 기판(1035)을 절단한다(도２６d). 이렇게 해서, 1매의 기판으로부터 4개의 패널을 제조할 수 있다. 그리고, 공지의 기술을 사용해서 ＦＰＣ을 부착시킨다.
또한, 제 1 기판(1035), 제 2 기판(1031)으로서는 유리 기판, 또는 플라스틱 기판을 사용할 수 있다.
이상의 공정에 의해 얻어진 액정 모듈의 평면도를 도 28a에 나타내는 동시에, 다른 액정 모듈의 평면도의 예를 도２８b에 나타낸다.
도28a 중에서, 2501은, 액티브 매트릭스 기판, 2506은 대향 기판, 2504은 화소부, 2507은 씰재, 2505은 ＦＰＣ이다. 또한, 액정을 액적 토출법에 의해 토출시켜, 감압하에서 한 쌍의 기판(2501, 2506)을 씰재(2507)로 부착시키고 있다.
세미아모퍼스 실리콘 막으로 이루어진 활성층을 가지는 ＴＦＴ를 사용한 경우, 구동회로의 일부를 제조할 수도 있어, 도２８b과 같은 액정 모듈을 제조할 수 있다.
도30은, 5 내지 50cm2/Ｖ·ｓｅｃ의 전계 효과 이동도가 얻어지는 ＳＡＳ(세미아모퍼스 실리콘)을 사용한 ｎ채널형의 ＴＦＴ로 구성하는 주사선측 구동회로의 블록도를 보이고 있다.
도 30에 있어서 500으로 나타내는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력 회로에 해당하고, 시프트 레지스터는 n개의 펄스 출력 회로에 의해 구성된다. 501은 버퍼 회로이며, 그 앞에 화소(502)가 접속된다.
도31은, 펄스 출력 회로(500)의 구체적인 구성을 나타낸 것이며, n채널형의 ＴＦＴ(601 내지 613)로 회로가 구성되어 있다. 이 때, ＳＡＳ를 사용한 ｎ채널형의 ＴＦＴ의 동작 특성을 고려하여, ＴＦＴ의 사이즈를 결정하면 된다. 예를 들면 채널 길이를 8㎛라고 하면, 채널 폭은 10 내지 80㎛의 범위에서 설정할 수 있다.
또한 버퍼 회로(501)의 구체적인 구성을 도３２에 나타낸다. 버퍼 회로도 마찬가지로 n채널형의 ＴＦＴ(620 내지 635)로 구성되어 있다. 이때, ＳＡＳ를 사용한 ｎ채널형의 ＴＦＴ의 동작 특성을 고려하여, ＴＦＴ의 사이즈를 결정하면 된다. 예를 들면 채널 길이를 10㎛라고 하면, 채널 폭은 10 내지 1800㎛의 범위에서 설정하게 된다.
또한, 세미아모퍼스 실리콘 막으로 이루어진 활성층을 가지는 ＴＦＴ로 형성할 수 없는 구동회로는, ＩＣ칩(미도시)을 실장한다.
도２８b 중, 2511은, 액티브 매트릭스 기판, 2516은 대향 기판, 2512은 소스 신호선 구동회로, 2513은 게이트 신호선 구동회로, 2514은 화소부, 2517은 제 1 씰재, 2515은 ＦＰＣ이다. 또한, 액정을 액적 토출법에 의해 토출시키고, 한 쌍의 기판(2511, 2516)을 제 1 씰재(2517) 및 제 2 씰재로 부착시키고 있다. 구동회로부(2512, 2513)에는 액정은 쓰지 않기 때문에, 화소부(2514)에만 액정을 유지시키고 있으며, 제 2 씰재(2518)는 패널 전체의 보강을 위해 설치되어 있다.
또한 얻어진 액정 모듈에 백라이트 밸브(2604) 및 미러를 설치하고, 커버(2606)로 덮으면, 도２９에 그것의 단면도의 일부를 나타낸 바와 같은 액티브 매트릭스형 액정 표시장치(투과형)가 완성된다. 또한 백라이트를 표시 영역의 외측에 배치하고, 도광판을 사용해도 된다. 또한, 커버와 액정 모듈은 접착제나 유기수지를 사용해서 고정한다. 또한 투과형이므로 편광판(2603)은, 액티브 매트릭스 기판과 대향 기판의 양쪽에 붙인다. 또한 다른 광학 필름(반사 방지 필름이나 편광성 필름 등)이나, 보호 필름(미도시)을 형성해도 된다.
또한, 도２９ 중에서, 2600은 기판, 2601은 화소 전극, 2602은 기둥 모양 스페이서, 2607은 씰재, 2620은 착색층, 차광층이 각 화소에 대응해서 배치된 칼라필터, 2625은 평탄화막, 2621은 대향 전극, 2622, 2623은 배향막, 2624은 액정층, 2619은 보호막이다.
또한 본 실시예는 실시형태 1, 실시 형태 7 내지 12의 어느 한 개와 자유롭게 조합할 수 있다.
실시예7
본 발명의 액정 표시장치, 발광 표시장치, 및 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카 오디오, 오디오 콤포넌트 시스템 등), 노트북형 퍼스널컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ(ＤＶＤ) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 대형화면을 가지는 대형 텔레비젼 등에 본 발명을 사용하는 것이 바람직하다. 그들 전자기기의 구체적인 예를 도 33a 내지 도 33d에 나타낸다.
도 33a는 22인치 내지 50인치의 대화면을 가지는 대형의 표시장치이며, 케이스(1701), 지지대(1702), 표시부(1703), 비디오 입력 단자(1705) 등을 포함한다. 또한, 표시장치는, 퍼스널컴퓨터용, ＴＶ 방송 수신용, 양방향 ＴＶ용 등의 모든 정보표시용 표시장치가 포함된다. 본 발명에 의해, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 비교적 저렴한 대형 표시장치를 실현할 수 있다.
도３３b은 노트북형 퍼스널컴퓨터이며, 본체(1711), 케이스(1712), 표시부(1713), 키보드(1714), 외부 접속 포트(1715), 포인팅 마우스(1716) 등을 포함한다. 본 발명에 의해, 비교적 저렴한 노트북형 퍼스널컴퓨터를 실현할 수 있다.
도３３c은 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 ＤＶＤ 재생장치)이며, 본체(1721), 케이스(1722), 표시부 A(1723), 표시부 B(1724), 기록매체(ＤＶＤ등) 판독부(1725), 조작 키(1726), 스피커부(1727) 등을 포함한다. 표시부 A(1723)는 주로 화상정보를 표시하고, 표시부 B(1724)는 주로 문자정보를 표시한다. 또한, 기록매체를 구비한 화상재생장치에는 가정용 게임 기기 등도 포함된다. 본 발명에 의해, 비교적 저렴한 화상재생장치를 실현할 수 있다.
도３３d은, 와이어리스로 디스플레이만을 운반가능한 ＴＶ이다. 케이스(1732)에는 배터리 및 신호 수신기가 내장되어 있고, 그 배터리로 표시부(1733)나 스피커부(1737)를 구동시킨다. 배터리는 충전기(1730)로 반복해 충전이 가능하게 되어 있다. 또한 충전기(1730)는 영상신호를 송수신하는 것이 가능해서, 그 영상신호를 디스플레이의 신호 수신기에 송신할 수 있다. 케이스(1732)는 조작 키(1736)에 의해 제어한다. 또한 도３３d에 나타내는 장치는, 조작 키(1736)를 조작함으로써, 케이스(1732)로부터 충전기(1730)에 신호를 보내는 것도 가능하기 때문에 영상 음성 양방향 통신장치라고도 할 수가 있다. 또한 조작 키(1736)를 조작함으로써, 케이스(1732)로부터 충전기(1730)에 신호를 보내고, 다시 충전기(1730) 를 송신할 수 있는 신호를 다른 전자기기에 수신시킴으로써, 다른 전자기기의 통신제어도 가능하여, 범용 원격 제어장치라고도 할 수가 있다. 본 발명에 의해, 비교적 대형(22인치 내지 50인치)의 운반 가능한 ＴＶ를 저렴한 제조 프로세스로 제공할 수 있다.
이상과 같이, 본 발명을 실시해서 얻은 발광 장치나 액정 표시장치는, 모든 전자기기의 표시부로서 사용해도 된다.
또한 본 실시예는, 실시형태 1 내지 12, 실시예 1 내지 6의 어느 한개와 자유롭게 조합할 수 있다.
(산업상의 이용 가능성)
본 발명에 따르면, 도체 패턴을 형성하는 발광 장치 제조 프로세스나 액정 표시장치 프로세스에 있어서, 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있다. 따라서, 대폭적인 코스트 다운을 기판 사이즈에 관계없이 실현할 수 있다.
(도면의 주요부분에 대한 부호의 설명)
10: 기판 11: 하지층 12: 도전막 패턴 15: 게이트 전극 17: 인출 전극 18: 게이트 절연막 19: 반도체막 20: 반도체막 32: 마스크 22: 소스 배선 또는 드레인 배선 23: 소스 배선 또는 드레인 배선 24: 채널 형성 영역 25: 드레인 영역 26: 소스 영역 27: 보호막 28: 층간 절연막 29: 볼록부(필러)
30: 제 1 전극 34: 격벽 35: 밀봉기판 36: 유기 화합물을 포함하는 층
37: 제 2 전극 38: 충전재 40: 배선 41: 단자 전극 45: 이방성 도전막 46: ＦＰＣ 220: 도전막 패턴 221: 레이저광 조사한 부분 222: 소스 배선 또는 드레인 배선 223: 드레인 영역 226: 소스 영역 250: 도전막 패턴 251: 레이저광 조사한 부분 252: 소스 배선 또는 드레인 배선 253: 소스 배선 또는 드레인 배선 254: 채널 형성 영역 255: 드레인 영역 256: 소스 영역 260: 게이트 절연막 301: 하지 절연막 302: 게이트 전극 320: 도전막 패턴 322: 소스 배선 또는 드레인 배선 323: 소스 배선 또는 드레인 배선 324: 채널 형성 영역 325: 드레인 영역 326: 소스 영역 401: 레이저빔 직접 묘화장치 402: 퍼스널 컴퓨터 403: 레이저 발진기 404: 전원 405: 광학계
406: 음향광학 변조기 407: 광학계 408: 기판 409: 기판 410: D/A 변환부 411: 드라이버 412: 드라이버 500: 펄스 출력 회로 501: 버퍼 회로 502: 화소 601: n채널형의 ＴＦＴ 602: n채널형의 ＴＦＴ 603: n채널형의 ＴＦＴ 604: n채널형의 ＴＦＴ 608: n채널형의 ＴＦＴ 609: n채널형의 ＴＦＴ 610: n채널형의 ＴＦＴ 611: n채널형의 ＴＦＴ 612: n채널형의 ＴＦＴ 613,620: n채널형의 ＴＦＴ 621: n채널형의 ＴＦＴ 622: n채널형의 ＴＦＴ 623: n채널형의 ＴＦＴ 624: n채널형의 ＴＦＴ 625: n채널형의 ＴＦＴ 626: n채널형의 ＴＦＴ 627: n채널형의 ＴＦＴ 628: n채널형의 ＴＦＴ 629: n채널형의 ＴＦＴ 630: n채널형의 ＴＦＴ 631: n채널형의 ＴＦＴ 632: n채널형의 ＴＦＴ 633: n채널형의 ＴＦＴ 634: n채널형의 ＴＦＴ 635: n채널형의 ＴＦＴ 700: 기판 701: 화소부 702: 화소 703: 주사선측 입력 단자 704: 신호선측 입력 단자 810: 기판 811: 하지막 815: 게이트 전극 818: 게이트 절연막 822: 배선 823: 배선 824: 반도체막 825: 배선 826: n형 반도체막 827: 채널 보호막 828: 층간 절연막 829: 전극 830: 전극 840: 단자 전극 841: 전극 910: 기판911: 하지막 915: 게이트 배선 918: 게이트 절연층 923: 소스 배선층 924: 소스 배선층 925: ｎ형의 반도체층 926: ｎ형의 반도체층 927: 반도체층 928: 층간 절연막 929: 전극 930: 전극 940: 단자 전극 941: 전극 1031: 제 2 기판 1032: 씰재 1033: 액정 1034: 화소부 1035: 제 1 기판 1041: 제 1 기판 지지대 1042: 제 2 기판 지지대 1044: 창문 1048: 하부 측정판 1049: 광원 1110: 대면적 기판 1111: 화소부 1112: 씰재
1113: 노즐 주사 방향 1114: 액정 재료 1115: 적하면 1116: 액적 토출장치 1118: 노즐 1119: 점선으로 둘러싸여진 부분 1120: 역스태거형 ＴＦＴ
1121: 화소 전극 1200: 씰재 1201: 액티브 매트릭스 기판 1202: 밀봉기판 1203: 화소부 1204: 공간 1205: 1/4λ 판 및 1/2λ 판 1206: 편광판 1207: 착색층 1208: 접속 단자 1209: ＦＰＣ 1210: 프린트 기판 1211: 화소 구동회로 1212: 외부 회로 1221: 보호막 1301: 구동용 ＴＦＴ 1302: 절연막 1303: 전계발광층 1304: 제 2 전극 1305: 출사 방향 1306: 양쪽 화살표 방향 1310: 구동회로부 1311: 화소부 1401: 스위칭용 ＴＦＴ 1402: 용량소자 1403: 구동용 ＴＦＴ 1404: 전류제어용 ＴＦＴ 1405: 발광소자 1406: ＴＦＴ 1410: 신호선 1411: 전원선 1412: 전원선 1413: 전원선 1414: 주사선 1415: 전원선 1441: 스위칭용 ＴＦＴ 1442: 용량소자 1443: 구동용 ＴＦＴ 1444: 발광소자 1445: ＴＦＴ 1450: 신호선 1451: 전원선 1452: 전원선 1453: 주사선 1454: 주사선 1500: 대형 기판 1503: 영역 1504: 촬상수단 1505a: 헤드 1505b: 헤드 1505c: 헤드 1507: 스테이지1511: 마커 1600: 기판 1601: 화소 영역 1602: 주사측의 구동회로 1604a, 1604b, 1605a: 구동회로 1605b: 구동회로 1701: 케이스 1702: 지지대 1703: 표시부 1705: 비디오 입력 단자 1711: 본체 1712: 케이스 1713: 표시부 1714: 키보드 1715: 외부 접속 포트 1716: 포인팅 마우스 1721: 본체 1722: 케이스 1723: 표시부 A 1724: 표시부 B 1725: 기록매체 판독부 1726: 조작 키 1727: 스피커부 1730: 충전기 1732: 케이스 1733: 표시부 1736: 조작 키 1737: 스피커부 1800: 액티브 매트릭스 기판 1801: 대향 기판 1802: 씰재 1803: 화소 영역 1804: 건조제 1805: 소스 배선 1806: 게이트 배선 1807: 화소 1811: 화소 1812: 화소 전극 1814: 건조제 2010: 기판 2011: 하지층 2012: 도전막 패턴 2015: 게이트 배선
2018: 게이트 절연막 2019: 반도체막 2020: 반도체막 2021: 마스크 2022: 소스 배선 또는 드레인 배선 2023: 소스 배선 또는 드레인 배선 2024: 채널 형성 영역 2025: 드레인 영역 2026: 소스 영역 2027: 보호막 2028: 층간 절연막 2029: 볼록부(필러) 2030: 화소 전극 2034a: 배향막 2034b: 배향막 2035: 대향 기판 2036a: 착색층 2036b: 차광층(블랙 매트릭스) 2037: 오버코트층 2038,2039: 액정 2040: 배선 2045: 이방성 도전체층 2046: ＦＰＣ 2120: 도전막 패턴 2121: 레이저광 조사한 부분 2122: 소스 배선 또는 드레인 배선 2123: 소스 배선 또는 드레인 배선 2124: 채널 형성 영역 2125: 드레인 영역 2126: 소스 영역 2150: 도전막 패턴 2151: 레이저광 조사한 부분 2152: 소스 배선 또는 드레인 배선 2153: 소스 배선 또는 드레인 배선 2154: 채널 형성 영역 2155: 드레인 영역 2156: 소스 영역 2160: 게이트 절연막 2201: 하지 절연막 2202: 게이트 전극 2220: 도전막 패턴
2222: 소스 배선 또는 드레인 배선 2223: 소스 배선 또는 드레인 배선 2224: 채널 형성 영역 2225: 드레인 영역 2226: 소스 영역 2310: 기판 2311: 하지막 2315: 게이트 전극 2318: 게이트 절연막 2322: 배선 2323: 배선 2324: 반도체막 2325: n형을 가지는 반도체막 2326: n형을 가지는 반도체막 2327: 채널 보호막 2328: 층간 절연막 2329: 전극 2330: 전극 2340: 단자 전극 2341: 전극 2410, 2411: 하지막 2415: 게이트 배선 2418: 게이트 절연층 2423: 소스 배선층 2424: 드레인 배선층 2425: ｎ형의 반도체 2426: ｎ형의 반도체 2427: 반도체층 2428: 층간 절연막 2429: 전극
2430: 전극 2440: 단자 전극 2441: 전극 2501: 기판 2504: 화소부 2505: ＦＰＣ 2506: 대향 기판 2507: 씰재 2511: 기판 2512: 소스 신호선 구동회로 2513: 게이트 신호선 구동회로 2514: 화소부 2515: ＦＰＣ 2516: 대향 기판 2517: 씰재 2518: 제 2 씰재 2600: 기판 2601: 화소 전극 2602: 스페이서 2603: 편광판 2604: 백라이트 밸브 2606: 커버 2607: 씰재 2620: ＣＦ 2621: 대향 전극 2622: 배향막 2623: 배향막 2624: 액정층 2625: 평탄화막

Claims (25)

  1. 기판의 절연 표면 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와,
    상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광하는 단계와,
    노광된 제 1 도전막 패턴을 현상하여, 제 2 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 감광성 재료를 포함하는 도전막 재료는, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ａｌ 또는 Ｐｔ 및 이것의 화합물로 이루어진 그룹에서 선택된 재료를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 감광성 재료는, 네가티브형 감광성 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 감광성 재료는, 포지티브형 감광성 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 기판의 절연 표면 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와,
    상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광하는 단계와,
    노광된 제 1 도전막 패턴을 현상하여, 제 1 도전막 패턴보다 폭이 좁은 제 2 도전막 패턴을 형성하는 단계와,
    상기 제 2 도전막 패턴을 덮는 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 위에 반도체막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 감광성 재료를 포함하는 도전막 재료는, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ａｌ 또는 Ｐｔ 및 이것의 화합물로 이루어진 그룹에서 선택된 재료를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 5항에 있어서,
    상기 감광성 재료는, 네가티브형 감광성 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 5항에 있어서,
    상기 감광성 재료는, 포지티브형 감광성 재료인 것을 특징으로 하는 반도체장치의 제조방법.
  9. 기판의 절연 표면 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와,
    상기 제 1 반도체막 위에 포지티브형의 감광성 재료를 포함하는 도전막 재료를 토출해서 제 1 도전막 패턴을 형성하는 단계와,
    상기 제 1 도전막 패턴의 선택된 부분을 레이저광에 노광시키는 단계와,
    노광된 제 1 도전막 패턴을 현상하여, 소스 전극 및 드레인 전극을 형성하는 단계와,
    상기 소스 전극 및 드레인 전극을 마스크로 사용하여 상기 제 1 반도체막을 에칭 하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9항에 있어서,
    상기 제 1 반도체막 위에 ｎ형 또는 ｐ형의 도전성을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 10항에 있어서,
    상기 소스 전극 및 드레인 전극을 마스크로 사용하여 상기 제 2 반도체막을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 9항에 있어서,
    상기 포지티브형의 감광성 재료를 포함하는 도전막 재료는 액적 토출법에 의해 토출되는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 기판의 제 1 표면 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와,
    상기 제 1 반도체막 위에 네가티브형의 감광성 재료를 포함하는 도전막 재료를 토출해서 제 1 도전막 패턴을 형성하는 단계와,
    상기 제 1 도전막 패턴의 일부를, 상기 제 1 면과 대향하는 상기 기판의 제 2 면 측에서 상기 게이트 전극을 마스크로 사용하여 레이저광을 조사해서 노광하는 단계와,
    노광된 제 1 도전막 패턴을 현상하여, 소스 전극 및 드레인 전극을 형성하는 단계와,
    상기 소스 전극 및 드레인 전극을 마스크로 사용하여, 상기 제 1 반도체막을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 13항에 있어서,
    상기 기판은 절연 표면을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 13항에 있어서,
    상기 제 1 반도체막 위에 ｎ형 또는 ｐ형의 도전성을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제 15항에 있어서,
    상기 소스 전극 및 드레인 전극을 마스크로 사용하여 상기 제 2 반도체막을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 13항에 있어서,
    상기 포지티브형의 감광성 재료를 포함하는 도전막 재료는 액적 토출법에 의해 토출되는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 13항에 있어서,
    상기 소스 전극과 드레인 전극은 상기 게이트 전극의 폭과 동일 간격을 갖도록 자기정합적으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 1 기판의 절연 표면 위에 형성된 게이트 배선 및 게이트 전극 중에서 적어도 1개와,
    상기 게이트 배선 및 게이트 전극 중에서 적어도 1개 위에 형성된 게이트 절연막과,
    상기 게이트 절연막 위에 채널 형성 영역을 포함하는 반도체층과,
    상기 반도체층 위에 형성된 소스 전극 또는 드레인 전극을 구비하고,
    상기 채널 형성 영역의 채널 길이와 상기 소스 전극과 상기 드레인 전극과의 간격 은, 상기 게이트 전극의 폭과 동일한 폭을 갖는 것을 특징으로 하는 반도체장치.
  20. 제 19항에 있어서,
    상기 소스 전극 또는 상기 드레인 전극 위에 형성된 화소 전극을 더 구비한 것을 특징으로 하는 반도체장치.
  21. 제 19항에 있어서,
    상기 채널 형성 영역을 포함하는 반도체층은, 수소 또는 할로겐 수소가 첨가된 비단결정 반도체막, 또는 다결정 반도체막인 것을 특징으로 하는 반도체장치.
  22. 제 19항에 있어서,
    상기 소스 전극 또는 상기 드레인 전극은 감광성 재료를 포함하고 있는 것을 특징 으로 하는 반도체장치.
  23. 제 19항에 있어서,
    상기 반도체장치는, 제 1 기판과, 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판의 쌍 사이에 개지된 액정을 구비한 것을 특징으로 하는 반도체장치.
  24. 제 19항에 있어서,
    상기 반도체장치는, 음극과, 유기 화합물을 포함하는 층과, 양극과, 박막 트랜지스터를 가지는 발광소자를 복수 구비한 것을 특징으로 하는 반도체장치.
  25. 제 19항에 있어서,
    상기 반도체장치는, 영상 음성 양방향 통신장치, 또는 범용 원격 제어장치인 것을 특징으로 하는 반도체장치.
KR1020067015626A 2004-01-26 2005-01-24 전자기기, 반도체장치 및 그의 제조방법 KR101123751B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004017608 2004-01-26
JP2004017583 2004-01-26
JPJP-P-2004-00017608 2004-01-26
JPJP-P-2004-00017583 2004-01-26
PCT/JP2005/001286 WO2005071478A1 (en) 2004-01-26 2005-01-24 Electric appliance, semiconductor device, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070007078A true KR20070007078A (ko) 2007-01-12
KR101123751B1 KR101123751B1 (ko) 2012-03-15

Family

ID=34810138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015626A KR101123751B1 (ko) 2004-01-26 2005-01-24 전자기기, 반도체장치 및 그의 제조방법

Country Status (3)

Country Link
JP (1) JP5386547B2 (ko)
KR (1) KR101123751B1 (ko)
WO (1) WO2005071478A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
TWI752316B (zh) 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
JP6258569B2 (ja) * 2008-08-04 2018-01-10 ザ、トラスティーズ オブ プリンストン ユニバーシティ 薄膜トランジスタ用のハイブリッド誘電体材料
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101745341B1 (ko) 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
US11094899B2 (en) 2016-09-16 2021-08-17 Toray Industries, Inc. Method for manufacturing field effect transistor and method for manufacturing wireless communication device
CN115665926B (zh) * 2022-11-14 2023-03-10 灿芯半导体(成都)有限公司 一种二阶充放电电路的led驱动芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661257A (ja) * 1992-08-05 1994-03-04 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
JPH09260678A (ja) * 1996-03-27 1997-10-03 Canon Inc 薄膜半導体装置の製造方法
JPH1165771A (ja) * 1997-08-25 1999-03-09 Kanto Bussan Kk タッチパネル用電極基板およびその製造方法
JP2000258921A (ja) * 1999-03-10 2000-09-22 Canon Inc パターン形成方法およびその形成パターン
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4250345B2 (ja) * 2000-02-08 2009-04-08 キヤノン株式会社 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法
JP4572501B2 (ja) * 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법

Also Published As

Publication number Publication date
WO2005071478A1 (en) 2005-08-04
JP2011187995A (ja) 2011-09-22
KR101123751B1 (ko) 2012-03-15
JP5386547B2 (ja) 2014-01-15

Similar Documents

Publication Publication Date Title
US7691685B2 (en) Method for manufacturing semiconductor device
KR101123089B1 (ko) 발광 장치, 전자 기기 및 텔레비젼 장치
TWI401638B (zh) 顯示裝置和電子裝置
US7491590B2 (en) Method for manufacturing thin film transistor in display device
KR101193417B1 (ko) 표시 장치, 그 제조 방법, 및 텔레비전
KR101127889B1 (ko) 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
JP2005244204A (ja) 電子機器、半導体装置およびその作製方法
US7416977B2 (en) Method for manufacturing display device, liquid crystal television, and EL television
JP4731970B2 (ja) 発光装置及びその作製方法
KR101123751B1 (ko) 전자기기, 반도체장치 및 그의 제조방법
JP5110785B2 (ja) 表示装置の作製方法
JP4969041B2 (ja) 表示装置の作製方法
JP5057652B2 (ja) 薄膜トランジスタの作製方法
US20070262318A1 (en) Method for manufacturing display device
JP4854994B2 (ja) 配線基板の作製方法及び薄膜トランジスタの作製方法
JP5089027B2 (ja) 半導体装置
JP4628004B2 (ja) 薄膜トランジスタの作製方法
JP5116212B2 (ja) 薄膜トランジスタの作製方法
JP4879496B2 (ja) パターン形成方法
JP4884675B2 (ja) 半導体装置の作製方法
JP4877865B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee