KR20070002624A - Ｐｇｓ 및 이를 포함하는 반도체 소자 - Google Patents
Ｐｇｓ 및 이를 포함하는 반도체 소자 Download PDFInfo
- Publication number
- KR20070002624A KR20070002624A KR1020050058235A KR20050058235A KR20070002624A KR 20070002624 A KR20070002624 A KR 20070002624A KR 1020050058235 A KR1020050058235 A KR 1020050058235A KR 20050058235 A KR20050058235 A KR 20050058235A KR 20070002624 A KR20070002624 A KR 20070002624A
- Authority
- KR
- South Korea
- Prior art keywords
- pgs
- inductor coil
- semiconductor device
- psg
- device including
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 229910016570 AlCu Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 PGS 및 이를 포함하는 반도체 소자에 관한 것으로, 인덕터 코일 내부 및 외부에 PGS(Patterned Ground Shield)를 삽입하여 Q-팩터를 증가시키며, SRF(Self Resonance Frequency)의 감소를 방지여 높은 주파수 영역에서 동작하는 다양한 회로에서 사용 가능한 기술을 제공하는 방법에 관한 것이다.
Description
도 1a 및 도 1b는 종래의 기술에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 평면도 및 그래프.
도 2는 종래의 기술에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 평면도.
도 3a 및 도 3b는 본 발명에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 단면도 및 평면도.
본 발명은 PGS 및 이를 포함하는 반도체 소자에 관한 것으로, 인덕터 코일 의 중심부 및 외곽에 PGS(Patterned Ground Shield)를 삽입하게 되면 Q-팩터가 증가되며, SRF(Self Resonance Frequency)의 감소를 방지하여어 높은 주파수 영역에서 동작하는 다양한 회로에서 사용 가능한 기술을 제공한다.
최근에 실리콘 기판의 RF 회로는 레지스터, 캐패시터 및 인덕터의 수동소자로 구성되어 있다. 상기 인덕터는 에디 전류(Eddy Current)의 영향으로 높은 Q-팩 터를 얻어내기 어려운 단점을 가지고 있다. 따라서, 하기와 같이 PGS (Patterned Ground Shield)을 추가하여 Q-팩터를 증가시키는 방법이 제시되었다.
도 1a 및 도 1b는 종래 기술에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 평면도 및 그래프이다.
도 1a를 참조하면, 평판으로 설계되어진 PGS(20)를 나타낸다. 상기 평판으로 형성된 PGS(20)를 인덕터 코일(10)하부에 전체적으로 삽입하게 되면, 그라운드에 의해 발생하는 기생 캐패시터를 원천적으로 제거할 수 있으며, 반도체 기판을 통한 누설전류를 차단함으로써 Q-팩터를 증가시킬 수 있으나, 인덕터의 사용 가능한 주파수 영역을 보여주는 SRF(Self Resonance Frequency)가 감소되는 문제점이 발생한다.
도 1b를 참조하면, 주파수와 Q-팩터의 관계를 도시한 그래프로서, 상기 평판으로 형성된 PGS의 삽입에 의해 Q-팩터가 증가되지만 SRF가 감소되는 것을 나타낸다.
도 2는 종래 기술에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 평면도이다.
도 2를 참조하면, 상기 도 1a와 같은 평판 형태의 PGS를 삽입하는 경우 발생하는 문제점을 방지하기 위해 PGS(40)의 면적을 감소시켜 인덕터 코일(30)의 가장자리에 설계되어진 PGS(40)를 나타낸다.
여기서, 상기 도 2와 같은 PGS(40)를 삽입하는 경우 SRF의 감소는 방지되지만 완벽한 그라운드의 효과를 얻어내기 어려워 Q-팩터가 상승되지 않는 문제점이 있다.
상술한 종래 기술에 따른 PGS 및 이를 포함하는 반도체 소자에서, 인덕터 코일 내부 및 외부에 PGS를 삽입하여 Q-팩터가 증가되나, PGS가 독립적인 전극으로 작용하여 PGS와 인덕터 사이에서 원하지 않는 기생 캐패시터가 형성되어 인덕터의 사용 가능한 주파수 영역을 보여주는 SRF(Self Resonance Frequency)가 감소되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 인덕터 코일 내부 및 외부에 PGS를 삽입하게 되면 인덕터의 중요한 특성인 Q-팩터가 증가되며 상기 인덕터의 사용가능한 주파수 영역인 SRF의 감소를 방지할 수 있어 높은 주파수 영역에서 동작하는 다양한 회로에서 사용 가능한 PGS 및 이를 포함하는 반도체 소자를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 인덕터 코일을 구비한 반도체 소자의 PGS에 있어서,
상기 PGS는
상기 인덕터 코일의 중심부에 구비된 내측 PGS와,
상기 인덕터 코일의 외곽에 구비된 외측 PGS와,
상기 내측 PGS와 외측 PGS를 연결하는 연결부
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a는 본 발명에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 평면도이다.
도 3a를 참조하면, 나선형의 인덕터 코일과 상기 인덕터 코일 하부의 층간 절연막(120)과, 층간 절연막(120) 내에 PGS(110)가 구비된다.
여기서, PGS(110)는 인덕터 코일 중심부 하측에 내측 PGS, 인덕터 코일 외곽에 외측 PGS, 상기 내측 PGS와 외측 PGS를 연결하는 연결부 및 상기 연결부에 접속되는 그라운드 접속용 비아(130)가 구비된다.
여기서, 인덕터 금속 패턴(140)은 Cu, Al, AlCu, Au 또는 Ag로 형성하는 것이 바람직하다.
도 3b는 본 발명에 따른 PGS 및 이를 포함하는 반도체 소자를 도시한 단면도이다.
도 3b를 참조하면, 나선형의 인덕터 코일(160), 인덕터 코일(160)하부의 층간 절연막(120) 및 층간 절연막(120) 내에 구비되는 PGS(110)를 포함한다. 여기서, PGS(110)은 인덕터 코일(160)의 중심부에 내측 PGS(110a)가 구비되며, 인덕터 코일(160)의 외곽에 외측 PGS(110b)가 구비된다. 또한, 내측 PGS(110a)와 외측 PGS(110b)를 연결하는 연결부(170) 및 연결부(170)에 접속되는 그라운드 접속용 비아(130)가 구비된다.
여기서, PGS(110)는 폴리실리콘층, N Well, P Well, 금속층 및 이들의 조합 중에서 선택된 임의의 한가지로 형성하는 것이 바람직하며, 내측 PGS(110a)와 외측 PGS(110b)로 구성되어 종래 PGS보다 면적이 감소되도록 형성되어 연결하는 연결부(170)가
최소 영역으로 형성되어 상기 그라운드 접속용 비아(130)
또한, 본 발명에 따른 PGS(110)는 종래보다 면적이 감소되도록 하는 것이 바람직하다. PGS(110)가 구비하되, 마그네틱 필드가 집중되는 인덕터 코일(160) 내부에 집중적으로 구비되며, PGS(110)를 그라운드와 연결시키기 위해 상기 인터커넥션 금속 배선과 연결하는 과정에서 콘택 연결 부위(170)가 일부만 구비되어 PGS(110)와 상기 인터커넥션 금속 배선 및 콘택 사이에 발생되는 기생 캐패시턴스를 감소시킬 수 있다.
본 발명에 따른 PGS 및 이를 포함하는 반도체 소자는 인덕터 코일 내부 및 외부에 PGS를 삽입하게 되면 인덕터의 Q-팩터의 증가와 함께 상기 인덕터의 사용가능한 주파수 영역인 SRF의 감소가 방지되어 높은 주파수 영역에서 동작하는 다양한 회로에서 사용 가능한 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (4)
- 인덕터 코일을 구비한 반도체 소자의 PGS에 있어서,상기 PGS는상기 인덕터 코일의 중심부에 구비된 내측 PGS;상기 인덕터 코일의 외곽에 구비된 외측 PGS; 및상기 내측 PGS와 외측 PGS를 연결하는 연결부를 포함하는 것을 특징으로 하는 PGS 및 이를 포함하는 반도체 소자.
- 제 1 항에 있어서,상기 PGS는 폴리실리콘층, N Well, P Well, 금속층 및 이들의 조합 중에서 선택된 임의의 한가지로 형성하는 것을 특징으로는 하는 PGS 및 이를 포함하는 반도체 소자.
- 나선형의 인덕터 코일;상기 인덕터 코일 하부의 층간 절연막;상기 층간 절연막 내에 구비되는 PGS를 포함하되,상기 PGS는상기 인덕터 코일 중심부 하측에 구비된 내측 PGS;상기 인덕터 코일 외곽 하측에 구비된 외측 PGS;상기 내측 PGS와 외측 PGS를 연결하는 연결부; 및상기 연결부에 접속되는 그라운드 접속용 비아;를 초함하는 것을 특징으로 하는 PGS 및 이를 포함하는 반도체 소자.
- 제 1 항에 있어서,상기 인덕터 금속 패턴은 Cu, Al, AlCu, Au 또는 Ag로 형성하는 것을 특징으로 하는 PGS 및 이를 포함하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058235A KR100759252B1 (ko) | 2005-06-30 | 2005-06-30 | Ｐｇｓ 및 이를 포함하는 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058235A KR100759252B1 (ko) | 2005-06-30 | 2005-06-30 | Ｐｇｓ 및 이를 포함하는 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002624A true KR20070002624A (ko) | 2007-01-05 |
| KR100759252B1 KR100759252B1 (ko) | 2007-09-17 |
Family
ID=37869589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058235A KR100759252B1 (ko) | 2005-06-30 | 2005-06-30 | Ｐｇｓ 및 이를 포함하는 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100759252B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3579000B2 (ja) * | 2001-04-05 | 2004-10-20 | シャープ株式会社 | 半導体装置 |
-
2005
- 2005-06-30 KR KR1020050058235A patent/KR100759252B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100759252B1 (ko) | 2007-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4948756B2 (ja) | 集積回路内に形成されたインダクタ及びその製造方法 | |
| TWI395240B (zh) | 積體半導體電感器及其形成方法與積體半導體濾波器 | |
| JP5180625B2 (ja) | 半導体装置 | |
| US7312685B1 (en) | Symmetrical inductor | |
| US8653926B2 (en) | Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements | |
| US7384801B2 (en) | Integrated circuit with inductor having horizontal magnetic flux lines | |
| US6278352B1 (en) | High efficiency thin film inductor | |
| US7724116B2 (en) | Symmetrical inductor | |
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| US7312683B1 (en) | Symmetrical inductor | |
| US9583555B2 (en) | Semiconductor device having inductor | |
| KR100759252B1 (ko) | Ｐｇｓ 및 이를 포함하는 반도체 소자 | |
| KR20100078877A (ko) | 반도체 소자 및 그 형성 방법 | |
| US7477125B1 (en) | Symmetrical inductor device | |
| JP2003086690A (ja) | ポストパッシベーション法を使用した高性能システムオンチップ | |
| US20020093414A1 (en) | Patterned ground shield for mirror current elimination | |
| KR100576542B1 (ko) | 집적형 인덕터 | |
| JP2005236033A (ja) | 半導体装置 | |
| JP2006319208A (ja) | 半導体装置およびその製造方法 | |
| KR20050108843A (ko) | 온 칩 인덕터 및 그 제조방법 | |
| JP2014042050A (ja) | ポストパッシベーション法を使用した高性能システムオンチップ | |
| JP2010118471A (ja) | 半導体装置 | |
| JP2003197749A (ja) | マイクロ波増幅装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 12 |