KR20060125210A - Method for forming micropattern in semiconductor device - Google Patents

Method for forming micropattern in semiconductor device Download PDF

Info

Publication number
KR20060125210A
KR20060125210A KR1020050047125A KR20050047125A KR20060125210A KR 20060125210 A KR20060125210 A KR 20060125210A KR 1020050047125 A KR1020050047125 A KR 1020050047125A KR 20050047125 A KR20050047125 A KR 20050047125A KR 20060125210 A KR20060125210 A KR 20060125210A
Authority
KR
South Korea
Prior art keywords
hard mask
etching process
semiconductor device
forming
fine pattern
Prior art date
Application number
KR1020050047125A
Other languages
Korean (ko)
Other versions
KR101094953B1 (en
Inventor
정진기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050047125A priority Critical patent/KR101094953B1/en
Publication of KR20060125210A publication Critical patent/KR20060125210A/en
Application granted granted Critical
Publication of KR101094953B1 publication Critical patent/KR101094953B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Abstract

A method for fabricating a fine pattern of a semiconductor device is provided to reduce a process procedure by using a hard mask having a carbon containing silicon or a metal component. A substrate on which a target layer(210) to be etched is formed is provided. An organic layer(211) having a polymer containing a carbon is applied on an upper portion of the target layer. A hard mask(212) having a carbon containing silicon or a metal component is applied on an upper portion of the organic layer. A first etching process(214) using O2 plasma is performed to etch the hard mask. A second etching process using the etched hard mask is performed to etch the organic layer. A third etching process using the etched organic layer and the hard mask is performed to etch the target layer.

Description

반도체 소자의 미세패턴 형성방법{METHOD FOR FORMING MICROPATTERN IN SEMICONDUCTOR DEVICE}METHOD FOR FORMING MICROPATTERN IN SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.1A to 1C are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to the prior art.

도 2a 및 도 2b는 본 발명의 바람직한 실시예1에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도,2A and 2B are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to a first embodiment of the present invention;

도 3의 (a) 및 (b)는 도 2a에 도시된 도면을 도시한 SEM 사진.3 (a) and 3 (b) are SEM photographs of the drawings shown in FIG. 2a.

도 4의 (a) 및 (b)는 도 2b에 도시된 도면을 도시한 SEM 사진.4 (a) and 4 (b) are SEM images of the drawings shown in FIG. 2b.

도 5a 내지 도 5c는 본 발명의 바람직한 실시예2에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.5A to 5C are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with a second preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110, 210 : 피식각층110, 210: etched layer

111, 212 : MFHM111, 212: MFHM

112, 213 : 감광막 패턴 112, 213: Photosensitive film pattern

211 : 유기막211: organic film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 미세패턴 형성방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a fine pattern of a semiconductor device.

반도체 소자는 그 내부에 다수의 단위 소자들을 포함한다. 반도체 소자가 고집적화되면서 일정한 셀(cell) 면적 상에 고밀도로 반도체 소자들을 형성하여야 하며, 이로 인하여 단위 소자, 예를 들면 트랜지스터, 캐패시터의 크기는 점차 감소하고 있다. 특히, DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 소자에서 디자인 룰(design rule)이 감소하면서 셀의 내부에 형성되는 반도체 소자들의 크기가 점차 감소하고 있다. 실제로 최근 DRMA 소자의 최소 선폭은 0.1㎛ 이하로 형성된다. 따라서, 셀을 이루는 반도체 소자들의 제조공정에 많은 어려움들이 발생하고 있다. The semiconductor device includes a plurality of unit devices therein. As semiconductor devices are highly integrated, semiconductor devices must be formed at a high density on a predetermined cell area, and thus, the size of unit devices, for example, transistors and capacitors, is gradually decreasing. In particular, as a design rule is reduced in a semiconductor memory device such as a DRAM (Dynamic Random Access Memory), the size of semiconductor devices formed in a cell is gradually decreasing. In fact, the latest line width of the DRMA device is less than 0.1㎛. Therefore, many difficulties arise in the manufacturing process of the semiconductor elements forming the cell.

반도체 소자의 미세 패턴 형성방법은 사진식각법(photolithography)을 이용한다. 반도체 소자가 고집적화되어 감에 따라 포토 마스크 공정시 감광막의 두께를 감소시켜야만 하고, 이로 인해 식각공정시 감광막만으로는 하부층 식각이 더욱더 어려워지는 문제점이 있다. 이러한 문제점을 해결하기 위한 일환으로 아모르퍼스 카본(amorphous carbon)을 하드 마스크(hard mask)로 이용한 반도체 소자의 미세패턴 형성방법이 제안되었다. The method of forming a fine pattern of a semiconductor device uses photolithography. As the semiconductor device is highly integrated, the thickness of the photoresist layer must be reduced during the photomask process, and thus, the etching of the lower layer is more difficult with the photoresist layer only during the etching process. In order to solve this problem, a method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask has been proposed.

도 1a 내지 도 1c는 종래기술에 따른 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세패턴 형성방법을 설명하기 위하여 도시한 공정 단면도들이다.1A to 1C are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask according to the prior art.

먼저 도 1a에 도시된 바와 같이, 식각되는 피식각층(10) 상부에 아모르퍼스 카본막(11), SiON막(12), 하부 반사방지(Bottom Anti-Reflection Coating, BARC)막(13)을 순차적으로 도포한다. 그런 다음 하부 반사방지막(13) 상부에 감광막을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(14)을 형성한다. First, as shown in FIG. 1A, an amorphous carbon film 11, a SiON film 12, and a bottom anti-reflection coating (BARC) film 13 are sequentially formed on the etched layer 10 to be etched. Apply with Then, after the photoresist is coated on the lower anti-reflection film 13, the photoresist pattern 14 is formed by performing exposure and development processes using a photo mask.

이어서, 도 1b에 도시된 바와 같이, 감광막 패턴(14)을 식각 마스크로 이용한 식각공정을 실시하여 하부 반사방지막(13)과 SiON막(12)을 순차적으로 식각한다. Subsequently, as shown in FIG. 1B, an etching process using the photoresist pattern 14 as an etching mask is performed to sequentially etch the lower anti-reflection film 13 and the SiON film 12.

이어서, 도 1c에 도시된 바와 같이, O2 플라즈마를 이용한 식각공정을 실시하여 노출된 아모르퍼스 카본막(11)을 식각한다. 이때, 최상부의 감광막 패턴(14)은 제거되고, SiON막(12)이 아모르퍼스 카본막(11)이 손상되는 것을 차단하게 된다. Subsequently, as shown in FIG. 1C, the exposed amorphous carbon film 11 is etched by performing an etching process using an O 2 plasma. At this time, the uppermost photosensitive film pattern 14 is removed, and the SiON film 12 prevents the amorphous carbon film 11 from being damaged.

이어서, 도시되진 않았지만 식각된 아모르퍼스 카본막(11)을 하드 마스크로 이용한 식각공정을 실시하여 피식각층(10)을 식각한다. 이로써, 피식각층(10)에 미세패턴이 형성된다.Subsequently, although not shown, an etching process using the etched amorphous carbon film 11 as a hard mask is performed to etch the etching target layer 10. As a result, a fine pattern is formed on the etched layer 10.

그러나, 상술한 종래기술에 따른 아모르퍼스 카본막을 하드 마스크로 이용한 반도체 소자의 미세패턴 형성방법은 다음과 같은 문제점들이 발생한다. 첫째, 공정이 복잡하다. 둘째, 아모르퍼스 카본막의 빛 흡수율이 크기 때문에 노광장비에서 정렬을 위해 정렬 키(align key) 부분을 먼저 형성하여야 하는 바, 정렬 키를 형성하기 위한 공정이 추가로 필요하다. 세째, 아모르퍼스 카본막의 증착이 코딩방식이 아닌 증착방식으로 이루어져 웨이퍼 전면에 증착이 이루어지고, 이로 인해 베벨(bevel) 식각공정, 즉 웨이퍼 모서리 부분의 아모르퍼스 카본막 제거공정을 추가로 실시해야 한다.However, the method of forming a fine pattern of a semiconductor device using the amorphous carbon film according to the related art as a hard mask has the following problems. First, the process is complicated. Second, since the light absorption of the amorphous carbon film is large, an alignment key portion must be formed first for alignment in the exposure apparatus, and thus a process for forming the alignment key is additionally required. Third, the deposition of the amorphous carbon film is carried out by the deposition method rather than the coding method, and thus the deposition is performed on the entire surface of the wafer. Therefore, the bevel etching process, that is, the removal of the amorphous carbon film at the edge of the wafer should be additionally performed. .

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 공정을 단순화할 수 있는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a micropattern of a semiconductor device, which has been devised to solve the above problems of the prior art, which can simplify the process.

상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 피식각층이 형성된 기판을 제공하는 단계와, 상기 피식각층 상부에 카본에 실리콘 또는 금속성분이 함유된 하드 마스크를 도포하는 단계와, O2 플라즈마를 이용한 제1 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계와, 식각된 상기 하드 마스크를 이용한 제2 식각공정을 실시하여 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미 세패턴 형성방법을 제공한다. According to an aspect of the present invention, there is provided a substrate on which an etched layer is formed, applying a hard mask containing silicon or a metal component to carbon on the etched layer, and O 2. Forming a fine pattern of the semiconductor device, comprising etching the hard mask by performing a first etching process using plasma, and etching the etching target layer by performing a second etching process using the etched hard mask. Provide a method.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 피식각층이 형성된 기판을 제공하는 단계와, 상기 피식각층 상부에 카본이 함유된 폴리머 형태의 유기막을 도포하는 단계와, 상기 유기막 상부에 카본에 실리콘 또는 금속성분이 함유된 하드 마스크를 도포하는 단계와, O2 플라즈마를 이용한 제1 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계와, 식각된 상기 하드 마스크를 이용한 제2 식각공정을 실시하여 상기 유기막을 식각하는 단계와, 식각된 상기 유기막과 상기 하드 마스크를 이용한 제3 식각공정을 실시하여 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.According to another aspect of the present invention, there is provided a substrate on which an etched layer is formed, coating an organic film in a polymer form containing carbon on the etched layer, and the organic film Applying a hard mask containing silicon or a metal component on carbon, performing a first etching process using an O 2 plasma, and etching the hard mask; and a second etching using the etched hard mask. And etching the organic layer by performing a process, and etching the etched layer by performing a third etching process using the etched organic layer and the hard mask.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. Also, throughout the specification, the same reference numerals denote the same components.

실시예1Example 1

도 2a 및 도 2b는 본 발명의 바람직한 실시예1에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위하여 도시한 공정 단면도들이고, 도 3은 도 2a에 도시된 도면을 각각 평면도 및 단면도로 도시한 SEM(Scanning Electron Microscope) 사진이며, 도 4는 도 2b에 도시된 도면을 각각 평면도 및 단면도로 도시한 SEM 사진이다. 2A and 2B are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to a first exemplary embodiment of the present invention, and FIG. 3 is a plan view and a cross-sectional view of the SEM shown in FIG. 2A, respectively. (Scanning Electron Microscope) is a photograph, Figure 4 is a SEM photograph showing a plan view and a cross-sectional view shown in Figure 2b, respectively.

먼저, 도 2a, 도 3의 (a) 및 (b)에 도시된 바와 같이, 미세패턴이 형성될 피식각층(110) 상부에 멀티-기능 하드 마스크(Multi-Functional hardmask; 이하, 'MFHM'라 함)(111)를 도포한다. 이때, MFHM(111)은 카본에 실리콘(Si)이 전체양에서 0~50% 정도 포함된 물질로 이루어지거나, 카본에 금속성분(metal element), 예를 들면 Ti 또는 Zr 등이 0~50% 정도 포함된 물질로 이루어진다. 이처럼 MFHM(111)은 카본에 실리콘 또는 금속성분이 포함된 막으로 이루어져 있기 때문에 BARC막과 식각 장벽층으로 동시에 기능할 수 있다. 카본 성분은 BARC막으로 기능하고, 실리콘 성분은 후속 식각공정시 사용되는 O2 플라즈마 가스와 반응하여 실리콘 산화막으로 변환되고, 이렇게 변환된 실리콘 산화막이 식각 장벽층으로 기능하게 된다. 물론, 금속성분 또한 O2 플라즈마 가스와 반응하여 TiO2, ZrO2로 변환되어 식각 장벽층으로 기능하게 된다. First, as shown in FIGS. 2A and 3A and 3B, a multi-functional hard mask (hereinafter referred to as 'MFHM') is formed on the etched layer 110 on which the micropattern is to be formed. 111) is applied. In this case, the MFHM 111 is made of a material containing about 0 to 50% of silicon (Si) in carbon, or 0 to 50% of a metal element such as Ti or Zr in carbon. It is made up of a substance that contains a degree. As such, since the MFHM 111 is made of a film containing silicon or a metal component in carbon, the MFHM 111 may simultaneously function as a BARC film and an etching barrier layer. The carbon component functions as a BARC film, and the silicon component reacts with the O 2 plasma gas used in the subsequent etching process to be converted into a silicon oxide film, and the thus converted silicon oxide film serves as an etching barrier layer. Of course, the metal component also reacts with the O 2 plasma gas and is converted into TiO 2 and ZrO 2 to function as an etch barrier layer.

한편, 피식각층(110)은 실리콘 질화막, 실리콘 산화막 또는 실리콘막으로 이루어진다. 이 외에 피식각층(110)은 반도체 소자의 제조공정에 사용되는 질화막, 산화막, 금속층 또는 폴리층일 수도 있다. Meanwhile, the etched layer 110 may be formed of a silicon nitride film, a silicon oxide film, or a silicon film. In addition, the etched layer 110 may be a nitride film, an oxide film, a metal layer, or a poly layer used in the manufacturing process of the semiconductor device.

이어서, MFHM(111) 상부에 감광막을 도포한 후 포토 마스크(photomask)를 이용한 노광공정 및 현상공정을 순차적으로 실시하여 소정의 감광막 패턴(112)을 형성한다. Subsequently, after the photoresist film is coated on the MFHM 111, an exposure process and a development process using a photomask are sequentially performed to form a predetermined photoresist pattern 112.

이어서, 도 2b, 도 4의 (a) 및 (b)에 도시된 바와 같이, 감광막 패턴(112)을 식각 마스크로 이용한 식각공정(113)을 실시하여 MFHM(111)을 식각한다. 이때, 식각공정(113)은 건식식각공정으로 실시하는 바, CF4/O2 가스를 이용하되, CF4/O2 가스비는 1:2 내지 1:50으로 하고, 공정압력은 10~300mTorr로 하며, 공정파워는 50~2000W 범위 내에서 실시한다. 또한, MFHM(111)이 카본과 금속성분으로 이루어진 경우, 식각공정(113)은 염소(Chlorine, Cl)와 산소(Oxygen, O)가 포함되어 있는 가스 조합 플라즈마를 이용하여 실시한다. 한편, 식각공정(113)에 의해 MFHM(111)에 함유된 카본과 식각공정시(113)시 사용된 O2 플라즈마가 반응하여 실리콘 산화막이 형성된다. Subsequently, as illustrated in FIGS. 2B and 4A and 4B, the MFHM 111 is etched by performing an etching process 113 using the photoresist pattern 112 as an etching mask. At this time, the etching process 113 is carried out by a dry etching process, using a CF 4 / O 2 gas, CF 4 / O 2 gas ratio of 1: 2 to 1:50, the process pressure is 10 ~ 300mTorr Process power should be within 50 ~ 2000W. In addition, when the MFHM 111 is made of carbon and a metal component, the etching process 113 is performed by using a gas combination plasma containing chlorine (Cl) and oxygen (Oxygen, O). Meanwhile, the silicon oxide film is formed by reacting carbon contained in the MFHM 111 with the O 2 plasma used in the etching process 113 by the etching process 113.

이어서, 도시되진 않았지만, 식각된 MFHM(111)을 식각 마스크로 이용한 식각공정을 실시하여 피식각층(110)을 식각한다. 이때, 식각공정은 플라즈마 방식으로 실시한다. 이때, MFHM(111)은 식각 장벽층으로 기능하는데, 이는 식각공정(113) 시 O2 플라즈마에 의해 MFHM(111)의 실리콘 성분이 실리콘 산화막으로 변환되기 때문이다. Subsequently, although not shown, an etching process using the etched MFHM 111 as an etching mask is performed to etch the etched layer 110. At this time, the etching process is performed by a plasma method. In this case, the MFHM 111 functions as an etching barrier layer because the silicon component of the MFHM 111 is converted into a silicon oxide film by the O 2 plasma during the etching process 113.

한편, MFHM(111)을 이용한 피식각층(110) 식각공정은 CH4/O2, CHF3 및 Ar를 이용하여 실시하는데, 이 식각공정에 의해 피식각층(110)이 식각되는 동시에 MFHM(111)도 제거된다. 만일, MFHM(111)이 제거되지 않고, 잔류된 경우 플라즈마 감광막 스트립(plasma P/R strip) 방식으로 실시하는 것이 아니라, 아민(amine)이 함유되어 있는 화학(chemical) 용액을 이용하여 실시한다. 이는, 플라즈마 감광막 스트립 공정시에는 MFHM(111) 내에 존재하는 실리콘이 산화되어 MFHM(111) 제거가 어렵기 때문이다. Meanwhile, the etching process of the layer 110 to be etched using the MFHM 111 is performed using CH 4 / O 2 , CHF 3 and Ar. The etching layer 110 is etched by the etching process and the MFHM 111 is simultaneously etched. Is also removed. If the MFHM 111 is not removed and remains, the MFHM 111 is not carried out using a plasma P / R strip, but using a chemical solution containing amine. This is because the silicon present in the MFHM 111 is oxidized in the plasma photosensitive film strip process, so that the removal of the MFHM 111 is difficult.

실시예2Example 2

도 5a 내지 도 5c는 본 발명의 바람직한 실시예2에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위하여 도시한 공정 단면도들로서, 본 발명의 바람직한 실시예2는 피식각층(210)과 MFHM(212) 간에 폴리머 계통의 유기물(211)이 개재된다. 5A through 5C are cross-sectional views illustrating a method of forming a micropattern of a semiconductor device in accordance with a second preferred embodiment of the present invention. The second preferred embodiment of the present invention includes an etched layer 210 and an MFHM 212. The organic substance 211 of a polymer system is interposed in the liver.

먼저, 도 5a에 도시된 바와 같이, 미세패턴이 형성될 피식각층(210) 상부에카본이 함유된 폴리머(polymer) 계통의 유기물(211)을 도포한다. 이때, 카본이 함유된 폴리머 계통의 유기막(211)은 감광막 또는 아모르퍼스 카본막일 수 있다. 한편, 피식각층(210)은 실리콘 질화막, 실리콘 산화막 또는 실리콘막으로 이루어진다. First, as shown in FIG. 5A, an organic material 211 of a polymer system containing carbon is coated on an etched layer 210 on which a micropattern is to be formed. In this case, the polymer-based organic film 211 containing carbon may be a photosensitive film or an amorphous carbon film. Meanwhile, the etched layer 210 may be formed of a silicon nitride film, a silicon oxide film, or a silicon film.

이어서, 유기막(211) 상부에 MFHM(212)를 도포한다. 이때, MFHM(212)은 카본과 실리콘(Si)이 함유된 막으로서, 이때, 실리콘의 함유량은 전체양의 0~50% 범위가 된다. 또는, 카본에 금속성분이 함유된 막으로서, 이때, 금속성분의 함량은 0~50% 범위가 된다. Subsequently, the MFHM 212 is applied over the organic film 211. At this time, the MFHM 212 is a film containing carbon and silicon (Si), wherein the content of silicon is in the range of 0 to 50% of the total amount. Alternatively, the carbon containing a metal component, wherein the content of the metal component is in the range of 0 to 50%.

이어서, MFHM(212) 상부에 감광막을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(213)을 형성한다. Subsequently, after the photoresist film is coated on the MFHM 212, an exposure and development process using a photo mask is performed to form the photoresist pattern 213.

이어서, 도 5b에 도시된 바와 같이, 감광막 패턴(213)을 식각 마스크로 이용한 식각공정(214)을 실시하여 MFHM(212)을 식각한다. 이때, 식각공정(214)은 CF4/O2 가스를 이용하고, CF4/O2 가스비는 2~50로 하며, 공정압력은 10~300mTorr, 공정파워는 50~2000W 범위 내에서 실시한다. 또한, 식각공정(214)은 카본과 금속성분으로 이루어진 경우 염소(Cl)과 산소(O)가 포함되어 있는 가스 조합 플라즈마를 이용하여 실시한다.Subsequently, as illustrated in FIG. 5B, an etching process 214 using the photoresist pattern 213 as an etching mask is performed to etch the MFHM 212. At this time, the etching process 214 uses CF 4 / O 2 gas, CF 4 / O 2 gas ratio is 2 ~ 50, the process pressure is 10 ~ 300mTorr, process power is carried out within the range of 50 ~ 2000W. In addition, the etching process 214 is performed using a gas combination plasma containing chlorine (Cl) and oxygen (O) when the carbon and the metal component.

이어서, 도 5c에 도시된 바와 같이, 식각된 MFHM(212)을 식각 마스크로 이용한 식각공정을 실시하여 유기막(211)을 식각한다. 이때, 식각공정은 O2가 포함된 가스를 이용하여 플라즈마 방식으로 실시하는 바, 식각공정시 O2 플라즈마로 인해 MFHM(212) 내의 실리콘(또는, 금속성분)과 O2가 반응하여 실리콘 산화막으로 변화되며, 이로 인하여 MFHM(212)는 하부 감광막(211) 식각시 식각 장벽층으로 기능하게 된다.Subsequently, as illustrated in FIG. 5C, the organic layer 211 is etched by performing an etching process using the etched MFHM 212 as an etching mask. The etching process of a silicon (or a metal) and O 2 are reacted with the silicon oxide film in using the gas including the O 2 because of the bar, the etching O 2 plasma during the process performed by a plasma method MFHM (212) As a result, the MFHM 212 functions as an etch barrier layer when the lower photoresist layer 211 is etched.

이어서, 도시되진 않았지만, 도 5b 및 도 5c에서 식각된 MFHM(212)와 유기막(211)을 식각 마스크로 이용한 식각공정을 실시하여 피식각층(210)을 식각한다. 이때, MFHM(212)은 비교적 얇게 도포되어 있기 때문에 상기 식각공정시 모두 제거된 다. Subsequently, although not shown, an etching process using the MFHM 212 and the organic layer 211 etched in FIGS. 5B and 5C as an etching mask is performed to etch the etching target layer 210. At this time, since the MFHM 212 is applied relatively thin, all of the MFHM 212 is removed during the etching process.

이어서, 유기막(211)을 스트립 공정을 실시하여 제거한다. 유기막(211)은 카본으로 함유된 폴리머 형태의 유기물로 이루어져 있기 때문에 일반적인 스트립 공정으로 제거가 가능하다.Next, the organic film 211 is removed by performing a strip process. Since the organic layer 211 is formed of an organic material in a polymer form containing carbon, it may be removed by a general strip process.

이처럼 본 발명의 바람직한 실시예2에 따른 반도체 소자의 제조방법은 MFHM(212)와 피식각층(210) 사이에 유기막(211)을 형성하는데 그 이유는 다음과 같다. As described above, in the method of manufacturing the semiconductor device according to the second exemplary embodiment of the present invention, the organic layer 211 is formed between the MFHM 212 and the etched layer 210.

우선, 실시예1처럼 MFHM(111)만을 피식각층(110) 상부에 도포하는 경우 MFHM(111)이 식각 장벽층으로 기능하도록 하기 위해서는 MFHM(111)을 비교적 두껍게 형성하여야만 한다. 이 경우, MFHM(111)이 피식각층(110) 식각공정시 제거되지 않고 그대로 피식각층(110) 상부에 잔류하여 별도의 제거공정을 실시하여야만 한다. First, when only the MFHM 111 is applied to the etched layer 110 as in Example 1, in order for the MFHM 111 to function as an etch barrier layer, the MFHM 111 must be formed relatively thick. In this case, the MFHM 111 is not removed during the etching process of the etching layer 110, and thus, the MFHM 111 remains on the etching layer 110 and must be separately removed.

전술한 바와 같이, MFHM(111) 내에 함유된 실리콘이 O2에 의해 실리콘 산화막으로 변환되기 때문에 일반적인 감광막 스트립 공정으로는 제거하기가 어렵고, 아민이 함유된 화학 용액을 사용하여야 하기 때문에 그 만큼 공정이 복잡해질 수 있다. As described above, since the silicon contained in the MFHM 111 is converted into a silicon oxide film by O 2 , it is difficult to remove it by a general photosensitive film strip process, and the process is required because a chemical solution containing amine must be used. Can be complicated.

따라서, 실시예2에서와 같이 MFHM(212)을 스트립 공정을 통해 제거될 수 있을 정도로 비교적 얇게 증착하고, MFHM(212)이 얇게 증착됨에 따라 저하되는 식각 장벽층으로서의 기능을 비교적 스트립 공정을 통해 제거가 용이한 유기막(211)을 형성함으로써 보상해준다. Thus, as in Example 2, the MFHM 212 is deposited relatively thin enough to be removed through the strip process, and the function as an etch barrier layer deteriorated as the MFHM 212 is deposited thinly is removed through the strip process. Compensation is made by forming an organic film 211 that is easy to use.

본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 미세패턴을 형성하기 위한 반도체 제조공정시 카본에 실리콘 또는 금속성분이 함유된 하드 마스크를 이용함으로써 공정을 단순화할 수 있다. As described above, according to the present invention, the process can be simplified by using a hard mask containing silicon or a metal component in carbon during the semiconductor manufacturing process for forming the fine pattern.

Claims (20)

피식각층이 형성된 기판을 제공하는 단계;Providing a substrate on which an etched layer is formed; 상기 피식각층 상부에 카본에 실리콘 또는 금속성분이 함유된 하드 마스크를 도포하는 단계;Applying a hard mask containing silicon or a metal component to carbon on the etched layer; O2 플라즈마를 이용한 제1 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계; 및Etching the hard mask by performing a first etching process using an O 2 plasma; And 식각된 상기 하드 마스크를 이용한 제2 식각공정을 실시하여 상기 피식각층을 식각하는 단계Etching the etched layer by performing a second etching process using the etched hard mask; 를 포함하는 반도체 소자의 미세패턴 형성방법.Method of forming a fine pattern of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 실리콘 또는 상기 금속성분의 함량은 상기 하드 마스크의 전체양에서 1~50%인 반도체 소자의 미세패턴 형성방법.The method of forming a fine pattern of a semiconductor device is the content of the silicon or the metal component is 1 to 50% of the total amount of the hard mask. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 금속성분은 Ti 또는 Zr인 반도체 소자의 미세패턴 형성방법.The metal component is Ti or Zr method of forming a fine pattern of a semiconductor device. 제 1 항에 있어서, The method of claim 1, 상기 제1 식각공정은 CF4/O2 가스를 이용하여 실시하는 반도체 소자의 미세패턴 형성방법.The first etching process is a method of forming a fine pattern of a semiconductor device using a CF 4 / O 2 gas. 제 4 항에 있어서, The method of claim 4, wherein 상기 CF4/O2 가스비는 1:2 내지 1:50인 반도체 소자의 미세패턴 형성방법.The CF 4 / O 2 gas ratio is 1: 2 to 1:50 method of forming a fine pattern of a semiconductor device. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 제1 식각공정은 10~300mTorr의 공정압력과 50~2000W의 공정파워에서 실시하는 반도체 소자의 미세패턴 형성방법. The first etching process is a fine pattern forming method of a semiconductor device performed at a process pressure of 10 ~ 300mTorr and a process power of 50 ~ 2000W. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 제1 식각공정은 상기 하드 마스크가 상기 카본과 상기 금속성분으로 이루어진 경우, 염소와 산소가 포함되어 있는 가스 조합 플라즈마를 이용하여 실시하 는 반도체 소자의 미세패턴 형성방법. The first etching process is a method of forming a fine pattern of a semiconductor device using a gas combination plasma containing chlorine and oxygen when the hard mask comprises the carbon and the metal component. 제 1 항에 있어서, The method of claim 1, 상기 하드 마스크는 상기 제2 식각공정시 모두 제거되는 반도체 소자의 미세패턴 형성방법.The hard mask is a method of forming a fine pattern of a semiconductor device is removed during the second etching process. 제 1 항에 있어서, The method of claim 1, 상기 하드 마스크의 상기 실리콘 또는 상기 금속성분은 상기 제1 식각공정시 사용되는 상기 O2 플라즈마와 반응하여 산화막으로 변환되는 반도체 소자의 미세패턴 형성방법.The silicon or the metal component of the hard mask reacts with the O 2 plasma used in the first etching process is converted into an oxide film. 제 1 항에 있어서, The method of claim 1, 상기 제2 식각공정시 상기 하드 마스크가 제거되지 않고 상기 피식각층 상부에 잔류되는 경우, 아민이 함유된 화학 용액을 이용한 제3 식각공정을 실시하여 잔류된 상기 하드 마스크를 제거하는 단계를 더 포함하는 반도체 소자의 미세패턴 형성방법.If the hard mask is not removed during the second etching process and remains on the etched layer, performing a third etching process using a chemical solution containing an amine to remove the remaining hard mask; Method of forming a fine pattern of a semiconductor device. 피식각층이 형성된 기판을 제공하는 단계;Providing a substrate on which an etched layer is formed; 상기 피식각층 상부에 카본이 함유된 폴리머 형태의 유기막을 도포하는 단계;Coating an organic film in a polymer form containing carbon on the etched layer; 상기 유기막 상부에 카본에 실리콘 또는 금속성분이 함유된 하드 마스크를 도포하는 단계;Applying a hard mask containing silicon or a metal component to carbon on the organic layer; O2 플라즈마를 이용한 제1 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계; Etching the hard mask by performing a first etching process using an O 2 plasma; 식각된 상기 하드 마스크를 이용한 제2 식각공정을 실시하여 상기 유기막을 식각하는 단계; 및Etching the organic layer by performing a second etching process using the etched hard mask; And 식각된 상기 유기막과 상기 하드 마스크를 이용한 제3 식각공정을 실시하여 피식각층을 식각하는 단계Etching the etched layer by performing a third etching process using the etched organic layer and the hard mask; 를 포함하는 반도체 소자의 미세패턴 형성방법.Method of forming a fine pattern of a semiconductor device comprising a. 제 11 항에 있어서, The method of claim 11, 상기 실리콘 또는 상기 금속성분의 함량은 상기 하드 마스크의 전체양에서 1~50%인 반도체 소자의 미세패턴 형성방법.The method of forming a fine pattern of a semiconductor device is the content of the silicon or the metal component is 1 to 50% of the total amount of the hard mask. 제 11 항 또는 제 12 항에 있어서, The method according to claim 11 or 12, 상기 금속성분은 Ti 또는 Zr인 반도체 소자의 미세패턴 형성방법.The metal component is Ti or Zr method of forming a fine pattern of a semiconductor device. 제 11 항에 있어서, The method of claim 11, 상기 제2 식각공정은 CF4/O2 가스를 이용하여 실시하는 반도체 소자의 미세패턴 형성방법.The second etching process is a method of forming a fine pattern of a semiconductor device using a CF 4 / O 2 gas. 제 14 항에 있어서, The method of claim 14, 상기 CF4/O2 가스비는 1:2 내지 1:50인 반도체 소자의 미세패턴 형성방법.The CF 4 / O 2 gas ratio is 1: 2 to 1:50 method of forming a fine pattern of a semiconductor device. 제 14 항 또는 제 15 항에 있어서, The method according to claim 14 or 15, 상기 제2 식각공정은 10~300mTorr의 공정압력과 50~2000W의 공정파워에서 실시하는 반도체 소자의 미세패턴 형성방법. The second etching process is a fine pattern forming method of a semiconductor device performed at a process pressure of 10 ~ 300mTorr and a process power of 50 ~ 2000W. 제 14 항 또는 제 15 항에 있어서, The method according to claim 14 or 15, 상기 제2 식각공정은 상기 하드 마스크가 상기 카본과 상기 금속성분으로 이루어진 경우, 염소와 산소가 포함되어 있는 가스 조합 플라즈마를 이용하여 실시하는 반도체 소자의 미세패턴 형성방법. And the second etching process is performed using a gas combination plasma containing chlorine and oxygen when the hard mask comprises the carbon and the metal component. 제 11 항에 있어서, The method of claim 11, 상기 하드 마스크는 상기 제3 식각공정시 모두 제거되는 반도체 소자의 미세패턴 형성방법.The hard mask is a method of forming a fine pattern of a semiconductor device is removed during the third etching process. 제 11 항에 있어서, The method of claim 11, 상기 하드 마스크의 상기 실리콘 또는 상기 금속성분은 상기 제2 식각공정시 사용되는 상기 O2 플라즈마와 반응하여 산화막으로 변환되는 반도체 소자의 미세패턴 형성방법.The silicon or the metal component of the hard mask reacts with the O 2 plasma used in the second etching process is converted into an oxide film. 제 11 항에 있어서, The method of claim 11, 상기 제3 식각공정시 상기 하드 마스크가 제거되지 않고 상기 피식각층 상부에 잔류되는 경우, 아민이 함유된 화학 용액을 이용한 제3 식각공정을 실시하여 잔류된 상기 하드 마스크를 제거하는 단계를 더 포함하는 반도체 소자의 미세패턴 형성방법.If the hard mask is not removed during the third etching process and remains on the etched layer, performing a third etching process using a chemical solution containing an amine to remove the remaining hard mask; Method of forming a fine pattern of a semiconductor device.
KR1020050047125A 2005-06-02 2005-06-02 Method for forming micropattern in semiconductor device KR101094953B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047125A KR101094953B1 (en) 2005-06-02 2005-06-02 Method for forming micropattern in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047125A KR101094953B1 (en) 2005-06-02 2005-06-02 Method for forming micropattern in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060125210A true KR20060125210A (en) 2006-12-06
KR101094953B1 KR101094953B1 (en) 2011-12-15

Family

ID=37729647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047125A KR101094953B1 (en) 2005-06-02 2005-06-02 Method for forming micropattern in semiconductor device

Country Status (1)

Country Link
KR (1) KR101094953B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003540B2 (en) 2006-12-28 2011-08-23 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
KR20180062404A (en) * 2016-11-30 2018-06-08 도쿄엘렉트론가부시키가이샤 Plasma etching method
KR102096180B1 (en) 2018-10-29 2020-04-01 연세대학교 산학협력단 Appratus and method for forming pattern on substrate using oxide film imprinting

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981398A (en) 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer
US6861347B2 (en) * 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
JP2005123406A (en) 2003-10-16 2005-05-12 Tokyo Electron Ltd Plasma etching method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003540B2 (en) 2006-12-28 2011-08-23 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
KR20180062404A (en) * 2016-11-30 2018-06-08 도쿄엘렉트론가부시키가이샤 Plasma etching method
KR102096180B1 (en) 2018-10-29 2020-04-01 연세대학교 산학협력단 Appratus and method for forming pattern on substrate using oxide film imprinting

Also Published As

Publication number Publication date
KR101094953B1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
US7354847B2 (en) Method of trimming technology
US9684234B2 (en) Sequential infiltration synthesis for enhancing multiple-patterning lithography
KR100655536B1 (en) Silylation method for reducing critical dimension loss and resist loss
TWI380350B (en) Double patterning strategy for contact hole and trench in photolithography
KR100876808B1 (en) Method for Pattern Formation of Semiconductor Device
US8293460B2 (en) Double exposure patterning with carbonaceous hardmask
US9581900B2 (en) Self aligned patterning with multiple resist layers
US20100099046A1 (en) Method for manufacturing semiconductor device
JP2009158907A (en) Fine pattern forming method of semiconductor element
KR100843553B1 (en) Patterning Method Of Organic materials Of Organic Electric Device and Organic Thin Film Transistor and Organic Electronic Emitting Device
KR20060056346A (en) A semiconductor device having an organic anti-reflective coating(arc) and method therefor
US6811959B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US6835666B2 (en) Method for fabricating a mask for semiconductor structures
KR101094953B1 (en) Method for forming micropattern in semiconductor device
US8163654B2 (en) Method for fabricating fine pattern in semiconductor device
KR100741926B1 (en) Method for forming poly-silicon pattern
JP5226863B2 (en) Method for manufacturing CMOS image sensor using double hard mask layer
JP3585039B2 (en) Hole forming method
US20080280216A1 (en) Method of forming a hard mask pattern in a semiconductor device
TWI333239B (en) Method of forming contact hole
US20030073041A1 (en) Partial photoresist etching
US7842451B2 (en) Method of forming pattern
KR20030058247A (en) A forming method of semiconductor device with improved protection of pattern deformation
KR100664865B1 (en) Method for forming metal line with oxidation layer and semiconductor device providing with said metal line
TW511151B (en) Dry development having bilayer resist

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee