KR20060118260A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20060118260A KR20060118260A KR1020050040867A KR20050040867A KR20060118260A KR 20060118260 A KR20060118260 A KR 20060118260A KR 1020050040867 A KR1020050040867 A KR 1020050040867A KR 20050040867 A KR20050040867 A KR 20050040867A KR 20060118260 A KR20060118260 A KR 20060118260A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- gas
- film
- wafer
- tungsten
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 36
- 239000010937 tungsten Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 21
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000010926 purge Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims 2
- 239000011261 inert gas Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 239000002356 single layer Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 게이트 산화막, 폴리실리콘막 및 텅스텐막을 순차적으로 형성하는 단계와, 상기 텅스텐막 상에 LP-CVD 방법으로 형성된 산화막을 이용하여 하드 마스크를 형성하는 단계와, 상기 하드 마스크를 이용하여 상기 텅스텐막을 식각하는 단계를 포함한다.
이와 같은 본 발명은 하드 마스크로 텅스텐 산화가 발생하지 않으면서 인장응력(tensile stress)를 가지는 LP-CVD 산화막을 형성함으로써 공정을 단순화 시키고, 전극 전체에 걸리는 스트레스를 완화시킬 수 있어 제품의 코스트(cost) 절감 및 특성을 향상시킬 수 있다.
텅스텐 게이트, 하드 마스크, LP-CVD
Description
도 1은 PE-CVD 방식에 의한 산화막 형성시 온도 변화에 따른 스트레스 변화를 보여주는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
도 4는 LP-CVD 방식에 의한 산화막 형성시 온도 변화에 따른 스트레스 변화를 보여주는 그래프이다.
도 5a 및 도 5b는 본 발명을 적용하였을 때, 텅스텐 산화가 발생하지 않음을 보여주는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 반도체 기판 202 : 게이트 산화막
204 : 폴리실리콘막 206 : 텅스텐막
208 : 하드 마스크
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 텅스텐막을 이용한 게이트 형성방법에 관한 것이다.
반도체 소자의 고속 고집적화에 따라 텅스텐을 게이트의 전극으로 사용하는데, 그 이유는 실리사이드에 비해 저항이 낮아 동작 속도를 향상시킬 수 있고, 게이트 전극의 높이를 낮게 형성할 수 있으며, 간섭현상을 방지할 수 있기 때문이다. 그러나, 텅스텐막의 산화 문제로 인하여 낮은 온도에서 텅스텐막 형성 공정을 실시하여야 하고, 텅스텐막을 패터닝하기 위한 하드 마스크는 산화방지막, PE-CVD 산화막 및 반사방지막(Anti Reflective Coating; ARC)을 적층하여 형성하여야 한다.
상기와 같이 산화방지막, PE-CVD 산화막 및 반사방지막이 적층된 하드 마스크를 이용할 경우, 하드 마스크의 적층 공정이 복잡하고, 그에 따른 하드 마스크의 패터닝 절차가 복잡하다. 이로 인하여 패터닝이 어렵고, 부산물에 의한 결함(defect)이 발생될 우려가 있다.
또한, 산화방지막, PE-CVD 산화막 및 반사방지막이 적층된 하드 마스크는 두껍게 형성함에도 불구하고 텅스텐과 같은 방향의 압축(compressive) 특성을 지니고 있어 전극 및 게이트 산화막 전체에 심한 스트레스(stress)를 발생시켜 전자 또는 전공의 이동 특성을 저하 시킨다. 이에 대한 문제점을 도 1을 이용하여 설명하기로 한다.
도 1은 PE-CVD 방식에 의한 산화막을 형성하였을 때, 온도 변화에 따른 스트레스 변화를 나타낸 그래프이다. 도 1의 A는 온도를 증가시켰을 때의 스트레스 변화를 보여주며, B는 이를 상온으로 냉각시키는 과정에서의 스트레스 변화를 그래프로 나타낸 것이다. 이 두 곡선에서 도 1의 C만큼의 차이를 보이는 것은 물질의 변화가 생겼다는 것을 보여주며, 특히, 부피 변화를 보여주고 있다. 그리고 도 1에서 보여주는 스트레스는 텅스텐막이 가진 스트레스와 동일하다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 단일층 구조의 하드 마스크를 형성하여 텅스텐막을 고유의 상태로 유지하면서 공정을 단순화시키고, 폴리실리콘막과 텅스텐막 전반에 작용하는 스트레스의 불균형을 완화시키므로써 전하 또는 정공의 이동 특성을 개선시키기 위한 반도체 소자의 제조방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판상에 게이트 산화막, 폴리실리콘막 및 텅스텐막을 순차적으로 형성하는 단계와, 상기 텅스텐막 상에 LP-CVD 방법으로 형성된 산화막을 이용하여 하드 마스크를 형성하는 단계와, 상기 하드 마스크를 패터닝한 후, 패터닝된 상기 하드 마스크를 이용하여 상기 텅스텐막, 폴리실리콘막 및 게이트 산화막을 식각하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2를 참조하면, 반도체 기판(200) 상에 게이트 산화막(202), 폴리실리콘막(204) 및 텅스텐막(206)을 순차적으로 형성한다. 이때, 폴리실리콘막(204)은 텅스텐막(206)으로부터 게이트 산화막(202)을 보호하기 위해 형성하고, 텅스텐막(206)은 소자의 특성에 따라 적절한 전기적 특성을 확보할 수 있는 두께로 형성한다.
이어서, 텅스텐막(206) 상에 LP-CVD 방법으로 형성된 산화막을 이용하여 하드 마스크(208)를 형성한다. 이때, 산화막을 이용한 하드 마스크는 배치 타입(batch type) 또는 매엽식(single type)의 저압화학 기상 증착 장치를 사용하여 형성한다.
배치 타입의 경우에는, 로 안이나 웨이퍼 표면에 존재하는 산소 가스에 의해 발생되는 텅스텐 산화를 방지하기 위하여 텅스텐 산화가 발생하지 않는 20℃ 내지 400℃의 온도에서 웨이퍼 로딩을 실시한다. 이때, 질소 가스를 플로우(flow)하여 로 안이나 웨이퍼 표면에 존재하는 산소 가스를 줄여주는데, 이를 더 효과적으로 하기 위해 N2 퍼지 박스 및 로더록크(load lock) 장치를 사용한다. 여기서, 산소 가스를 완전히 제거하였다면, 로딩 온도를 높일 수 있으나, 웨이퍼 표면에 존재할 수 있는 산소 가스를 고려한다면 로딩을 저온에서 실시하는 것이 유리하다. 웨이퍼 로딩이 완료되면, 같은 온도를 유지한 상태에서 질소 가스를 플로우하고 저압을 형성한 후, 충분한 퍼지를 실시하여 로 내부, 가스 라인, 밸브 및 MFC등에 존재하는 산소계열의 가스를 전부 제거한다. 여기서, N2 퍼지 박스 및 로더록크 장치를 사용하면, 산소 가스를 제거하는 퍼지 시간이 줄어 공정 시간을 감소 시킬 수 있다. 그런 다음, 온도를 증착시의 조건까지 상승시킨 후, 산소 가스는 사용하지 않고, TEOS의 단일 가스를 사용하거나 TEOS 및 질소 가스를 혼합한 혼합 가스를 사용하여 증착 공정을 실시한다.
매엽식은 저압 진공이 가능한 로더록크 및 웨이퍼 이송 장치를 이용하여 로더록크 내와 웨이퍼의 이동 공간내의 질소 및 아르곤 계열의 가스로 퍼지 및 저압 진공을 실시하여 산소 가스를 최소화한다. 그런 다음, 로더록크와 웨이퍼 이송 장치를 이용하여 웨이퍼를 챔버 내로 이동하여 저압 진공 상태에서 퍼지를 실시하고, 온도와 압력을 증착시의 조건으로 만든다. 이어서, 필요에 따라 챔버 내부에 NH3 가스를 플로우하여 텅스텐 표면을 질화시켜 산화 저항성을 증가 시킬 수도 있다.
이어서, TEOS의 단일 가스를 사용하거나 TEOS, 질소 및 아르곤등의 가스를 혼합한 혼합 가스를 사용하여 산화막을 형성한다. 이때, 산소 가스는 노출된 텅스텐의 산화를 야기시키는 소스이기 때문에 사용하지 않는다.
상기와 같은 방법으로 형성된 하드 마스크(208)를 패터닝한 후, 이를 마스크로 텅스텐막(206), 폴리실리콘막(204) 및 게이트 산화막(202)을 순차적으로 식각하 여 게이트를 형성한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
본 발명의 다른 실시예는 일 실시예에 따른 반도체 소자의 제조 과정과 동일한 공정 단계를 가진다. 그러나 다른 실시예는 하드 마스크(208)를 형성한 후, 하드 마스크(208) 상에 반사 방지막(210)을 형성한다. 이때, 하드 마스크(208) 상에 반사 방지막(210)을 형성함으로써, 노광 조건의 안정성을 확보할 뿐만 아니라, PR(Photo Resistor)의 종류에 따른 붕괴(degradation)가 발생하지 않는다.
도 4는 LP-CVD 방식에 의한 산화막 형성시 온도 변화에 따른 스트레스 변화를 보여주는 그래프이다. 도 4의 D는 온도를 증가시켰을 때의 스트레스 변화를 보여주며, E는 이를 상온으로 냉각시키는 과정에서의 스트레스 변화를 그래프로 나타낸 것으로 이 두 곡선은 스트레스의 변화가 없다. 스트레스의 변화가 없다는 것은 물질의 변화가 없다는 것을 보여준다.
도 5a 및 도 5b는 본 발명을 적용하였을 때, 텅스텐 산화가 발생하지 않음을 보여주는 그래프이다. 도 5a는 XRD(X-ray-Diffration)로 분석하여 본 XRD 패턴들로서 주 피크(peak)가 텅스텐으로 되어 있는데, 이는 텅스텐 산화가 발생하지 않았다는 것을 보여주는 것이다. 도 5b는 AES(Auger Electron Spectroscopy) 분석 장비를 사용하여 표면의 성분 분석을 실시한 것으로 처음에는 산소 계열의 물질이 존재하 였으나, 시간에 따라 산소 계열의 물질이 제거되어 텅스텐만 존재한다는 것을 보여주고 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 텅스텐 산화가 발생하지 않으면서 인장응력(tensile stress)를 가지는 LP-CVD 산화막을 이용하여 단층으로 하드 마스크를 형성함으로써 공정을 단순화 시키고, 전극 전반에 작용하는 스트레스의 불균형을 완화시켜 전하 또는 정공의 이동을 증가시킬 수 있다. 그 결과, 제품의 코스트(cost) 절감 및 특성을 향상시킬 수 있다.
또한, LP-CVD 산화막으로 형성된 하드 마스크상에 반사방지막을 형성함으로써 노광 조건의 안정성을 확보할 수 있고, PR의 종류에 따른 붕괴를 방지할 수 있다.
Claims (12)
- 반도체 기판상에 게이트 산화막, 폴리실리콘막 및 텅스텐막을 순차적으로 형성하는 단계;상기 텅스텐막 상에 LP-CVD 방법으로 형성된 산화막을 이용하여 하드 마스크를 형성하는 단계; 및상기 하드 마스크를 패터닝한 후, 패터닝된 상기 하드 마스크를 이용하여 상기 텅스텐막, 폴리실리콘막 및 게이트 산화막을 식각하는 단계를 포함하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 하드 마스크는 배치 타입 또는 매엽식의 저압화학 기상 증착 장치를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 배치 타입 저압화학 기상 증착 장치를 이용한 상기 하드 마스크의 형성 공정은상기 텅스텐막이 형성된 웨이퍼를 로딩하는 단계;산소 가스를 전부 제거하는 단계;증착시의 조건까지 온도를 상승시킨 후 원료 가스를 공급하여 상기 하드 마 스크를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 웨이퍼 로딩은 20℃ 내지 400℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 웨이퍼 로딩은 질소 가스를 플로우하여 로 안이나 상기 웨이퍼 표면에 존재하는 산소 가스를 제거하면서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 질소 가스는 N2 퍼지 박스 및 로더록크 장치를 이용하여 플로우하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 원료 가스는 TEOS의 단일 가스를 사용하거나 TEOS 및 질소가스를 혼합한 혼합 가스를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 매엽식 저압화학 기상 증착 장치를 이용한 상기 하드 마스크의 형성 공정은저압 진공이 가능한 로더록크 및 웨이퍼 이송 장치를 이용하여 상기 로더록크 내와 상기 웨이퍼의 이동 공간을 질소 및 아르곤 계열의 가스로 퍼지 및 저압 진공을 실시하여 산소 가스를 최소화하는 단계;웨이퍼를 챔버 내부로 이동하여 저압 진공 상태를 유지한 후, 퍼지를 실시하는 단계;온도와 압력을 증착시의 조건으로 만든 후 원료 가스를 공급하여 상기 하드 마스크를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 원료 가스를 공급하기 이전에 NH3 가스를 플로우하여 상기 텅스텐 표면을 질화시키는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 원료 가스는 TEOS의 단일 가스를 사용하거나 TEOS에 질소 및 아르곤등의 비활성 가스를 혼합한 혼합 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 하드 마스크는 20Å 내지 1000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 하드 마스크 상부에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050040867A KR20060118260A (ko) | 2005-05-16 | 2005-05-16 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050040867A KR20060118260A (ko) | 2005-05-16 | 2005-05-16 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060118260A true KR20060118260A (ko) | 2006-11-23 |
Family
ID=37705517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050040867A KR20060118260A (ko) | 2005-05-16 | 2005-05-16 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060118260A (ko) |
-
2005
- 2005-05-16 KR KR1020050040867A patent/KR20060118260A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101173799B1 (ko) | 복수의 트랜지스터 게이트들을 형성하는 방법들 및 적어도 두 개의 서로 다른 일함수들을 갖는 복수의 트랜지스터 게이트들을 형성하는 방법들 | |
| EP0202907B1 (en) | In-situ photoresist capping process for plasma etching | |
| KR100586020B1 (ko) | 반도체 장치의 게이트 형성 방법 | |
| JP2011258977A (ja) | 半導体素子 | |
| US20210143001A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
| US20090325369A1 (en) | Semiconductor device and method of fabricating the same | |
| TWI483396B (zh) | 具有垂直閘極之半導體元件及其製造方法 | |
| US10361112B2 (en) | High aspect ratio gap fill | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR20090105444A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US7033960B1 (en) | Multi-chamber deposition of silicon oxynitride film for patterning | |
| KR100739964B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060118260A (ko) | 반도체 소자의 제조방법 | |
| KR100673166B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| US20050239290A1 (en) | Trench photolithography rework for removal of photoresist residue | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100902106B1 (ko) | 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법 | |
| KR100866119B1 (ko) | 듀얼 게이트 전극 형성방법 | |
| KR20090000880A (ko) | 반도체소자의 게이트 형성방법 | |
| JP2018107268A (ja) | 半導体装置およびその製造方法 | |
| Bliznetsov et al. | Development of trilayer mask etching for fabrication of high aspect ratio structures | |
| KR20080002548A (ko) | 메탈전극의 이상 산화를 방지할 수 있는 반도체소자의 제조방법 | |
| KR100961201B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20070014555A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20020045264A (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |