KR20060113222A - 쇼트키 다이오드 형성 방법 - Google Patents
쇼트키 다이오드 형성 방법 Download PDFInfo
- Publication number
- KR20060113222A KR20060113222A KR1020050036478A KR20050036478A KR20060113222A KR 20060113222 A KR20060113222 A KR 20060113222A KR 1020050036478 A KR1020050036478 A KR 1020050036478A KR 20050036478 A KR20050036478 A KR 20050036478A KR 20060113222 A KR20060113222 A KR 20060113222A
- Authority
- KR
- South Korea
- Prior art keywords
- schottky diode
- substrate
- well
- forming
- active region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000010936 titanium Substances 0.000 claims abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010941 cobalt Substances 0.000 claims abstract description 5
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 206010010144 Completed suicide Diseases 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
- F25D23/00—General constructional features
- F25D23/06—Walls
- F25D23/062—Walls defining a cabinet
- F25D23/063—Walls defining a cabinet formed by an assembly of panels
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/38—Connections for building structures in general
- E04B1/61—Connections for building structures in general of slab-shaped building elements with each other
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/62—Insulation or other protection; Elements or use of specified material therefor
- E04B1/74—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls
- E04B1/76—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls specifically with respect to heat only
- E04B1/78—Heat insulating elements
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
- F25D13/00—Stationary devices, e.g. cold-rooms
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B80/00—Architectural or constructional elements improving the thermal performance of buildings
- Y02B80/10—Insulation, e.g. vacuum or aerogel insulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Electromagnetism (AREA)
- Civil Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Thermal Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 쇼트키 다이오드를 적용하는 공정에서 쇼트키 다이오드의 순방향 전류량을 증가시켜 소자의 특성을 향상시킬 수 있는데 적합한 쇼트키 다이오드 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 쇼트키 다이오드 형성 방법은 액티브 영역을 선택적으로 식각하여 요철 표면을 갖는 기판을 준비하는 단계; 상기 기판에 쇼트키 다이오드용 웰을 형성하는 단계; 및 상기 액티브 영역의 표면을 따라 메탈 실리사이드를 형성하는 단계를 포함한다.
쇼트키 다이오드(schottky diode), 실리콘 요철
Description
도 1a 내지 도 1d는 종래 기술에 따른 쇼트키 다이오드 형성 방법을 도시한 단면도,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 쇼트키 다이오드 형성 방법을 도시한 단면도,
* 도면의 주요 부분에 대한 부호의 설명드
21 : 기판 22 : 필드 산화막
23 : 쇼트키 다이오드용 N웰 24 : P웰
25 : N웰 탭 26 : P웰 탭
27 : 실리사이드
본 발명은 반도체 제조 기술에 관한 것으로, 특히 쇼트키 다이오드(schottky diode) 형성 방법에 관한 것이다.
쇼트키 다이오드는 주로 100㎒ 이상의 고주파수 영역에서 정류 작용을 목적으로 사용되며, 이를 위해서는 다이오드의 역방향 전압(reverse bias) 특성이 높은 항복 전압(breakdown voltage)을 유지해야하며, 동시에 순방향 전압(forward bias) 특성에 있어서도 일정 전압에서 큰 전류량을 갖도록 해야 한다. 실리콘 다이오드로는 이 순방향 전류량 특성을 갖기 어려우므로, 상대적으로 그 특성이 우수한 쇼트키 다이오드를 고주파 정류 회로에 사용하고 있다.
쇼트키 다이오드의 장점은 순방향 전압 강하(forward voltage drop, VF) 값이 보통의 PN 접합 다이오드보다 낮다. 일반적으로 PN 접합 다이오드의 경우 VF 값이 0.6V∼1.7V 이지만, 쇼트키 다이오드의 VF 값은 0.15V∼0.45V이다.
순방향 전압 강하 값이 낮다는 말은 전력 측면에서 열이 적게 나고 효율이 좋다는 뜻이고, 신호 정류 또는 스위치 역할을 할 경우 입력 신호의 전압 저하가 적다는 것을 의미한다.
스위칭 속도가 빠르다는 것은 회복 시간이 짧다는 것인데, 회복 시간이란 역방향 바이어스가 걸렸다가 다시 순방향 바이어스가 걸릴 때, 순방향으로 얼마나 빨리 신호를 보내줄 수 있느냐 하는 것이다.
따라서, 쇼트키 다이오드는 효율면에서 유리하므로 전원회로나 고주파 신호 처리를 위한 빠를 스위치/정류기가 요구되는 곳에 많이 사용된다.
그러나, 쇼트키 다이오드는 역방향 바이어스(reverse bias) 인가 시에 많은 누설 전류(leakage current)가 흐르기 때문에 항복 전압이 낮다. 따라서, 높은 항복 전압이 요구되어지는 고전력용 다이오드로 사용하기에는 부적절하다. 이를 보완하기 위하여 실리콘 대신에 SiC를 반도체로 사용하는 금속-SiC 접합 쇼트키 다이오드가 많이 사용되고 있다. 또는 이 외에 부유 금속 링(floating metal ring) 혹은 가드 링(guard ring)을 통해 보완하기도 한다.
도 1a 내지 도 1d는 종래 기술에 따른 쇼트키 다이오드 형성 방법을 나타낸 단면도이다.
도 1a에 도시된 바와 같이, P형 불순물로 도핑된 실리콘 기판(11) 상에 소자 분리 공정인 STI(shallow trench isolation)을 실시하여 필드 산화막(12)을 형성한다.
도 1b에 도시된 바와 같이, 쇼트키 다이오드의 캐소트 형성을 위한 N웰 이온 주입 공정을 실시하여 N웰(13)을 형성하고 이 N웰(13)을 다른 인접 N웰(13)로부터 독립시키기 위한 P웰 이온 주입 공정을 실시하여 P웰(14)을 차례로 형성한다. 이 때, N웰 이온 주입 공정은 실리콘 표면으로부터 깊게 주입되어, 실리콘 표면의 N타입 도핑 농도가 최대한 낮게 되도록 하여, 나중에 실리사이드 형성시 쇼트키 다이오드 특성이 제대로 나타나도록 한다.
도 1c에 도시된 바와 같이, N+ 이온 주입과 P+ 이온 주입 공정을 차례로 진행하여 N웰(13)과 P웰(14)에 전압을 인가할 수 있는 N웰탭(15) 및 P웰탭(16)을 형성한다.
도 1d에 도시된 바와 같이, 티타늄 또는 코발트와 같은 쇼트키 다이오드 특 성이 우수한 금속을 기판 표면에 스퍼터링 공정을 통하여 증착한 후, 어닐링(annealing) 공정을 통하여 실리사이드(17)가 형성되도록 한다.
이후, 도면에 도시하지는 않았지만 금속 배선 공정을 통해 애노드인 실리사이드(17), 캐소드인 N웰(13), 기판(11)과 연결된 P웰(14)에 전압이 인가되는 공정을 실시한다.
그러나 상술한 종래 기술은 일정 전압하에서 전류량을 크게 하기 위하여 애노드인 실리사이드와 캐소드인 N웰의 접촉 면적을 크게 제조할 수 밖에 없는데, 이로 인하여 쇼트키 다이오드가 전체 칩의 크기에 영향을 미칠 수 있으며, 고집적도에 불리한 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 쇼트키 다이오드를 적용하는 공정에서 쇼트키 다이오드의 순방향 전류량을 증가시켜 소자의 특성을 향상시킬 수 있는데 적합한 쇼트키 다이오드 형성 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 쇼트키 다이오드 형성 방법은 액티브 영역을 선택적으로 식각하여 요철 표면을 갖는 기판을 준비하는 단계, 상기 기판에 쇼트키 다이오드용 웰을 형성하는 단계, 및 상기 액티브 영역의 표면 을 따라 메탈 실리사이드를 형성하는 단계를 포함한다.
본 발명은 다이오드가 형성될 부분의 실리콘 표면을 요철 형태로 굴곡지게 하여 실리사이드와 실리콘의 접촉 면적을 증가시켜 작은 면적에서도 쇼트키 다이오드의 순방향 전류량을 증가시킬 수 있도록 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 쇼트키 다이오드 형성 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, P형 반도체 기판(21)에 활성 영역과 비활성 영역을 정의하기 위한 STI 감광막 패턴(도시하지 않음)을 형성한다. 이 감광막 패턴을 식각마스크로 이용하여 반도체 기판(21)을 소정 깊이로 식각하여 트렌치를 형성한다.
계속해서, 트렌치를 매립하기 위해 반도체 기판(21)의 전면에 화학 기상 증착법(Chemical Vapor Deposition; CVD) 공정을 이용하여 산화막을 형성한 후, CMP 또는 전면 식각을 이용하여 활성 영역이 드러나도록 산화막을 연마하여 STI 구조의 소자분리막(22)을 형성한다. 한편, LOCOS 구조로 소자분리막(22)을 형성할 수도 있 다.;
도 2b에 도시된 바와 같이, 애노드(Anode)인 실리사이드와 캐소드(Cathod)인 쇼트키 다이오드용 N웰이 접촉될 부분을 포토, 실리콘 식각 공정을 통하여 요철 형태가 되도록한다.
이때, 식각되는 실리콘 기판은 45°로 경사지게하여 티타늄(Ti)이나, 코발트(Co) 등의 금속 증착시 경사면에서도 일정 두께 이상의 금속 두께가 형성되도록 한다.
도 2c에 도시된 바와 같이, 쇼트키 다이오드의 캐소트 형성을 위한 N웰 이온 주입 공정을 실시하여 N웰(23)을 형성하고 이 N웰(23)을 다른 인접 N웰(23)로부터 독립시키기 위한 P웰 이온 주입 공정을 실시하여 P웰(24)을 차례로 형성한다. 이 때, N웰 이온 주입 공정은 실리콘 표면으로부터 깊게 주입되어, 실리콘 표면의 N타입 도핑 농도가 최대한 낮게 되도록 하여, 나중에 실리사이드 형성시 쇼트키 다이오드 특성이 제대로 나타나도록 한다.
도 2d에 도시된 바와 같이, N+ 이온 주입과 P+ 이온 주입 공정을 차례로 진행하여 N웰(23)과 P웰(24)에 전압을 인가할 수 있는 N웰탭(25) 및 P웰탭(26)을 형성한다.
도 2e에 도시된 바와 같이, 티타늄(Ti) 또는 코발트(Co)와 같은 쇼트키 다이오드 특성이 우수한 금속을 기판 표면에 스퍼터링 공정을 통하여 증착한 후, 어닐링(annealing) 공정을 통하여 실리사이드(27)가 형성되도록 한다.
이후, 도면에 도시하지는 않았지만 금속 배선 공정을 통해 애노드인 실리사 이드(27), 캐소드인 N웰(23), 기판(21)과 연결된 P웰(24)에 전압이 인가되는 공정을 실시한다.
상술한 바와 같이, 기판의 표면을 요철 형태로 굴곡지게 형성하여 애노드인 실리사이드와 캐소드인 N웰 접촉 면적을 증가시키므로써, 쇼트키 다이오드의 순방향 전류량을 증가시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 다이오드가 형성될 부분의 실리콘 표면을 요철 형태로 굴곡지게 하여 애노드인 실리사이드와 캐소드인 N웰의 접촉 면적을 증가시켜 작은 면적에서도 쇼트키 다이오드의 순방향 전류량을 증가시킬 수 있게 함으로써 쇼트키 다이오드의 형성 면적을 줄여 고밀도, 고집적 회로에 유리한 효과를 얻을 수 있다.
Claims (4)
- 액티브 영역을 선택적으로 식각하여 요철 표면을 갖는 기판을 준비하는 단계;상기 기판에 쇼트키 다이오드용 웰을 형성하는 단계; 및상기 액티브 영역의 표면을 따라 메탈 실리사이드를 형성하는 단계를 포함하는 쇼트키 다이오드 형성 방법.
- 제 1 항에 있어서,상기 액티브 영역을 선택적으로 식각하여 요철 표면을 갖는 기판을 준비하는 단계는,상기 기판을 45°로 경사지게 형성하는 쇼트키 다이오드 형성 방법.
- 제 1 항에 있어서,상기 기판의 표면을 따라 메탈 실리사이드를 형성하는 단계는,상기 요철 표면을 갖는 기판 상에 메탈을 형성하는 단계; 및어닐링 공정을 실시하여 실리사이드화 하는 단계를 더 포함하는 쇼트키 다이오드 형성 방법.
- 제 3 항에 있어서,상기 메탈은 코발트막 또는 티타늄막을 사용하는 쇼트키 다이오드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050036478A KR101128703B1 (ko) | 2005-04-30 | 2005-04-30 | 쇼트키 다이오드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050036478A KR101128703B1 (ko) | 2005-04-30 | 2005-04-30 | 쇼트키 다이오드 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060113222A true KR20060113222A (ko) | 2006-11-02 |
| KR101128703B1 KR101128703B1 (ko) | 2012-03-23 |
Family
ID=37651618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050036478A KR101128703B1 (ko) | 2005-04-30 | 2005-04-30 | 쇼트키 다이오드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101128703B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930007760B1 (ko) * | 1990-10-30 | 1993-08-18 | 삼성전자 주식회사 | 쇼트키 다이오드의 제조방법 |
| US6351018B1 (en) * | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
-
2005
- 2005-04-30 KR KR1020050036478A patent/KR101128703B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101128703B1 (ko) | 2012-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| US6998694B2 (en) | High switching speed two mask Schottky diode with high field breakdown | |
| US20130049107A1 (en) | Trench semiconductor power device and fabrication method thereof | |
| US20100258899A1 (en) | Schottky diode device with an extended guard ring and fabrication method thereof | |
| US8368140B2 (en) | Trench MOS device with Schottky diode and method for manufacturing same | |
| TWI381455B (zh) | 金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| US9406788B2 (en) | Structure of a trench MOS rectifier and method of forming the same | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| KR19980014820A (ko) | 트랜치 게이트형 모스 전계효과 트랜지스터 및 그 제조방법 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| US7906386B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2005135972A (ja) | 半導体装置の製造方法 | |
| KR101128703B1 (ko) | 쇼트키 다이오드 형성 방법 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| KR20180032771A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| KR20070070413A (ko) | 전기적 특성이 향상된 쇼트키 배리어 다이오드 | |
| KR101184378B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| KR101072992B1 (ko) | 쇼트키 다이오드 및 그 형성 방법 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| CN102024758A (zh) | 肖特基二极管的制造方法 | |
| KR101072990B1 (ko) | 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법 | |
| US20070293028A1 (en) | Method of forming low forward voltage Shottky barrier diode with LOCOS structure therein | |
| CN117650179A (zh) | 一种屏蔽栅场效应晶体管及其制备方法 | |
| KR20010073273A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| KR20060004465A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 9 |