KR20060112476A - Method for forming metal line of semiconductor device - Google Patents

Method for forming metal line of semiconductor device Download PDF

Info

Publication number
KR20060112476A
KR20060112476A KR1020050034963A KR20050034963A KR20060112476A KR 20060112476 A KR20060112476 A KR 20060112476A KR 1020050034963 A KR1020050034963 A KR 1020050034963A KR 20050034963 A KR20050034963 A KR 20050034963A KR 20060112476 A KR20060112476 A KR 20060112476A
Authority
KR
South Korea
Prior art keywords
film
aluminum
copper
metal
forming
Prior art date
Application number
KR1020050034963A
Other languages
Korean (ko)
Other versions
KR100649029B1 (en
Inventor
이재석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050034963A priority Critical patent/KR100649029B1/en
Publication of KR20060112476A publication Critical patent/KR20060112476A/en
Application granted granted Critical
Publication of KR100649029B1 publication Critical patent/KR100649029B1/en

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F01MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
    • F01PCOOLING OF MACHINES OR ENGINES IN GENERAL; COOLING OF INTERNAL-COMBUSTION ENGINES
    • F01P11/00Component parts, details, or accessories not provided for in, or of interest apart from, groups F01P1/00 - F01P9/00
    • F01P11/02Liquid-coolant filling, overflow, venting, or draining devices
    • F01P11/029Expansion reservoirs
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F01MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
    • F01PCOOLING OF MACHINES OR ENGINES IN GENERAL; COOLING OF INTERNAL-COMBUSTION ENGINES
    • F01P11/00Component parts, details, or accessories not provided for in, or of interest apart from, groups F01P1/00 - F01P9/00
    • F01P11/02Liquid-coolant filling, overflow, venting, or draining devices
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F01MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
    • F01PCOOLING OF MACHINES OR ENGINES IN GENERAL; COOLING OF INTERNAL-COMBUSTION ENGINES
    • F01P2050/00Applications
    • F01P2050/22Motor-cars
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F01MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
    • F01PCOOLING OF MACHINES OR ENGINES IN GENERAL; COOLING OF INTERNAL-COMBUSTION ENGINES
    • F01P5/00Pumping cooling-air or liquid coolants
    • F01P5/02Pumping cooling-air; Arrangements of cooling-air pumps, e.g. fans or blowers
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F05INDEXING SCHEMES RELATING TO ENGINES OR PUMPS IN VARIOUS SUBCLASSES OF CLASSES F01-F04
    • F05BINDEXING SCHEME RELATING TO WIND, SPRING, WEIGHT, INERTIA OR LIKE MOTORS, TO MACHINES OR ENGINES FOR LIQUIDS COVERED BY SUBCLASSES F03B, F03D AND F03G
    • F05B2260/00Function
    • F05B2260/30Retaining components in desired mutual position

Abstract

A method for forming a metal interconnection of a semiconductor device is provided to improve electrical properties and reliability of the metal interconnection by preventing segregation of a copper. A first metal film(20) is formed on a semiconductor substrate(10). Aluminum films(30,32,34,36) and copper films(40,42,44) are alternately and sequentially stacked on the first metal film. A second metal film(50) is formed on the resultant structure. Aluminum-copper alloy layers are formed by annealing the aluminum films and the copper films. By patterning the aluminum-copper alloy layers, a metal interconnection is then formed.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1e는 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성방법을 단계적으로 나타내는 단면도.1A through 1E are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device according to an embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 반도체 기판 20 : 제 1 금속막10 semiconductor substrate 20 first metal film

30, 32, 34, 36 : 알루미늄 막 40, 42, 44 : 구리 막30, 32, 34, 36: aluminum film 40, 42, 44: copper film

50 : 제 2 금속막 60 : 알루미늄-구리 합금 막50: second metal film 60: aluminum-copper alloy film

70 : 금속배선70: metal wiring

본 발명은 반도체 소자에 관한 것으로, 특히 알루미늄-구리 합금을 이용한 금속배선의 형성시 구리의 분리 현상을 방지하여 금속배선의 전기적인 특성 및 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for forming a metal wiring of a semiconductor device, which can prevent the separation of copper when forming a metal wiring using an aluminum-copper alloy to improve electrical characteristics and reliability of the metal wiring. It is about.

일반적으로 반도체 소자의 제조 공정시 가장 많이 사용하는 금속재료는 알루미늄(Al)이다. 그 이유는 전기전도성이 좋고, 산화막과의 접착력이 뛰어날 뿐만 아니라 성형하기 쉽기 때문이다.In general, the metal material most used in the manufacturing process of the semiconductor device is aluminum (Al). The reason for this is that the electrical conductivity is good, the adhesion to the oxide film is excellent, and the molding is easy.

그러나 상기 알루미늄은 장시간 사용시 일렉트로 마이그레이션(Electro migration; EM)이나 스트레스 마이그레이션(Stress Migration; SM)으로 인해 스트랩(Strap)에 보이드(Void) 및 힐락(Hillock)이 형성된다. 여기서, 일렉트로 마이그레이션은 금속배선 내의 전류밀도가 증가하기 때문에 생기는 불량이다. 배선 폭의 미세화에 의해서 소자의 고속 동작 때문에 배선 내의 전류 밀도는 높아진다. 그리고, 스트레스 마이그레이션은 배선에 잡아당기는 기계적 응력이 가해져 생기는 크리프 파괴 모드이다. 이 응력은 배선을 보호하기 위해 절연막과 금속 배선과의 열팽창계수의 차가 생성원인이 되고 있고, 배선 폭의 미세화에 따라 크게되는 경향이 있다. 즉, 상기 배선금속용 알루미늄에 전류를 흐르게 하면, 실리콘과의 접촉지역이나 계단 지역 등의 고전류 밀도영역에서 알루미늄 원자의 확산이 일어나, 그 부위의 금속선이 얇아지고 결국은 단락 되는데 이런 현상을 전기적 물질이동이라 하며, 이러한 전기적 물질이동은 서서히 소량으로 확산되어 일어나므로 작동 후, 상당한 시간이 경과한 후에 유발된다.However, in the aluminum, voids and hillocks are formed on the straps due to electro migration (EM) or stress migration (SM). Here, electromigration is a defect which arises because the current density in metal wiring increases. As the wiring width becomes smaller, the current density in the wiring becomes higher due to the high speed operation of the device. The stress migration is a creep failure mode generated by applying mechanical stress to the wiring. This stress causes a difference in thermal expansion coefficient between the insulating film and the metal wiring in order to protect the wiring, and tends to be large as the wiring width becomes smaller. In other words, when a current flows through the wiring metal aluminum, aluminum atoms diffuse in a high current density region such as a contact region or a step region with silicon, and the metal wire in the portion becomes thin and eventually short-circuited. This electrical mass movement is caused by the slow diffusion of small amounts of electrical mass, which is triggered after considerable time after operation.

상기와 같은 문제점을 해결하기 위해서는 알루미늄에 소량의 구리(Cu)를 첨가한 알루미늄-구리 합금을 사용함으로써 해결할 수 있다.In order to solve the above problems, it can be solved by using an aluminum-copper alloy in which a small amount of copper (Cu) is added to aluminum.

그러나 알루미늄-구리 합금을 이용한 금속배선의 형성방법에 있어서, 금속배선의 식각 및 애싱(Ashing) 후 솔벤트(Solvent) 처리시에 전류에 의한 부식(Galvanic Corrosion)이 발생한다. 이는 증착시 필름을 형성할 때 구리가 분리되는 현상이 발생되거나 식각시에 상기 분리가 강화될 때 발생된다. 특히 이러한 구 리의 분리현상은 알루미늄과 알루미늄의 그레인 바운더리(Grain Boundary)에 발생된다. 즉, 구리의 분리현상은 알루미늄의 그레인들의 바운더리가 만나는 지점에서 구리가 석출될 때 많이 발생하게 된다.However, in the method of forming a metal wiring using an aluminum-copper alloy, galvanic corrosion occurs during the solvent treatment after etching and ashing the metal wiring. This occurs when copper is separated when forming a film during deposition or when the separation is enhanced during etching. In particular, this copper separation occurs in the grain boundaries of aluminum and aluminum. That is, the separation of copper occurs a lot when copper is deposited at the point where the boundaries of the grains of aluminum meet.

따라서, 일반적인 알루미늄-구리 합금을 이용한 반도체 소자의 금속배선 형성방법은 상술한 구리의 분리현상으로 인하여 알루미늄과 구리의 분포가 불균일하게 되어 금속배선의 전기적인 특성 및 신뢰성이 저하되는 문제점이 있다.Therefore, the method of forming a metal wiring of a semiconductor device using a general aluminum-copper alloy has a problem in that the distribution of aluminum and copper is uneven due to the above-described separation of copper, thereby deteriorating electrical characteristics and reliability of the metal wiring.

따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 알루미늄-구리 합금을 이용한 금속배선의 형성시 구리의 분리 현상을 방지하여 금속배선의 전기적인 특성 및 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the problems of the prior art, to prevent the separation of copper when forming a metal wiring using aluminum-copper alloy to improve the electrical properties and reliability of the metal wiring. The present invention provides a method for forming a metal wiring of a semiconductor device.

상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성방법은 반도체 상에 적어도 1층의 제 1 금속막을 형성하는 단계와, 상기 제 1 금속막 상에 알루미늄 막과 구리 막을 교번적으로 다층으로 형성하는 단계와, 상기 다층의 알루미늄 막과 구리 막이 형성된 상기 반도체 기판 상에 제 2 금속막을 형성하는 단계와, 상기 반도체 기판 상에 형성된 상기 다층으로 형성된 알루미늄 막과 구리 막을 열 처리하여 알루미늄-구리 합금 막을 형성하는 단계와, 상기 알루미늄-구리 합금 막을 패터닝하여 금속배선을 형성하는 단계를 포함함으로 특징으로 한다.In order to achieve the above object, the method for forming a metal wiring of a semiconductor device according to an embodiment of the present invention comprises the steps of forming at least one layer of the first metal film on the semiconductor, and the aluminum film on the first metal film; Alternately forming a copper film in multiple layers, forming a second metal film on the semiconductor substrate on which the multilayer aluminum film and the copper film are formed, and forming the multilayer and aluminum film formed on the semiconductor substrate. Heat-treating to form an aluminum-copper alloy film, and patterning the aluminum-copper alloy film to form metal wiring.

상기 다층의 알루미늄 막과 구리 막은 원자층 증착 공정에 의해 형성됨을 특징으로 한다.The multilayer aluminum film and the copper film are formed by an atomic layer deposition process.

상기 다층의 알루미늄 막과 구리 막의 교번 다층 형성에서 최상층은 알루미늄 막으로 형성됨을 특징으로 하고, 상기 다층의 알루미늄 막과 구리 막의 교번 다층 형성에서 상기 제 1 금속막 상부에는 알루미늄 막을 형성하는 것을 특징으로 한다.In the alternating multilayer formation of the multilayer aluminum film and the copper film, the uppermost layer is formed of an aluminum film, and in the alternating multilayer formation of the multilayer aluminum film and the copper film, an aluminum film is formed on the first metal film. .

상기 열 처리 온도는 350℃ ~ 450℃ 범위인 것을 특징으로 한다.The heat treatment temperature is characterized in that the 350 ℃ ~ 450 ℃ range.

상기 각 구리 막은 상기 각 알루미늄 막의 1% 미만의 두께로 형성됨으로 특징으로 한다.Each copper film is formed to a thickness less than 1% of each aluminum film.

이하 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation according to a preferred embodiment of the present invention.

도 1a 내지 도 1e는 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성방법을 단계적으로 나타내는 단면도이다.1A through 1E are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device according to an embodiment of the present invention.

도 1a 내지 도 1e를 참조하여 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성방법을 단계적으로 설명하면 다음과 같다.Referring to FIGS. 1A to 1E, a method of forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention will be described below.

먼저, 도 1a에 도시된 바와 같이 스퍼터링 공정을 이용하여 반도체 기판(10) 상에 다층의 제 1 금속막(20)을 형성한다. 이때, 다층의 제 1 금속막(20)은 티탄늄(Ti) 및 티탄늄나이트나이드(TiN)의 재질로 연속 형성된다. 이러한, 다층의 제 1 금속막(20)은 접착제 역할을 한다.First, as shown in FIG. 1A, a multilayered first metal film 20 is formed on a semiconductor substrate 10 using a sputtering process. In this case, the multilayer first metal film 20 is continuously formed of a material of titanium (Ti) and titanium nitride (TiN). The multilayered first metal film 20 serves as an adhesive.

이어서, 도 1b에 도시된 바와 같이 원자층 증착(Atomic Layer Deposition; ALD) 공정을 이용하여 다층의 제 1 금속막(20)이 형성된 반도체 기판(10) 상에 제 1 내지 M+1(단, M은 양의 정수)층의 알루미늄 막(30, 32, 34, 36)과 제 1 내지 M층의 구리 막(40, 42, 44)을 교번적으로 증착한다. 즉, 반도체 기판(10)의 제 1 금속막(20) 상에는 제 1 알루미늄 막(30), 제 1 구리 막(40), 제 2 알루미늄 막(32), 제 2 구리 막(42), 제 3 알루미늄 막(34), 제 1 구리 막(44), 제 4 알루미늄 막(36), ...의 순서로 반복되도록 증착되고, 최상층에는 알루미늄 막이 증착된다.Subsequently, as illustrated in FIG. 1B, first through M + 1 (though, on the semiconductor substrate 10 on which the multilayered first metal film 20 is formed using an atomic layer deposition (ALD) process), M alternately deposits the aluminum films 30, 32, 34, 36 of the positive integer) layer and the copper films 40, 42, 44 of the first to M layers. That is, on the first metal film 20 of the semiconductor substrate 10, the first aluminum film 30, the first copper film 40, the second aluminum film 32, the second copper film 42, and the third The aluminum film 34, the first copper film 44, the fourth aluminum film 36, ... are deposited to be repeated in order, and the aluminum film is deposited on the uppermost layer.

여기서, 각 알루미늄 막(30, 32, 34, 36)와 각 구리 막(40, 42, 44)는 원하는 조성에 따라 조절될 수 있다. 바람직하게는 각 알루미늄 막(30, 32, 34, 36)은 1000Å 단위의 두께로 증착되는 반면에, 각 구리 막(40, 42, 44)은 알루미늄 막(30, 32, 34, 36)의 10Å 이하의 두께로 증착된다. 즉, 각 구리 막(40, 42, 44)은 알루미늄 막의 1% 이하의 두께로 증착된다. 예를 들어, 알루미늄 막의 두께가 5000Å일 경우 상기 M은 '4'가 됨으로써 알루미늄 막은 5번 증착되고 구리 막은 4번 증착된다.Here, each aluminum film 30, 32, 34, 36 and each copper film 40, 42, 44 may be adjusted according to a desired composition. Preferably, each aluminum film 30, 32, 34, 36 is deposited to a thickness of 1000 microseconds, while each copper film 40, 42, 44 is 10 microseconds of the aluminum films 30, 32, 34, 36. It is deposited to the following thickness. That is, each copper film 40, 42, 44 is deposited to a thickness of 1% or less of the aluminum film. For example, when the thickness of the aluminum film is 5000 kPa, M becomes '4' so that the aluminum film is deposited five times and the copper film is deposited four times.

그런 다음, 도 1c에 도시된 바와 같이 스퍼터링 공정을 이용하여 반도체 기판(10)의 최상층에 형성된 제 M+1 알루미늄 막(36) 상에 제 2 금속막(50)을 증착한다. 이러한, 제 2 금속막(50)은 제 1 금속막(20)과 동일한 재질 및 동일한 방법에 의해 형성된다.Then, as illustrated in FIG. 1C, a second metal film 50 is deposited on the M + 1 aluminum film 36 formed on the uppermost layer of the semiconductor substrate 10 using a sputtering process. The second metal film 50 is formed by the same material and the same method as the first metal film 20.

이어서, 도 1d에 도시된 바와 같이 급속 열 처리공정(Rapid Thermal Processing; RTP)을 이용하여 제 2 금속막(50)이 형성된 반도체 기판(10)을 350℃ ~ 450℃ 범위의 온도로 열 처리하게 된다. 이에 따라, 반도체 기판(10) 상의 제 1 및 제 2 금속막(20, 50) 사이에 교번적으로 형성된 알루미늄 막들(30, 32, 34, 36)과 구리 막들(40, 42, 44)은 가해지는 열에 의해 고용체(60)로 변화된다. 즉, 알루미늄 막들(30, 32, 34, 36)과 구리 막들(40, 42, 44)은 가해지는 열에 의해 용해되어 서로 확산되어 고르게 섞인 다음 경화됨으로써 매우 균질한 분포를 가지는 알루미늄-구리 합금 막(60)을 형성할 수 있다.Subsequently, as illustrated in FIG. 1D, the semiconductor substrate 10 having the second metal film 50 formed thereon may be thermally treated at a temperature in the range of 350 ° C. to 450 ° C. using a rapid thermal processing (RTP). do. Accordingly, the aluminum films 30, 32, 34, 36 and the copper films 40, 42, 44 alternately formed between the first and second metal films 20, 50 on the semiconductor substrate 10 are applied. Loss of heat turns into solid solution 60. That is, the aluminum films 30, 32, 34, 36 and the copper films 40, 42, 44 are dissolved by the applied heat, diffused, mixed evenly, and then hardened, thereby curing an aluminum-copper alloy film having a very homogeneous distribution ( 60).

마지막으로, 도 1e에 도시된 바와 같이 패터닝 공정을 이용하여 반도체 기판(10) 상에 형성된 제 1 및 제 2 금속막(20, 50) 사이에 알루미늄-구리 합금 막(60)을 패터닝함으로써 원하는 금속배선(70)을 형성하게 된다.Finally, the desired metal is patterned by patterning the aluminum-copper alloy film 60 between the first and second metal films 20, 50 formed on the semiconductor substrate 10 using a patterning process as shown in FIG. 1E. The wiring 70 is formed.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

이상의 설명에서와 같이 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성방법은 반도체 기판 상에 알루미늄 막과 구리 막을 교번적으로 연속 증착한 후, 어닐링(Annealing)하고 패터닝하여 알루미늄-구리 합금을 이용한 금속배선을 형성함으로써 구리의 분리현상을 방지하게 된다. 따라서, 본 발명은 알루미늄-구리 합금을 이용한 금속배선의 형성시 구리의 분리 현상을 방지하여 금속배선의 전기적인 특성 및 신뢰성을 향상시킬 수 있다.As described above, in the method of forming a metal wiring of a semiconductor device according to an exemplary embodiment of the present invention, an aluminum film and a copper film are alternately continuously deposited on an semiconductor substrate, followed by annealing and patterning to use an aluminum-copper alloy. By forming the metal wiring to prevent the separation of copper. Therefore, the present invention can prevent the separation of copper when forming the metal wiring using the aluminum-copper alloy to improve the electrical properties and reliability of the metal wiring.

Claims (7)

반도체 상에 제 1 금속막을 형성하는 단계와,Forming a first metal film on the semiconductor, 상기 제 1 금속막 상에 알루미늄 막과 구리 막을 교번적으로 다층으로 형성하는 단계와,Alternately forming an aluminum film and a copper film on the first metal film in multiple layers; 상기 다층의 알루미늄 막과 구리 막이 형성된 상기 반도체 기판 상에 제 2 금속막을 형성하는 단계와,Forming a second metal film on the semiconductor substrate on which the multilayer aluminum film and the copper film are formed; 상기 반도체 기판 상에 형성된 상기 다층으로 형성된 알루미늄 막과 구리 막을 열 처리하여 알루미늄-구리 합금 막을 형성하는 단계와,Thermally treating the aluminum film and the copper film formed in the multilayer formed on the semiconductor substrate to form an aluminum-copper alloy film; 상기 알루미늄-구리 합금 막을 패터닝하여 금속배선을 형성하는 단계를 포함함으로 특징으로 하는 반도체 소자의 금속배선 형성방법.And forming a metal wiring by patterning the aluminum-copper alloy film. 제 1 항에 있어서,The method of claim 1, 상기 다층의 알루미늄 막과 구리 막은 원자층 증착 공정에 의해 형성됨을 특징으로 하는 반도체 소자의 금속배선 형성방법.The multilayer aluminum film and the copper film are formed by an atomic layer deposition process. 제 1 항에 있어서,The method of claim 1, 상기 다층의 알루미늄 막과 구리 막의 교번 다층 형성에서 최상층은 알루미늄 막으로 형성됨을 특징으로 하는 반도체 소자의 금속배선 형성방법.And wherein the uppermost layer is formed of an aluminum film in the alternating multilayer formation of the multilayer aluminum film and the copper film. 제 1 항에 있어서,The method of claim 1, 상기 다층의 알루미늄 막과 구리 막의 교번 다층 형성에서 상기 제 1 금속막 상부에는 알루미늄 막을 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And forming an aluminum film over the first metal film in the alternating multilayer formation of the multilayer aluminum film and the copper film. 제 1 항에 있어서,The method of claim 1, 상기 열 처리 온도는 350℃ ~ 450℃ 범위인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The heat treatment temperature is a metal wiring forming method of a semiconductor device, characterized in that the range of 350 ℃ ~ 450 ℃. 제 1 항에 있어서,The method of claim 1, 상기 각 구리 막은 상기 각 알루미늄 막의 1% 미만의 두께로 형성됨으로 특징으로 하는 반도체 소자의 금속배선 형성방법.Wherein each copper film is formed to a thickness less than 1% of each aluminum film. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 금속막은 티탄늄(Ti) 및 티탄늄 나이트나이드(TiN)가 다층으로 형성됨을 특징으로 하는 반도체 소자의 금속배선 형성방법.The first and the second metal film is a method of forming a metal wiring of the semiconductor device, characterized in that the titanium (Ti) and titanium nitide (TiN) is formed in multiple layers.
KR1020050034963A 2005-04-27 2005-04-27 Method for forming metal line of semiconductor device KR100649029B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050034963A KR100649029B1 (en) 2005-04-27 2005-04-27 Method for forming metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050034963A KR100649029B1 (en) 2005-04-27 2005-04-27 Method for forming metal line of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060112476A true KR20060112476A (en) 2006-11-01
KR100649029B1 KR100649029B1 (en) 2006-11-27

Family

ID=37620749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050034963A KR100649029B1 (en) 2005-04-27 2005-04-27 Method for forming metal line of semiconductor device

Country Status (1)

Country Link
KR (1) KR100649029B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877268B1 (en) * 2007-06-25 2009-01-07 주식회사 동부하이텍 Method for improving interconnection between aluminum and copper in semiconductor metal line process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320042A (en) * 1989-06-16 1991-01-29 Matsushita Electron Corp Semiconductor device
KR100272548B1 (en) * 1998-03-16 2000-12-01 김영환 Method for forming line of samesemiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877268B1 (en) * 2007-06-25 2009-01-07 주식회사 동부하이텍 Method for improving interconnection between aluminum and copper in semiconductor metal line process

Also Published As

Publication number Publication date
KR100649029B1 (en) 2006-11-27

Similar Documents

Publication Publication Date Title
KR20000057733A (en) Thin film transistor and method of manufacturing same
CN1770423A (en) Method of manufacturing semiconductor device
JP4729661B2 (en) Aluminum layer free from hillocks and method for forming the same
KR100896159B1 (en) Semiconductor device and method for manufacturing same
KR100649029B1 (en) Method for forming metal line of semiconductor device
JPH05211147A (en) Aluminum wiring and its forming method
KR100973277B1 (en) Metal wiring of semiconductor device and method for forming the same
KR100701673B1 (en) METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE
KR100919378B1 (en) Metal wiring in a semiconductor device and method of forming the same
KR20100036008A (en) Method for forming metal wiring of semiconductor device
JPH05102148A (en) Semiconductor device
US20020014701A1 (en) Interconnect structure for semiconductor device and method of fabrication
JPH08111455A (en) Formation of wiring
KR100203303B1 (en) Method of forming metal interconnection of semiconductor device
KR930003841B1 (en) Integrated wiring making method using hole filling of metal liquid
JPS62165328A (en) Method of alloying metal after oxidization
KR950005265B1 (en) Metal wiring method of semiconductor device
KR100197665B1 (en) Forming method for metal wiring in semiconductor device
JPS6118153A (en) Semiconductor device and manufacture of the same
KR100567539B1 (en) Method of forming metal wiring in semiconductor device
KR19980025510A (en) Method for manufacturing metal wiring of semiconductor device
KR20110006135A (en) Metal interconnection method of semiconductor device
KR100212007B1 (en) Method for forming metal wiring in semiconductor device
KR101029105B1 (en) Metal wiring of semiconductor device and method for forming the same
JPH05243229A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee