JPH05102148A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05102148A
JPH05102148A JP26012391A JP26012391A JPH05102148A JP H05102148 A JPH05102148 A JP H05102148A JP 26012391 A JP26012391 A JP 26012391A JP 26012391 A JP26012391 A JP 26012391A JP H05102148 A JPH05102148 A JP H05102148A
Authority
JP
Japan
Prior art keywords
film
wiring
diffusion
semiconductor device
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26012391A
Other languages
Japanese (ja)
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26012391A priority Critical patent/JPH05102148A/en
Publication of JPH05102148A publication Critical patent/JPH05102148A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor device having such a wiring structure that can prevent the diffusion of Ag atoms contained in Ag-metal wiring into an interlayer insulating film. CONSTITUTION:After forming an insulating film 12 on a silicon substrate 11 and boring a contact hole 13 through the film 12, a Ti film 14, TiN film 15 (diffusion preventing layer) 14, and Ag film 16 are successively formed on the film 12 by a DC magnetron sputtering method. Then, in order to form a contact wiring section and prescribed wiring section, the films 16, 15, and 14 are patterned. On these wiring sections, a silicon nitride film 18 is formed as a protective film by a plasma CVD method. Since the film 18 acts to inhibit the diffusion of Ag atoms, a highly reliable semiconductor device can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体基板上にAg
金属系配線を備える半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a semiconductor device including metal wiring.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】近年、
LSIの高集積化に伴い電極配線は微細化傾向にある。
電極配線材料としてはアルミニウム(Al)あるいはA
l−Si,Al−Si−Cu等のAl合金が使用されて
いるが線幅が減少するにつれてエレクトロマイグレーシ
ョンや、ストレスマイグレーションに対する信頼性を保
証することが難しくなってきている。これまで用いられ
てきたAl合金配線は0.3μm以下の配線になると、
上記の問題から信頼性を確保する点で限界であると考え
られている。そこでAlに代わる配線材料としてエレク
トロマイグレーション耐性の高いW,Moなどの高融点
金属の導入が検討されている。しかしながら、その電気
抵抗はバルクでAlの2倍以上と高く薄膜ではさらに高
くなるため、デバイスの高速化に不利である。
2. Description of the Related Art In recent years,
With the high integration of LSI, the electrode wiring tends to be miniaturized.
Aluminum (Al) or A as the electrode wiring material
Although Al alloys such as 1-Si and Al-Si-Cu are used, it is becoming difficult to ensure reliability against electromigration and stress migration as the line width decreases. If the Al alloy wiring that has been used up to now becomes wiring of 0.3 μm or less,
From the above problems, it is considered to be a limit in securing reliability. Therefore, introduction of a refractory metal such as W or Mo having high electromigration resistance as a wiring material replacing Al is being studied. However, its electric resistance is as high as twice as high as that of Al in bulk, and further higher in a thin film, which is disadvantageous in increasing the speed of the device.

【0003】次世代,超LSIにおいてはエレクトロマ
イグレーションやストレスマイグレーションに対する耐
性が高く、低抵抗な材料が要求される。このような状況
のなかでAlに代わる配線材料としてAgが好適である
と考えた。Agは金属の中で最も抵抗が低い材料(抵抗
率:1.63μΩcm)でありデバイスの高速化には最
適である。さらに、エレクトロマイグレーションに関し
ても、Ag配線はAl−1%Si配線に比べて断線に至
る平均寿命時間(MTF:Meantimeto fa
ilure)が2オーダー以上長い。
In the next generation and VLSI, materials having high resistance to electromigration and stress migration and low resistance are required. Under such circumstances, Ag was considered to be suitable as a wiring material replacing Al. Ag is a material with the lowest resistance among metals (resistivity: 1.63 μΩcm), and is optimal for speeding up the device. Further, regarding electromigration, the Ag wiring has a longer average life time (MTF: Meantime to fa) than the Al-1% Si wiring.
ilure) is longer than 2 orders.

【0004】このように低抵抗で高いエレクトロマイグ
レーション耐性を備えたAg配線がこれまでLSIの配
線材料に用いられなかった理由の一つは、ウェハープロ
セスで行なわれる熱処理によってSiO2,PSG等の
絶縁膜中にAgが容易に拡散してしまうためであった。
Agが絶縁膜層に拡散すると、隣接するAg配線間に微
少リーク電流を生じたり、絶縁膜を通してAg原子がS
i基板へ拡散し素子特性を劣化させるという問題が生じ
る。この問題を解決するために、Agの絶縁膜中への拡
散を生じさせないような配線構造が要求されている。
[0004] One reason why the Ag wiring with high electromigration resistance in the low resistance was not used in the LSI wiring material far, insulation such as SiO 2, PSG by heat treatment performed in a wafer process This is because Ag easily diffuses in the film.
When Ag diffuses into the insulating film layer, a minute leak current is generated between adjacent Ag wirings, and Ag atoms pass through the insulating film to form S atoms.
There is a problem that it diffuses into the i-substrate and deteriorates the device characteristics. In order to solve this problem, a wiring structure that does not cause diffusion of Ag into the insulating film is required.

【0005】本発明は、このような問題点に着目して創
案されたものであって、Ag金属系配線から層間絶縁膜
への拡散の無い、素子特性の良好な半導体装置を得んと
するものである。
The present invention was devised in view of these problems, and an object thereof is to obtain a semiconductor device having good element characteristics without diffusion from an Ag metal-based wiring to an interlayer insulating film. It is a thing.

【0006】[0006]

【課題を解決するための手段】そこで、本発明は、半導
体基板上に拡散防止層を介して選択的に形成されたAg
金属系配線を有する半導体装置において、前記Ag金属
系配線の上面及び側面に、窒化ケイ素からなる保護層を
形成したことを、その解決手段としている。
Therefore, according to the present invention, Ag selectively formed on a semiconductor substrate via a diffusion preventive layer.
In a semiconductor device having a metal-based wiring, forming a protective layer made of silicon nitride on the upper surface and the side surface of the Ag metal-based wiring is a means for solving the problem.

【0007】[0007]

【作用】拡散防止層は、Ag金属系配線中のAg原子が
基板側へ拡散して、例えばp,n型領域に侵入するのを
防止する。また窒化ケイ素で形成された保護層は、Ag
金属系配線の上面及び側面からAg原子が拡散するのを
防止する。
The diffusion prevention layer prevents Ag atoms in the Ag metal-based wiring from diffusing to the substrate side and entering the p, n-type regions, for example. The protective layer formed of silicon nitride is Ag
It prevents Ag atoms from diffusing from the top and side surfaces of the metal-based wiring.

【0008】なお、Agは耐酸化性が良く、電気伝導度
が高いので超LSIの配線材料として好適であり、ま
た、Agのエレクトロマイグレーション特性は融点から
以下のように予測される。
Since Ag has good oxidation resistance and high electrical conductivity, it is suitable as a wiring material for VLSI, and the electromigration characteristics of Ag are predicted from the melting point as follows.

【0009】 (Ag配線のエレクトロマイグレーション耐性)一般に
エレクトロマイグレーションによる寿命時間は以下の式
で表される。
(Electromigration Resistance of Ag Wiring) Generally, the life time due to electromigration is expressed by the following formula.

【0010】 t50=A・exp(Qe/KT) …(1) ここで、Qeはエレクトロマイグレーションに関する活
性化エネルギー,Kはボルツマン定数,Tは絶対温度で
ある。
T 50 = A · exp (Q e / KT) (1) where Q e is the activation energy for electromigration, K is the Boltzmann constant, and T is the absolute temperature.

【0011】一方、薄膜では物質の移動は粒界拡散によ
って支配されるためにQeはそのプロセスの活性化エネ
ルギーQbにほぼ等しいと考えられる。そして、拡散の
活性化エネルギーはその物質の融点Tmと相関がある。
すなわち、 Qe≒Q6≒7.4×10-4m …(2) 式(1),(2)を組み合わせて、1,2の物質のt50
の比は、
On the other hand, in a thin film, Q e is considered to be almost equal to the activation energy Q b of the process because the material transfer is governed by grain boundary diffusion. The activation energy of diffusion has a correlation with the melting point T m of the substance.
That is, Q e ≈Q 6 ≈7.4 × 10 −4 T m (2) Formulas (1) and (2) are combined to obtain t 50 of substances 1 and 2.
The ratio of

【0012】[0012]

【数1】 [Equation 1]

【0013】(3)式により(t501が既知であれ
ば、2の物質のエレクトロマイグレーション特性が融点
より予測が可能である。
If (t 50 ) 1 is known from the equation (3), the electromigration characteristics of the substance 2 can be predicted from the melting point.

【0014】既に結果が得られているAl−1%Si配
線のMTFを用いてAg配線のMTFを予測すると以下
の様になる。
Predicting the MTF of the Ag wiring by using the MTF of the Al-1% Si wiring, which has already been obtained, is as follows.

【0015】 ○Al−1%配線のエレクトロマイグレーション試験結
果 融点:923(K) MTF:100時間 試験温度:250℃ 電流密度:1×106A/cm2 ○Ag配線のエレクトロマイグレーション予測 融点:1234(K)
Results of electromigration test of Al-1% wiring Melting point: 923 (K) MTF: 100 hours Test temperature: 250 ° C. Current density: 1 × 10 6 A / cm 2 ○ Electromigration prediction of Ag wiring Melting point: 1234 (K)

【0016】[0016]

【数2】 [Equation 2]

【0017】すなわち、Ag配線のエレクトロマイグレ
ーションによる寿命時間はAl−Si配線に比べて2オ
ーダー以上長いことが予測される。
That is, it is expected that the lifetime of Ag wiring due to electromigration is longer than that of Al—Si wiring by two orders of magnitude or more.

【0018】このように、エレクトロマイグレーション
耐性に優れ、低抵抗なAg配線であるが、問題はAg原
子がSiO2・PSG等の絶縁膜中に容易に拡散してし
まうことである。
As described above, the Ag wiring has excellent electromigration resistance and low resistance, but the problem is that Ag atoms easily diffuse into the insulating film such as SiO 2 .PSG.

【0019】図3にMcBrayer他によって報告さ
れた(J.C.McBrayeret.al J.El
ectrochem.Soc.Vol.133No.6
pp1242(1986))BTS試験(MOS構造試
料に適当な温度・電界を印加して放置する試験:Bia
s Temperature Stress)による、
Ag,CuのSiO2中の拡散量のアレニウスプロット
を示す。同図において縦軸はSiO2/Siの界面にパ
イルアップした原子量であり、拡散の程度を表してい
る。図より、275℃から500℃の温度範囲において
AgはCuよりもSiO2中に拡散しやすことがわか
る。また、この報告によれば拡散係数および活性化エネ
ルギーは以下のように示される。
3 was reported by McBrayer et al. (JC McBrayeret. Al J. El.
microchem. Soc. Vol. 133 No. 6
pp1242 (1986)) BTS test (test in which an appropriate temperature and electric field are applied to a MOS structure sample and left to stand: Bia
s Temperature Stress),
Ag, shows the Arrhenius plot of the diffusion amount of SiO 2 in Cu. In the figure, the vertical axis represents the atomic weight piled up at the SiO 2 / Si interface, and represents the degree of diffusion. From the figure, it can be seen that Ag diffuses more easily into SiO 2 than Cu in the temperature range of 275 ° C. to 500 ° C. According to this report, the diffusion coefficient and activation energy are shown as follows.

【0020】 元素 SiO2中の拡散係数 温度 活性化エネルギー Ag 4.5×10-5cm2/sec 300℃ 1.24eV このように、AgはSiO2への拡散速度が速いため、
SiO2をAg配線の絶縁膜として用いることは出来な
い。
Element Diffusion coefficient in SiO 2 Temperature Activation energy Ag 4.5 × 10 −5 cm 2 / sec 300 ° C. 1.24 eV As described above, Ag has a high diffusion rate into SiO 2 ,
SiO 2 cannot be used as an insulating film for Ag wiring.

【0021】上記の問題を解決するためには、本発明で
提案するところの窒化珪素(SiN)膜をAg配線の保
護膜として用いればよい。プラズマCVD法で形成した
SiN,SiO2膜の比較データを示す。
In order to solve the above problems, the silicon nitride (SiN) film proposed in the present invention may be used as a protective film for Ag wiring. The comparison data of SiN and SiO 2 films formed by the plasma CVD method are shown.

【0022】 膜種 密度(g/cm2) 膜応力(dyn/cm2) 親水性 耐クラック性 SiN 2.60 6×109圧縮 大 大 SiO2 2.20 3×109圧縮 小 小 SiNはSiO2に比べて密度が高く、水に対する透過
制も低い緻密な膜である。結晶構造はSiO2がO−S
i−Oの規則的な網状構造を取るのに対して、SiNは
Si−Nの結合が複雑に重なったアモルファス構造をと
る。また、膜の応力は強い圧縮であり、クラックが生じ
にくい。SiNの緻密な膜構造によって絶縁膜中へのA
gの拡散は阻止出来る。Agの絶縁膜への拡散を阻止す
ることによって、配線間のリーク電流は生ぜず、デバイ
スの誤動作は生じない。また、SiO2あるいはPSG
膜を通して銀原子がSi基板に形成したp,n型領域に
拡散することは無くなりデバイス特性は劣化しない。
Membrane type Density (g / cm 2 ) Membrane stress (dyn / cm 2 ) Hydrophilicity Crack resistance SiN 2.60 6 × 10 9 compression large large SiO 2 2.20 3 × 10 9 compression small small SiN It is a dense film that has a higher density than SiO 2 and a low water permeability. The crystal structure is SiO 2 OS
Whereas iN has a regular network structure, SiN has an amorphous structure in which Si—N bonds are complicatedly overlapped. In addition, the stress of the film is a strong compression, and cracks are less likely to occur. Due to the dense film structure of SiN, A in the insulating film
The diffusion of g can be prevented. By preventing the diffusion of Ag into the insulating film, a leak current between wirings does not occur, and a device malfunction does not occur. In addition, SiO 2 or PSG
Silver atoms will not diffuse through the film to the p-type and n-type regions formed on the Si substrate, and the device characteristics will not deteriorate.

【0023】[0023]

【実施例】以下、本発明に係る半導体装置の詳細を図面
に示す実施例に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the semiconductor device according to the present invention will be described below with reference to the embodiments shown in the drawings.

【0024】(実施例1)図1(A)〜(D)は、本発
明の実施例1の製造工程を示す断面図である。
(Embodiment 1) FIGS. 1A to 1D are sectional views showing a manufacturing process of Embodiment 1 of the present invention.

【0025】先ず、本実施例は、図1(A)に示すよう
に、所定の素子を形成した半導体基板としてのシリコン
基板11に絶縁膜12を形成したのちコンタクトホール
13を開孔し、コンタクトホールの自然酸化膜を除去し
た後、DCマグネトロンスパッタ法でTi膜14,Ti
N膜15,Ag膜16をこの順にマルチチャンバ型スパ
ッタ装置を用いて連続形成する。Ti膜14はシリコン
基板11とオーミック接触を取るために必要であり、ま
たTiN膜15は拡散防止層として用いる。なお、Ti
膜14は300Å,TiN膜15は700Å,Ag膜1
6は4000Åの膜厚とした。これらTi膜14,Ti
N膜15,Ag膜16のスパッタ条件を以下に示す。な
お、膜厚及び下記の成膜条件は推奨値を示すものであ
り、これらに限定されるものではない。
First, in this embodiment, as shown in FIG. 1 (A), an insulating film 12 is formed on a silicon substrate 11 as a semiconductor substrate on which predetermined elements are formed, and then a contact hole 13 is opened to form a contact. After removing the natural oxide film of the holes, the Ti film 14, Ti is formed by the DC magnetron sputtering method.
The N film 15 and the Ag film 16 are successively formed in this order using a multi-chamber type sputtering apparatus. The Ti film 14 is necessary to make ohmic contact with the silicon substrate 11, and the TiN film 15 is used as a diffusion prevention layer. Note that Ti
Film 14 is 300Å, TiN film 15 is 700Å, Ag film 1
No. 6 has a film thickness of 4000Å. These Ti film 14, Ti
The sputtering conditions for the N film 15 and the Ag film 16 are shown below. It should be noted that the film thickness and the following film forming conditions show recommended values and are not limited to these.

【0026】 (Ti膜14のスパッタ条件) ○スパッタガス…Ar ○圧力…5mTorr ○DC電力…5kw ○基板温度…150℃ (TiN膜15のスパッタ条件) ○スパッタガス…Ar−60%N2 ○圧力…5mTorr ○DC電力…7kw ○基板温度…150℃ (Ag膜16のスパッタ条件) ○スパッタガス…Ar ○圧力…5mTorr ○DC電力…10kw ○基板温度…300℃ 次に通常のフォトリソグラフィー技術でAg膜16上に
所望のレジストパターン17を形成する。次にArガス
を用いたイオンビームエッチング法でAg膜16をエッ
チングする。一例として、この時のエッチング条件を以
下に示す。
(Sputtering condition of Ti film 14) ○ Sputtering gas ... Ar ○ Pressure ... 5 mTorr ○ DC power ... 5 kw ○ Substrate temperature ... 150 ° C. (Sputtering condition of TiN film 15) ○ Sputtering gas ... Ar-60% N 2 ○ Pressure: 5 mTorr ○ DC power: 7 kw ○ Substrate temperature: 150 ° C. (sputtering condition of Ag film 16) ○ Sputter gas: Ar ○ Pressure: 5 mTorr ○ DC power: 10 kw ○ Substrate temperature: 300 ° C. A desired resist pattern 17 is formed on the Ag film 16. Next, the Ag film 16 is etched by the ion beam etching method using Ar gas. As an example, the etching conditions at this time are shown below.

【0027】 (イオンビームエッチングの条件) ○エッチングガス…Ar ○圧力…1×10-4Torr ○加速電圧…1000V(DC) ○イオン電流密度…1×10-5A/cm2 ○基板温度…80℃ 上記エッチング条件でAg膜16は、約500Å/分の
レートでエッチングされる。続いて、下地のTiN膜1
5,Ti膜14で反応性イオンエッチング法により塩素
系ガスを用いてエッチングすると図1(B)のような形
状が得られる。更に、レジストアッシング工程によって
レジスト17を除去すると図1(C)のような形状が得
られる。
(Conditions of Ion Beam Etching) ○ Etching gas… Ar ○ Pressure… 1 × 10 -4 Torr ○ Acceleration voltage… 1000 V (DC) ○ Ion current density… 1 × 10 -5 A / cm 2 ○ Substrate temperature… 80 ° C. Under the above etching conditions, the Ag film 16 is etched at a rate of about 500 Å / min. Then, the underlying TiN film 1
5, when the Ti film 14 is etched by a reactive ion etching method using a chlorine-based gas, a shape as shown in FIG. 1B is obtained. Further, when the resist 17 is removed by the resist ashing process, a shape as shown in FIG. 1C is obtained.

【0028】以下に、TiN膜15及びTi膜14のエ
ッチング条件及びレジストアッシング条件を示す。
The etching conditions and the resist ashing conditions for the TiN film 15 and the Ti film 14 are shown below.

【0029】 (反応性イオンエッチングの条件) ○エッチングガス及びその流量 三塩化ホウ素(BCl3)…60SCCM 塩素ガス(Cl2)…90SCCM ○RFパワー…40W ○圧力…40mTorr (レジストアッシングの条件) ○アッシングガス…酸素(300SCCM) ○圧力…2Torr ○マイクロ波パワー…400W レジストアッシング後、図1(D)に示すように、保護
層として窒化珪素(Si34)膜18をプラズマCVD
法で7000Å形成する。一例として、形成条件を以下
に示す。
(Conditions for Reactive Ion Etching) Etching gas and its flow rate Boron trichloride (BCl 3 ) ... 60 SCCM Chlorine gas (Cl 2 ) ... 90 SCCM ○ RF power ... 40 W ○ Pressure ... 40 mTorr (resist ashing conditions ) Ashing gas ... Oxygen (300 SCCM ) ○ Pressure ... 2 Torr ○ Microwave power ... 400 W After resist ashing, as shown in FIG. 1D, a silicon nitride (Si 3 N 4 ) film 18 is used as a protective layer by plasma CVD.
7,000 Å by the method As an example, formation conditions are shown below.

【0030】 (プラズマCVDの条件) ○ガス及びその流量 シラン(SiH4)…180SCCM アンモニア(NH3)…500SCCM 窒素(N2)…720SCCM ○RFパワー…430W ○圧力…300mTorr その後、窒素雰囲気中で400℃,60分のシンターを
行う。シンター後もAgの拡散はSiN保護層である窒
化ケイ素膜18で阻止されるため素子特性を劣化させる
ことはない。本構造によってAg配線のデバイス適用が
可能になり、エレクトロマイグレーション耐性の高い、
低抵抗なデバイスが実現できる。
(Conditions of Plasma CVD) ○ Gas and its flow rate Silane (SiH 4 ) ... 180 SCCM Ammonia (NH 3 ) ... 500 SCCM Nitrogen (N 2 ) ... 720 SCCM ○ RF power ... 430 W ○ Pressure ... 300 mTorr Then nitrogen Sinter at 400 ° C. for 60 minutes in the atmosphere. Even after sintering, the diffusion of Ag is prevented by the silicon nitride film 18, which is a SiN protective layer, so that the device characteristics are not deteriorated. This structure makes it possible to apply Ag wiring devices and has high electromigration resistance.
A device with low resistance can be realized.

【0031】(実施例2)次に、銀配線の保護層上にS
iO2系の平坦化層間絶縁膜を形成した実施例2を説明
する。
(Embodiment 2) Next, S is formed on the protective layer of silver wiring.
A second embodiment in which an iO 2 -based planarizing interlayer insulating film is formed will be described.

【0032】実施例2ではSiNと他の絶縁膜の積層保
護膜を形成した例を示す。Si34は、上記したように
強い圧縮応力を持っているため、包まれている配線には
強い引っ張り応力がかかる。この応力が配線にストレス
マイグレーションを引き起こし断線を生じる場合が有
る。この問題は本実施例で述べるSi34/PSGの積
層構造とすることで解決できる。PSG膜は引っ張り応
力を持っておりSi34に積層することによってSi3
4の応力を打ち消すことが出来る。すなわち、Si3
4とPSGの積層構造とすることによって、配線に掛か
るストレスを低減できる。
The second embodiment shows an example in which a laminated protective film of SiN and another insulating film is formed. Since Si 3 N 4 has a strong compressive stress as described above, a strong tensile stress is applied to the wrapped wiring. This stress may cause stress migration in the wiring and cause disconnection. This problem can be solved by using the Si 3 N 4 / PSG laminated structure described in this embodiment. Si 3 by PSG film is laminated to have a tensile stress Si 3 N 4
It is possible to cancel the stress of N 4 . That is, Si 3 N
By using a laminated structure of 4 and PSG, the stress applied to the wiring can be reduced.

【0033】実施例1と同様の手順でAg/TiN/T
iの配線パターンを形成する。その後、図2に示す様に
プラズマCVD法によって、窒化ケイ素(Si34)膜
21(3000Å),SiO2系の絶縁膜であるPSG
膜22(7000Å)をこの順に形成する。形成条件を
以下に示す。
In the same procedure as in Example 1, Ag / TiN / T
A wiring pattern of i is formed. Thereafter, as shown in FIG. 2, a silicon nitride (Si 3 N 4 ) film 21 (3000 Å) and a SiO 2 -based insulating film PSG were formed by a plasma CVD method.
The film 22 (7000 Å) is formed in this order. The forming conditions are shown below.

【0034】 (窒化ケイ素膜21のプラズマCVDの条件) ○ガス及びその流量 シラン(SiH4)…180SCCM アンモニア(NH3)…500SCCM 窒素(N2)…720SCCM ○RFパワー…430W ○圧力…300mTorr (PSG膜22のプラズマCVDの条件) ○ガス及びその流量 シラン(SiH4)…80SCCM ホスフィン(PH3)…7SCCM 酸素(O2)…1000SCCM 窒素(N2)…32000SCCM ○RFパワー…500W ○圧力…常圧 なお、上記した各条件の膜厚・形成条件は推奨値を示し
たものである。その後、窒素雰囲気で400℃,60分
のシンターを行う。本実施例のように、Ag配線直上に
窒化ケイ素膜が形成されている限り、シンター後もAg
の拡散は窒化ケイ素で阻止されるためAgの拡散による
デバイス特性劣化は生じない。この他に積層構造の組み
合わせとしては SiN/CVD−SiO2 SiN/BPSG SiN/SiC SiN/Al23 でも良い。さらに。3層以上に保護膜を形成してもよ
い。本構造によってストレスマイグレーション耐性を改
善したAg配線のデバイス適用が可能になり、信頼性の
高いデバイスが実現でき、工業的に見て非常に有用であ
る。
(Conditions for Plasma CVD of Silicon Nitride Film 21) Gas and Flow Rate Silane (SiH 4 ) ... 180 SCCM Ammonia (NH 3 ) ... 500 SCCM Nitrogen (N 2 ) ... 720 SCCM ○ RF Power 430 W ○ Pressure … 300 mTorr (conditions for plasma CVD of PSG film 22) ○ Gas and its flow rate Silane (SiH 4 )… 80 SCCM Phosphine (PH 3 )… 7 SCCM Oxygen (O 2 )… 1000 SCCM Nitrogen (N 2 )… 32000 SCCM ○ RF power ... 500 W Pressure ... Normal pressure The film thickness and forming conditions under the above-mentioned conditions are recommended values. Then, sintering is performed at 400 ° C. for 60 minutes in a nitrogen atmosphere. As long as the silicon nitride film is formed directly on the Ag wiring as in the present embodiment, Ag can be formed even after sintering.
Since the diffusion of Ag is blocked by silicon nitride, the deterioration of device characteristics due to Ag diffusion does not occur. In addition to this, a combination of laminated structures may be SiN / CVD-SiO 2 SiN / BPSG SiN / SiC SiN / Al 2 O 3 . further. You may form a protective film in three or more layers. This structure makes it possible to apply Ag wiring devices with improved stress migration resistance, realize highly reliable devices, and is industrially very useful.

【0035】以上、実施例1,2について説明したが、
本発明はこれらに限定されるものではなく、構成の要旨
に付随する各種の設計変更が可能であり、また、各種の
構造の半導体装置に本発明を適用し得ることは言うまで
もない。
The first and second embodiments have been described above.
The present invention is not limited to these, and it goes without saying that the present invention can be modified in various ways associated with the gist of the configuration and can be applied to semiconductor devices of various structures.

【0036】[0036]

【発明の効果】以上の説明から明らかなように、本発明
によれば、Ag金属系配線から層間絶縁膜側へAgが拡
散することがなく、配間リーク等のデバイス特性劣化を
防止する効果を有する。
As is apparent from the above description, according to the present invention, Ag is prevented from diffusing from the Ag metal wiring to the interlayer insulating film side, and the deterioration of device characteristics such as inter-connection leakage is prevented. Have.

【0037】また、半導体基板中のp,n型領域にAg
原子が侵入しないため、上記効果に加えてデバイス特性
の劣化を確実に防止する効果がある。
Further, Ag is added to the p and n type regions in the semiconductor substrate.
Since atoms do not enter, there is an effect of surely preventing deterioration of device characteristics in addition to the above effects.

【0038】さらに、Ag金属系配線の実現が可能にな
り、特に、0.3μm以下の配線幅を持つ超LSIにお
いて従来のAl配線技術では得られなかった低抵抗でエ
レクトロマイグレーション耐性の高い配線構造が得られ
る。
Furthermore, it becomes possible to realize Ag metal-based wiring, and particularly in a VLSI having a wiring width of 0.3 μm or less, a wiring structure having a low resistance and a high electromigration resistance which cannot be obtained by the conventional Al wiring technology. Is obtained.

【0039】また、特に、請求項2記載の発明にあって
は、Ag配線にかかるストレスをより低減させる効果を
有している。
Further, in particular, in the invention described in claim 2, it has an effect of further reducing the stress applied to the Ag wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)〜(D)は本発明の実施例1の各工程を
示す断面図。
1A to 1D are cross-sectional views showing each step of a first embodiment of the present invention.

【図2】本発明の実施例2の断面図。FIG. 2 is a sectional view of a second embodiment of the present invention.

【図3】Ag及びCuのSiO2中の拡散量のアレニウ
スプロットを示すグラフ。
FIG. 3 is a graph showing an Arrhenius plot of diffusion amounts of Ag and Cu in SiO 2 .

【符号の説明】[Explanation of symbols]

11…シリコン基板、12…絶縁膜、14…Ti膜、1
5…TiN膜(拡散防止層)、16…Ag膜、18…窒
化ケイ素膜。
11 ... Silicon substrate, 12 ... Insulating film, 14 ... Ti film, 1
5 ... TiN film (diffusion prevention layer), 16 ... Ag film, 18 ... Silicon nitride film.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/46 R 7738−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 29/46 R 7738-4M

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に,拡散防止層を介して選
択的に形成されたAg金属系配線を有する半導体装置に
おいて、 前記Ag金属系配線の上面及び側面に、窒化ケイ素から
なる保護層を形成したことを特徴とする半導体装置。
1. A semiconductor device having an Ag metal-based wiring selectively formed on a semiconductor substrate via a diffusion prevention layer, wherein a protective layer made of silicon nitride is provided on an upper surface and a side surface of the Ag metal-based wiring. A semiconductor device characterized by being formed.
【請求項2】 半導体基板上に拡散防止層を介して選択
的に形成されたAg金属系配線を有する半導体装置にお
いて、 前記Ag金属系配線の上面及び側面に、窒化ケイ素から
なる保護層を形成し、該保護層の上にSiO2系平坦化
層を形成したことを特徴とする半導体装置。
2. A semiconductor device having an Ag metal-based wiring selectively formed on a semiconductor substrate via a diffusion prevention layer, wherein a protective layer made of silicon nitride is formed on an upper surface and a side surface of the Ag metal-based wiring. And a SiO 2 -based flattening layer is formed on the protective layer.
JP26012391A 1991-10-08 1991-10-08 Semiconductor device Pending JPH05102148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26012391A JPH05102148A (en) 1991-10-08 1991-10-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26012391A JPH05102148A (en) 1991-10-08 1991-10-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05102148A true JPH05102148A (en) 1993-04-23

Family

ID=17343612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26012391A Pending JPH05102148A (en) 1991-10-08 1991-10-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05102148A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192858B2 (en) 2002-09-25 2007-03-20 Oki Electric Industry Co., Ltd. Method of forming plug
WO2011004674A1 (en) * 2009-07-06 2011-01-13 古河電気工業株式会社 Method for manufacturing semiconductor optical device, method for manufacturing semiconductor optical laser element, and semiconductor optical device
JP2011014832A (en) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor optical device, and semiconductor optical device
JP2011014833A (en) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor laser element, semiconductor laser element, and communication system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192858B2 (en) 2002-09-25 2007-03-20 Oki Electric Industry Co., Ltd. Method of forming plug
WO2011004674A1 (en) * 2009-07-06 2011-01-13 古河電気工業株式会社 Method for manufacturing semiconductor optical device, method for manufacturing semiconductor optical laser element, and semiconductor optical device
JP2011014832A (en) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor optical device, and semiconductor optical device
JP2011014833A (en) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor laser element, semiconductor laser element, and communication system
CN102474071A (en) * 2009-07-06 2012-05-23 古河电气工业株式会社 Method for manufacturing semiconductor optical device, method for manufacturing semiconductor optical laser element, and semiconductor optical device
US8615026B2 (en) 2009-07-06 2013-12-24 Furukawa Electric Co., Ltd. Method of manufacturing semiconductor optical device, method of manufacturing semiconductor optical laser element, and semiconductor optical device
CN102474071B (en) * 2009-07-06 2015-07-22 古河电气工业株式会社 Method for manufacturing semiconductor optical device, method for manufacturing semiconductor optical laser element, and semiconductor optical device

Similar Documents

Publication Publication Date Title
US4988423A (en) Method for fabricating interconnection structure
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
KR960010056B1 (en) Semiconductor device and menufacturing method thereof
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
EP0843895B1 (en) Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability
US5623166A (en) Al-Ni-Cr conductive layer for semiconductor devices
KR100447915B1 (en) Method for manufacturing semiconductor device
JPH04271144A (en) Semiconductor device
JPH0778821A (en) Semiconductor device and its manufacture
US20040046266A1 (en) Method of manufacturing semiconductor device
JPH0936230A (en) Manufacture of semiconductor device
US6455891B2 (en) Semiconductor device and method for manufacturing the same
KR100248572B1 (en) Semiconductor device and method
US6111318A (en) Semiconductor device comprising Cu--Ta and method for forming the semiconductor device
JPH05102148A (en) Semiconductor device
JPH05102154A (en) Semiconductor device
JP3277909B2 (en) Semiconductor device and manufacturing method thereof
Pauleau Interconnect materials
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
JP2004289009A (en) Method for manufacturing semiconductor device
JPH065674B2 (en) Method for manufacturing semiconductor device
JP3417193B2 (en) Method for manufacturing semiconductor device
JPH09260376A (en) Semiconductor device and its manufacture
JPH05102156A (en) Semiconductor device
JP2723023B2 (en) Semiconductor device and manufacturing method thereof