KR20060104881A

KR20060104881A - Method for fabricating cmos image sensor

Info

Publication number: KR20060104881A
Application number: KR1020050027369A
Authority: KR
Inventors: 이원호
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-09

Abstract

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 암전류 특성을 개선하는 씨모스 이미지 센서의 제조 공정에 관한 것이다. 이를 위해 본 발명은, 반도체 기판 상에 산화막과 질화막을 순차적으로 증착하는 단계, 상기 산화막과 질화막 및 상기 기판을 선택적 식각하여 상기 기판에 트랜치를 형성하는 단계, 상기 질화막에 수소기를 주입하는 단계 및 상기 트랜치에 트랜치 매립용 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a manufacturing process of a CMOS image sensor that improves dark current characteristics during a semiconductor device manufacturing process. To this end, the present invention comprises the steps of sequentially depositing an oxide film and a nitride film on a semiconductor substrate, selectively etching the oxide film, the nitride film and the substrate to form a trench in the substrate, injecting hydrogen groups into the nitride film and the A method of manufacturing a CMOS image sensor is provided, the method including forming a device isolation layer by filling an trench insulating film in a trench.

댕글링 본드, 게이트 전극, 수소기 주입, 금속 배선, 트랜치 Dangling Bond, Gate Electrode, Hydrogen Implant, Metal Wiring, Trench

Description

Manufacturing method of CMOS image sensor {METHOD FOR FABRICATING CMOS IMAGE SENSOR}

도 1은 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타내는 단면도.1 is a cross-sectional view showing a manufacturing process of a CMOS image sensor according to the prior art.

도 2는 본 발명의 제1 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the first embodiment of the present invention.

도 3는 본 발명의 제2 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.3 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a second exemplary embodiment of the present invention.

도 4는 본 발명의 제3 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.4 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a third exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

201 : 반도체 기판 202 : 산화막201: semiconductor substrate 202: oxide film

203 : 질화막203: nitride film

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 씨모스 이미지 센서의 제조 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a manufacturing process of CMOS image sensors during a semiconductor device manufacturing process.

도 1은 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타내는 단면도이다.1 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.

도 1을 참조하여, 반도체 기판(101) 상에 활성영역과 소자분리영역을 구분 짖는 소자분리막(102)을 형성한다.Referring to FIG. 1, an isolation layer 102 is formed on the semiconductor substrate 101 to distinguish active regions and isolation regions.

이어서, 상기 소자분리막(102)이 형성된 기판(101) 상에 게이트 절연막(103)과 게이트 전도막(104)을 순차적으로 증착한 후, 상기 게이트 절연막(103)과 게이트 전도막(104)을 선택적 식각하여 게이트 전극(105)을 형성한다.Subsequently, the gate insulating film 103 and the gate conductive film 104 are sequentially deposited on the substrate 101 on which the device isolation film 102 is formed, and then the gate insulating film 103 and the gate conductive film 104 are selectively selected. Etching is performed to form the gate electrode 105.

이어서, 상기 게이트 전극(105) 양측벽에 스페이서(106)를 형성한 후, 상기 양측벽에 스페이서(106)를 구비하는 상기 게이트 전극(105)의 양측의 상기 기판(101)에 소스/드레인 불순물 영역(107)을 형성한다.Subsequently, spacers 106 are formed on both side walls of the gate electrode 105, and source / drain impurities are formed on the substrate 101 on both sides of the gate electrode 105 having spacers 106 on both sides of the gate electrode 105. Area 107 is formed.

이어서, 상기 소스/드레인 불순물 영역(107)을 포함하는 전체 구조 상에 제1 층간절연막(108)을 증착한다.Subsequently, a first interlayer insulating film 108 is deposited on the entire structure including the source / drain impurity region 107.

이어서, 상기 제1 층간절연막(108) 상에 금속배선(109)을 형성한 후, 상기 금속배선(109) 상에 금속배선매립용 산화막(110)을 증착한다.Subsequently, after the metal interconnection 109 is formed on the first interlayer insulating layer 108, an oxide film 110 for embedding the metal interconnection is deposited on the metal interconnection 109.

그리고, 본 도면에서는 금속배선을 하나만 형성하는 것으로 도시하였다. In the drawing, only one metal wire is formed.

이어서, 상기 금속배선매립용 산화막(110)에 상에 제2 층간절연막(111)과 패 시베이션막(112)을 순차적으로 증착한 후, 수소기 주입 공정을 수행한다.Subsequently, the second interlayer insulating film 111 and the passivation film 112 are sequentially deposited on the metal oxide buried film 110, and then a hydrogen group injection process is performed.

이때, 상기 패시베이션막(112)은 산화막과 질화막이 순차적으로 증착되는 것이 바람직하다.At this time, the passivation film 112, the oxide film and the nitride film is preferably deposited sequentially.

상기 수소기 주입 공정은 기판 표면에 발생하는 댕글링 본드를 제거하기 위한 목적으로 수행된다.The hydrogen group injection process is performed for the purpose of removing dangling bonds generated on the substrate surface.

상기 댕글링 본드는 씨모스 이미지 센서 제조시 많은 식각 공정, 예를 들어, STI 공정에 의한 소자분리막(102) 형성, 게이트 전극(105) 형성 등에 의해 반도체 기판(101) 표면에 댕글링 본드(Dangling Bond)가 발생하게 된다.The dangling bonds are dangling on the surface of the semiconductor substrate 101 by many etching processes, for example, the formation of the device isolation layer 102 and the gate electrode 105 by the STI process. Bond) will occur.

상기 댕글링 본드는 반도체 기판(101)이 실리콘(Si) 원자 하나에 산소(O) 원자 두 개가 결합하여야 안정한 상태를 유지하는데, 상기와 같은 식각 공정으로 인해 실리콘 원자 하나와 산소 원자 하나가 결합되어 있거나, 또는 실리콘 원자가 산소 원자를 하나도 갖지 못하는 상태를 말한다.The dangling bond maintains a stable state when the semiconductor substrate 101 couples two oxygen (O) atoms to one silicon (Si) atom. As a result of the etching process, one silicon atom and one oxygen atom are bonded to each other. Or a state in which a silicon atom does not have any oxygen atoms.

그리고, 상기 댕글링 본드는 광이 입사되지 않은 상태에서도 댕글링 본드에 의해 전자가 생성되어 포토다이오드로 부터 플로팅센싱노드로 암신호가 흐르는 문제점을 야기시킨다.The dangling bond causes electrons to be generated by the dangling bond even when no light is incident, causing a dark signal to flow from the photodiode to the floating sensing node.

또한, 붕소(Boron)을 주입하여 소스/드레인 불순물 영역(107)을 형성할시 붕소의 외곽 확산(Out Diffusion) 현상으로 인한 암신호, 블랙 신호(Black Signal), DBP(Dark Bed Pixel) 특성 열화를 일으킨다.In addition, when boron is implanted to form the source / drain impurity region 107, the characteristics of the dark signal, the black signal, and the dark bed pixel (DBP) are degraded due to the out diffusion of boron. Causes

따라서, 상기 질화막에 수소기 주입 공정을 수행하고, 후속으로 열처리 공정을 진행하여 상기 댕글링 본드를 제거한다.Therefore, a hydrogen group injection process is performed on the nitride film, and a heat treatment process is subsequently performed to remove the dangling bond.

그러나, 종래 기술에서는 질화막은 매우 한정(비트라인 콘택용 질화막, 패시베이션막 내의 질화막)되어 있으며, 상기 패시베이션막 형성 후, 수소기 주입 공정의 온도 또는 시간의 증가시에는 플로팅노드 결함이 유발되어 상기 수소기 주입 공정 조건에 심각한 제약을 받는다.However, in the prior art, the nitride film is very limited (a nitride film for a bit line contact, a nitride film in a passivation film), and after formation of the passivation film, a floating node defect is caused when the temperature or time of the hydrogen group injection process is increased, thereby causing the hydrogen. The injection process conditions are severely limited.

또한, SNR(signal to noise ratio)에서 분모항에 해당하는 암신호의 경우 작아질수록 유리하므로 추가적인 개선책이 필요하다.In addition, since the smaller the dark signal corresponding to the denominator in the signal to noise ratio (SNR), an additional improvement is required.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 암전류 특성을 개선하는 씨모스 이미지 센서의 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method for manufacturing a CMOS image sensor that improves dark current characteristics.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 반도체 기판 상에 산화막과 질화막을 순차적으로 증착하는 단계, 상기 산화막과 질화막 및 상기 기판을 선택적 식각하여 상기 기판에 트랜치를 형성하는 단계, 상기 질화막에 수소기를 주입하는 단계 및 상기 트랜치에 트랜치 매립용 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.According to an aspect of the present invention for achieving the above object, the step of sequentially depositing an oxide film and a nitride film on a semiconductor substrate, selectively etching the oxide film and the nitride film and the substrate to form a trench in the substrate, the A method of manufacturing a CMOS image sensor is provided, the method including implanting a hydrogen group into a nitride film and forming an isolation layer by filling an insulating film for filling a trench in the trench.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

(제1 실시예)(First embodiment)

도 2는 본 발명의 제1 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.2 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a first exemplary embodiment of the present invention.

도 2에 도시된 바와 같이, 반도체 기판(201) 상에 산화막(202)과 질화막(203)을 순차적으로 증착한다. As shown in FIG. 2, an oxide film 202 and a nitride film 203 are sequentially deposited on the semiconductor substrate 201.

이때, 상기 질화막(203)은 후속 트랜치를 형성하기 위한 STI(Shallow Trench Isolation) 공정시 식각 정지막으로 활용되고, 후속 공정인 수소기 주입 공정을 통해, 상기 수소기 주입 공정의 후속 공정인 열처리 공정시 상기 반도체 기판(201) 표면에 발생하는 댕글링 본드 제거를 위한 수소기 공급원으로 활용된다.In this case, the nitride layer 203 is used as an etch stop layer during the shallow trench isolation (STI) process to form a subsequent trench, and a heat treatment process that is a subsequent process of the hydrogen group injection process through a hydrogen group injection process, which is a subsequent process. It is used as a hydrogen group source for removing dangling bonds generated on the surface of the semiconductor substrate 201.

이어서, 상기 산화막(202), 상기 질화막(203) 및 상기 반도체 기판(201)을 선택적 식각하여 상기 반도체 기판(201)에 트랜치를 형성한다.Subsequently, the oxide layer 202, the nitride layer 203, and the semiconductor substrate 201 are selectively etched to form trenches in the semiconductor substrate 201.

이어서, 상기 질화막(203)에 수소기를 주입한다.Subsequently, a hydrogen group is injected into the nitride film 203.

이때, 상기 수소기는 후속 열처리 공정에 의해 상기 기판(201)으로 주입되어 댕글링 본드를 제거하는 역할을 한다.At this time, the hydrogen group is injected into the substrate 201 by a subsequent heat treatment process to remove the dangling bond.

또한, 어떠한 이온주입 공정도 진행되지 않았으므로, 수소기가 주입된 질화막에 의한 활성 영역의 댕글링 본드 제거 효과가 증대된다.In addition, since no ion implantation process is performed, the effect of removing the dangling bonds in the active region by the nitride film into which the hydrogen groups are injected is increased.

이어서, 도시하지는 않았으나, 상기 수소기 주입 공정 후, 상기 질화막(203)을 이온주입 마스크로 하여 채널스톱 이온주입 공정을 수행한다.Subsequently, although not shown, after the hydrogen group implantation process, the channel stop ion implantation process is performed using the nitride film 203 as an ion implantation mask.

(제2 실시예)(2nd Example)

도 3는 본 발명의 제2 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.3 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a second exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, 반도체 기판(301) 상에 활성영역과 소자분리영역을 구분 짖는 소자분리막(302)을 형성한다.As shown in FIG. 3, an isolation layer 302 is formed on the semiconductor substrate 301 to separate the active region and the isolation region.

이어서, 상기 소자분리막(302)이 형성된 기판(301) 상에 게이트 절연막(303)과 게이트 전도막(304)을 순차적으로 증착한 후, 상기 게이트 절연막(303)과 게이트 전도막(304)을 선택적 식각하여 게이트 전극(305)을 형성한다.Subsequently, the gate insulating film 303 and the gate conductive film 304 are sequentially deposited on the substrate 301 on which the device isolation film 302 is formed, and then the gate insulating film 303 and the gate conductive film 304 are selectively selected. Etching is performed to form the gate electrode 305.

이어서, 상기 게이트 전극(305) 양측벽에 스페이서(309)를 형성한 후, 상기 양측벽에 스페이서(309)를 구비하는 상기 게이트 전극(305)의 양측의 상기 기판(301)에 소스/드레인 불순물 영역(406)을 형성한다.Subsequently, spacers 309 are formed on both sidewalls of the gate electrode 305, and source / drain impurities are formed on the substrate 301 on both sides of the gate electrode 305 having the spacers 309 on both sidewalls. Area 406 is formed.

이어서, 상기 게이트 전극(305) 상에 산화막(307)과 실리사이드 방지막용 질화막(308)을 순차적으로 증착한다.Subsequently, an oxide film 307 and a silicide prevention film nitride film 308 are sequentially deposited on the gate electrode 305.

이때, 상기 산화막(307)은 50Å의 두께로 증착하는 것이 바람직하다.At this time, the oxide film 307 is preferably deposited to a thickness of 50 kHz.

이어서, 상기 실리사이드 방지막용 질화막(308)에 수소기를 주입한다.Subsequently, hydrogen group is injected into the silicide prevention film nitride film 308.

이때, 상기 수소기는 후속 열처리 공정에 의해 상기 기판(301)으로 주입되어 댕글링 본드를 제거하는 역할을 한다.At this time, the hydrogen group is injected into the substrate 301 by a subsequent heat treatment process to remove the dangling bond.

(제3 실시예)(Third Embodiment)

도 4는 본 발명의 제3 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.4 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a third exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 반도체 기판(401) 상에 활성영역과 소자분리영역 을 구분 짖는 소자분리막(402)을 형성한다.As shown in FIG. 4, an isolation layer 402 is formed on the semiconductor substrate 401 to distinguish between the active region and the isolation region.

이어서, 상기 소자분리막(402)이 형성된 기판(401) 상에 게이트 절연막(403)과 게이트 전도막(404)을 순차적으로 증착한 후, 상기 게이트 절연막(403)과 게이트 전도막(404)을 선택적 식각하여 게이트 전극(405)을 형성한다.Subsequently, the gate insulating film 403 and the gate conductive film 404 are sequentially deposited on the substrate 401 on which the device isolation film 402 is formed, and then the gate insulating film 403 and the gate conductive film 404 are selectively selected. Etching is performed to form the gate electrode 405.

이어서, 상기 게이트 전극(405) 양측벽에 스페이서(410)를 형성한 후, 상기 양측벽에 스페이서(410)를 구비하는 상기 게이트 전극(405)의 양측의 상기 기판(401)에 소스/드레인 불순물 영역(406)을 형성한다.Subsequently, spacers 410 are formed on both sidewalls of the gate electrode 405, and source / drain impurities are formed on the substrate 401 on both sides of the gate electrode 405 having spacers 410 on both sidewalls. Area 406 is formed.

이어서, 상기 소스/드레인 불순물 영역(406)을 포함하는 전체 구조 상에 제1 층간절연막(407)을 증착한다.Subsequently, a first interlayer insulating film 407 is deposited on the entire structure including the source / drain impurity region 406.

이어서, 상기 제1 층간절연막(407) 상에 금속배선(408)을 형성한 후, 상기 금속배선(408) 상에 금속배선매립용 질화막(409)을 증착한다.Subsequently, after the metal interconnection 408 is formed on the first interlayer insulating layer 407, the nitride film 409 for embedding the metal interconnection is deposited on the metal interconnection 408.

이때, 상기 금속배선매립용 질화막(409)은 라이너 질화막 또는 산화질화막으로 증착하는 것이 바람직하다.In this case, the metal wiring buried nitride film 409 is preferably deposited as a liner nitride film or an oxynitride film.

이어서, 상기 금속배선매립용 질화막(409)에 수소기를 주입한다.Subsequently, hydrogen groups are injected into the metal film buried nitride film 409.

이때, 상기 수소기는 후속 열처리 공정에 의해 상기 기판(401)으로 주입되어 댕글링 본드를 제거하는 역할을 한다.At this time, the hydrogen group is injected into the substrate 401 by a subsequent heat treatment process serves to remove the dangling bond.

그리고, 도시하지는 않았으나, 상기 금속배선매립용 질화막(409)에 수소기를 주입하는 공정을 생략하고, 상기 금속배선매립용 질화막(409) 상에 제2 층간절연막 증착 및 패시베이션막을 증착한 후, 상기 수소기 주입 공정을 수행할 수 있다. Although not shown, a step of injecting hydrogen groups into the metallization buried nitride film 409 is omitted, and after depositing a second interlayer dielectric film and a passivation film on the metallization buried nitride film 409, the hydrogen is deposited. The pre-injection process can be performed.

이때, 상기 패시베이션막은 산화막과 질화막이 순차적으로 증착되는 것이 바람직하다.In this case, the passivation film is preferably deposited with an oxide film and a nitride film sequentially.

본 발명은 질화막에 수소기 주입 공정을 진행하고, 후속으로 열처리 공정을 진행함으로써, 상기 수소기가 기판 표면에 발생하는 댕글링 본드를 제거한다.According to the present invention, a hydrogen group injection process is performed on a nitride film and a heat treatment process is subsequently performed to remove dangling bonds generated on the surface of the substrate.

또한, 수소기가 주입된 상기 질화막을 실리사이드 방지막 및 금속배선매립용막으로 활용하여 종래 기술 보다 많은 질화막을 활용하여 상기 댕글링 본드 제거 효과를 높인다. In addition, the nitride film into which the hydrogen group is injected is used as a silicide prevention film and a metal wiring embedding film to increase the dangling bond removal effect by utilizing more nitride films than the prior art.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 살펴본 바와 같이, 본 발명은 수소기 이온을 질화막에 주입하여 댕글링 본드를 제거한다.As described above, the present invention removes the dangling bond by implanting hydrogen group ions into the nitride film.

상기 댕글링 본드는 반도체 기판 표면에 발생하는데, 트랜치를 형성하기 위한 STI 공정에 따른 질화막에 수소기 이온을 주입하여 상기 반도체 기판의 전활성 영역에 발생하는 댕글링 본드를 제거한다. 이때, 상기 질화막은 상기 반도체 기판 표면에 직접적으로 맞닿아 있어 댕글링 본드 제거 효과를 증대시킨다.The dangling bond is formed on the surface of the semiconductor substrate, and hydrogen group ions are implanted into the nitride film according to the STI process for forming a trench to remove dangling bonds generated in the active region of the semiconductor substrate. In this case, the nitride film is in direct contact with the surface of the semiconductor substrate to increase the dangling bond removal effect.

또한, 실리사이드 방지막과 금속배선매립용막을 질화막으로 변경하여 후속 수소기 주입 공정에 따른 댕글링 본드 제거 효과를 증대시킨다.In addition, the silicide prevention film and the metal wiring buried film are changed to a nitride film to increase the dangling bond removal effect of the subsequent hydrogen group injection process.

따라서, 상기 댕글링 본드를 제거함으로써, 씨모스 이미지 센서의 암전류 특성을 개선시키는 효과를 갖는다.Thus, by removing the dangling bond, it has the effect of improving the dark current characteristics of the CMOS image sensor.

Claims

Sequentially depositing an oxide film and a nitride film on the semiconductor substrate;

Selectively etching the oxide film, the nitride film, and the substrate to form a trench in the substrate;

Injecting a hydrogen group into the nitride film;

Performing a heat treatment process on the entire structure including the nitride film injecting the hydrogen group, thereby injecting the hydrogen group onto the surface of the semiconductor substrate;

Forming a device isolation layer by filling a trench filling insulating layer in the trench;

Method of manufacturing a CMOS image sensor comprising a.

The method of claim 1,

Forming a gate electrode on the substrate on which the device isolation layer is formed;

Depositing a nitride film for a silicide prevention layer on the gate electrode;

Injecting a hydrogen group into the silicide barrier nitride layer; And

Injecting the hydrogen group into the surface of the semiconductor substrate by performing a heat treatment process on the entire structure including the nitride film for the silicide prevention layer injected with the hydrogen group;

Method of manufacturing a CMOS image sensor further comprising.

The method of claim 1,

Forming a metal wiring on the substrate on which the device isolation film is formed;

Depositing a nitride film for embedding metal wiring on the metal wiring;

Injecting hydrogen groups into the metallization buried nitride film; And

Injecting the hydrogen group into a surface of the semiconductor substrate by performing a heat treatment process on the entire structure including the nitride layer for embedding the metal wiring into which the hydrogen group is injected;

Method of manufacturing a CMOS image sensor further comprising.

The method according to claim 1 and 3,

Depositing a nitride film for embedding metal wiring on the metal wiring;

Sequentially depositing an interlayer insulating film and a passivation film on the metallization buried nitride film;

Injecting a hydrogen group onto the passivation film;

Performing a heat treatment process on the entire structure including the passivation layer injecting the hydrogen group, thereby injecting the hydrogen group onto the surface of the semiconductor substrate;

Method of manufacturing a CMOS image sensor further comprising.

The method of claim 3,

The metallization buried nitride film is a method of manufacturing a CMOS image sensor, characterized in that for depositing by selecting any one of a liner nitride film or an oxynitride film.

The method of claim 2,

And depositing an oxide film having a thickness of 50 kV under the silicide prevention film nitride film.