KR20060104197A - 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서 - Google Patents

아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서 Download PDF

Info

Publication number
KR20060104197A
KR20060104197A KR1020050026135A KR20050026135A KR20060104197A KR 20060104197 A KR20060104197 A KR 20060104197A KR 1020050026135 A KR1020050026135 A KR 1020050026135A KR 20050026135 A KR20050026135 A KR 20050026135A KR 20060104197 A KR20060104197 A KR 20060104197A
Authority
KR
South Korea
Prior art keywords
analog
signal
voltage
ramp signal
inverter
Prior art date
Application number
KR1020050026135A
Other languages
English (en)
Other versions
KR100671693B1 (ko
Inventor
오학수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050026135A priority Critical patent/KR100671693B1/ko
Priority to US11/319,561 priority patent/US7250897B2/en
Publication of KR20060104197A publication Critical patent/KR20060104197A/ko
Application granted granted Critical
Publication of KR100671693B1 publication Critical patent/KR100671693B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 아날로그 CDS 수행을 위해 초퍼 비교기를 사용하는 CMOS 이미지센서에서 초퍼 비교기를 구성하는 CMOS형 인버터의 전원전압의 변동에 따른 클램프 전압의 변동을 줄일 수 있는 아날로그 상호 연관된 이중 샘플링 기능을 수행하는 CMOS 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은 피사체의 이미지에 대응하는 아날로그 신호를 캡처링하기 위한 이미지 캡처링부; 기준 클럭에 따라 일정한 기울기로 감소하는 램프 신호를 이용하여 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부; 상기 아날로그-디지털 변환부에 상기 램프 신호를 제공하는 램프 신호 생성부; 및 상기 각블럭들에 대한 제어신호를 제공하고 인터페이스를 통해 외부로 데이터를 출력하기 위한 제어부를 구비하며, 상기 아날로그-디지털 변환부는 상기 캡처링부로부터 제공된 상기 아날로그 신호와 상기 램프 신호를 입력받는 초퍼 비교기와, CMOS 이미지센서의 옵셋 전압을 제거하기 위해 리셋 모드일 때 상기 램프 신호의 시작 전압을 입력받아 상기 시작 전압의 레벨을 유기하고, 카운터 모드일 때 상기 기준 클럭에 따라 감소하는 상기 램프 신호에 해당하는 레벨의 전압을 유기하는 입력 캐패시터와, 카운터로 이루어지며, 상기 초퍼 비교기는 커먼 소스형 증폭기로 이루어진 복수개의 인버터와 제어부에 의해 제어되는 복수의 스위치 및 복수의 캐패시터로 이루어진 것을 특징으로 하는 CMOS 이미지센서를 제공한다.
아날로그 CDS, CMOS형 인버터, 초퍼 비교기, 커먼 소스형 증폭기.

Description

아날로그 상호 연관된 이중 샘플링 기능을 수행하는 ＣＭＯＳ 이미지센서{CMOS IMAGE SENSOR FOR EXECUTING ANALOG CORRELATED DOUBLE SAMPLING}
도 1은 디지털 상호연관된 이중 샘플링 방식을 지원하는 CMOS 이미지센서의 블럭도.
도 2는 도 1의 전체 블럭에서 단위 픽셀의 화소 값을 디지털 신호로 변환하여 저장하기 위한 경로를 도시한 회로도.
도 3은 도 2의 CDS 동작을 설명하기 위한 파형도.
도 4는 도 3에 사용된 CMOS형 인버터를 도시한 회로도.
도 5는 도 4에 도시된 인버터의 전원 전압에 따른 클램프 전압의 변화를 도시한 파형도.
도 6은 본 발명의 일실시예에 따른 커먼 소스 증폭기로 이루어진 인버터를 도시한 회로도.
도 7은 도 6의 구조를 갖는 인버터의 전원전압의 변화에 따른 클램프 전압의 변화를 도시한 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
P61, P62 : PMOS 트랜지스터 N61 : NMOS 트랜지스터
본 발명은 CMOS 이미지센서에 관한 것으로, 특히 아날로그 상호 연관된 이중 샘플링 기능을 수행하는 CMOS 이미지센서에 관한 것이다.
이미지센서란 반도체가 빛에 반응하는 성질을 이용하여 이미지를 찍어(Capture)내는 장치를 말한다. 즉 이미지센서는 각각의 피사체에서 나오는 각기 다른 빛의 밝기 및 파장을 픽셀(Pixel)이 감지하여 전기적인 값으로 읽어내며, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 역할을 한다.
기존에는 이미지센서로서 CCD(Charge Coupled Device)를 이용하였으나, 최근에는 CMOS 공정의 적용에 따른 생산성과 저전력 소모 등의 이유로 CMOS 이미지센서가 각광을 받고 있다.
즉, CMOS 이미지센서는 CCD 이미지센서와는 달리 아날로그 및 디지털 제어회로를 이미지센서 칩 내에 직접 구현할 수 있는 장점이 있어, CCD 이미지센서에서는 별도의 칩에 구현하였던 아날로그 디지털 변환기(Analog to Digital Converter; ADC)를 이미지센서 칩 내부에 포함하고 있다.
한편, 이미지센서 내의 아날로그 디지털 변환기는 이미지센서 내 픽셀 레이의 칼럼 수 만큼 비교기를 가지며, 이 비교기는 픽셀 신호를 디지털 신호로 변환해 주는 기능을 수행하기 때문에 출력 이미지의 화질에 큰 영향을 미치는 구성 요소이다.
도 1은 디지털 상호연관된 이중 샘플링(Correlated Doubling Sampling; 이하 CDS라 함) 방식을 지원하는 CMOS 이미지센서의 블럭도이다.
도 1을 참조하면, CMOS 이미지센서는 복수의 단위 픽셀이 베이어 패턴(Bayer pattern) 형태로 어레이된 픽셀 어레이(10)와, 램프 신호를 생성하여 비교기로 출력하는 램프 신호 생성부(40)와, 픽셀 신호를 디지털 전압 신호로 변환하기 위하여 픽셀 어레이(10)로부터 출력되는 아날로그 출력 전압을 램프 신호와 비교하는 비교기 어레이부(20)와, 비교기 어레이부(20)로부터 출력되는 신호에 의해 결정되는 디지털 신호를 저장하기 위한 래치 어레이부(30, 또는 라인 버퍼)와, 상기한 각 블럭들에 대한 제어신호를 제공하고 인터페이스를 통해 외부로 데이터를 출력하기 위한 제어부(50)와, 제어신호에 따라 픽셀 어레이(10)의 특정 로(Row)를 선택하는 신호를 출력하기 위한 로 디코더(60)를 구비하여 구성된다.
비교기 어레이부(20)는 픽셀 어레이의 칼럼 수 만큼의 비교기로 구성되며, 각각의 비교기는 자신이 위치한 칼럼의 아날로그 픽셀 값을 디지털 코드로 변환하는 기능을 수행한다. 변환된 디지털 신호는 픽셀 어레이(10)의 칼럼 수 만큼 래치가 어레이된 래치 어레이부(30)에 저장된다. 래치 어레이부(30)에 저장된 디지털 픽셀 신호가 CMOS 이미지센서의 제어부(50)에 의해서 이미지 프로세싱된 후에 순서대로 하나씩 이미지세서 칩의 출력 핀으로 출력된다.
로 디코더(60)는 픽셀 어레이(10)의 한 라인을 선택해서 비교기 어레이부 (20)에 픽셀 값이 인가되도록 한다. 램프 신호 생성부(40)는 아날로그 램프 신호를 발생하여 비교기 어레이부(20)에 있는 모든 비교기에 인가하고, 이 때 인가된 램프 신호가 픽셀 값과 비교된다.
도 2는 도 1의 전체 블럭에서 단위 픽셀의 화소 값을 디지털 신호로 변환하여 저장하기 위한 경로를 도시한 회로도이며, 도 3은 도 2의 CDS 동작을 설명하기 위한 파형도이다.
이하, 도 2 및 도 3을 참조하여 CMOS 이미지센서에서 아날로그 픽셀 값을 CDS 방식을 통해 디지털 코드로 저장하는 과정을 보다 자세하게 살펴본다.
단위 픽셀에 대응하는 신호처리 경로는 외부 빛의 세기에 따라 전압을 출력하는 단위 픽셀(100)과, 램프 신호를 출력하는 램프 신호 생성부(400)와, 램프 신호와 단위 픽셀(100)의 출력 신호를 비교하여 디지털 신호를 출력하는 초퍼 비교기(200)와, 비교기(200)의 출력을 카운팅하는 카운터(310)와, 카운터(310) 통해 카운팅된 디지털 값을 저장하는 래치 셀(300)로 이루어진다.
한편, 단위 픽셀(100)은 외부의 빛에 따라 광 생성된 전하를 출력하는 포토다이오드(PD)와, 포토다이오드(PD)에서 생성된 광전하를 플로팅 센싱 노드(FD)로 전달하는 트랜스퍼 트랜지스터(Tx)와, CDS 동작시 리셋 값을 출력하기 위해 플로팅 센싱 노드(FD)를 리셋시키기 위한 리셋 트랜지스터(Rx)와, 플로팅 센싱 노드(FD)에 게이트가 접속되어 이곳에 전달된 전하에 해당하는 전압에 비례하는 소스-드레인간 일정한 전류를 발생시키는 소스 팔로워(Source follower)를 이루는 드라이브 트랜지스터(Dx)와, 로 셀렉트 신호에 따라 드라이브 트랜지스터(Dx)를 통해 전달된 신 호를 출력하기 위한 셀렉트 트랜지스터(Sx)와 전류원(Is)을 구비하여 구성된다.
상기한 구성을 통해 디지털 방식이 아닌 아날로그 방식의 CDS를 실시한다. 즉, 아날로그 CDS는 CMOS 이미지센서의 픽셀에서 출력되는 아날로그 신호와 옵셋 전압을 하나의 캐패시터애 저장하고 램프 신호와 옵셋 전압을 다른 캐패시터에 저장한 다음, 스위칭에 의해 옵셋 전압을 상쇄시키고, 램프 신호와 픽셀의 아날로그 전압 차이를 비교하는 방식이며, 이를 통해 개별 픽셀 간에 존재하는 옵셋 전압을 제거하여 고정 패턴 잡음을 줄일 수 있다.
초퍼 비교기(200)는 두개의 입력 신호 단자(N1, N2)와 각각 접속되는 두개의 스위치(S1, S2)와, 두개의 스위치(S1, S2) 사이에 접속된 캐패시터(C3)와, 캐패시터(C3)와 스위치(S1)가 접속된 노드와 인버터(INV1) 사이에 접속된 캐패시터(C2)와, 인버터(INV1)의 입출력단 사이에 접속된 스위치(S3)와, 인버터(INV1)와 직렬 접속된 인버터(INV2)와, 인버터(INV1)와 인버터(INV2) 사이에 접속된 캐패시터(C2)와, 인버터(INV2)의 입출력단 사이에 접속된 스위치(S4)를 구비하여 구성된다.
여기서, 캐패시터(C1)는 인버터(INV2)와 스위치(S4)로 이루어진 스테이지의 클램프(Clamp) 전압을 저장하며, 캐패시터(C2)는 인버터(INV1)와 스위치(S3)로 이루어진 스테이지의 클램프 전압을 저장한다.
인버터 IN11과 INV2는 각각 스위치 S3과 S4에 의해 입출력단이 단락되며, 단락시 클램프 전압이 유기된다.
초퍼 비교기(200)는 상기한 바와 같이 MOS 트랜지스터로 구현되는 복수의 스위치(S1 ∼ S4)를 구비하는 데, 전하 인젝션(Injection) 등으로 인하여 하기의 수 학식1과 같은 옵셋 전압을 갖는다.
Voffset = Vth/A1A2
여기서, Vth는 초퍼 비교기(200) 다음 단의 디지털 회로에 대한 로직 문턱 전압 값을 나타내고, A1과 A2는 각각 두 스테이지의 이득을 나타내는 바, A1과 A2가 클수록 즉, 인버턴 단을 크게 설계할 수록 옵셋 전압을 줄일 수 있다. 이러한 매우 작은 옵셋 전압의 특성 때문에 옵셋 전압으로 인한 고정 패턴 잡음을 감소시킬 수 있다.
도 3은 도 2에 도시된 초퍼 비교기의 동작 타이밍도이다.
도 3을 참조하여 초퍼 비교기(200)의 동작을 단계별로 살펴보면, 첫번째 단계(A)에서는 픽셀(100)의 리셋 전압을 캐패시터(C3)에 저장하고, 두번째 단계(B)에서는 픽셀(100)의 실제 데이터값에 해당하는 전압을 캐패시터(C2)에 저장하며 스위치 S3과 S4를 온시켜 즉, 인버터 INV1과 INV2를 클램프시켜 캐패시터 C1에 인버터 INV2의 동작점에서의 전압을 저장한다.
세번째 단계(C)에서는 램프 신호 생성부(400)와 카운터(310)가 동작하여 캐패시터 C2와 C3에 저장된 램프 신호 생성부(400)에서 제공되는 램프 신호(Vramp)와 픽셀(100)의 출력을 비교함 다음, 그 결과를 래치셀(300)에 저장한다.
도 8에 각각 단계별로 파형이 도시되어 있고, 이라 각 단계별로 상세하게 설 명한다.
첫번째 단계(A)를 살펴보면, 트랜스퍼 트랜지스터(Tx)를 턴오프시키고 리셋 트랜지스터(Rx)를 셀렉트 트랜지스터(Sx)를 턴온시키면, 리셋 레벨의 전압(Vreset)이 드라이브 트랜지스터(Dx)의 게이트에 유기되고, 노드 N1에는 Vth만큼 떨어진 전압, 즉 'Vreset - Vth'이 유기된다.
그러나, 보통의 Vth에 옵셋 전압이 존재하게 되므로 더 정확하게는 'Vreset - (Vth + Voffset)'이 유기된다.
한편, 노드 N2에는 램프 신호 생성부(400)에서 출력되는 램프 신호(Vramp)의 시작 전압(Vstart)이 인가된다. 이 때, 'Vramp = Vstart'이다.
또한, 첫번째 단계에서 스위치 S1과 S2가 온되어 캐패시터 C3에 하기의 수학식2와 같은 전압이 저장되고, 이후 스위치 S2는 바로 오프된다.
VC3 = Vreset - (Vth + Voffset) - Vstart
두번째 단계(B)에서는 단위 픽셀(100)의 실제 데이터 값에 해당하는 전압을 비교기(200)에 인가해야 하므로, 리셋 트랜지스터(Rx)를 턴-오프시킨 상태로 트랜스퍼 트랜지스터(Tx)를 턴-온시켜 플로팅 센싱 노드(FD)에 전달된 전하량에 해당하는 전압의 변화에 따른 드라이브 드랜지스터(Dx)의 게이트 전압 변화와 이에 따른 출력 값을 노드 N1의 값을 얻는다.
노드 N1의 전압 VN1은 'VN1 = Vpixel - (Vth + Voffset)'가 되고, 스위치 S3과 S4가 온되어 인버터 INV1과 INV2의 동작점에 해당하는 전압을 캐패시터 C2와 C3에 유기시킨다. 캐패시터 C2와 C3에 유기되는 전압은 각각 'Vclamp1'과 'Vclamp2'가 된다.
여기서, 스위치 S1이 첫번째 단계(A)에서부터 계속 온되어 있기 때문에 캐패시터 C2에는 하기의 수학식3과 같은 전압이 저장되며, 캐패시터 C1에는 하기의 수학식4와 같은 전압이 저장된다.
VC2 = Vpixel - (Vth + Voffset) - Vclamp1
VC1 = Vclamp1 - Vclamp2
그리고, 수학식3 및 수학식4와 같와 저장된 전압을 유지시키기 위해 스위치 S1과 S3 및 S4는 곧 오프된다.
첫번째(A)와 두번째 단계(B)의 동작을 정리하면, 첫번째 단계(A)에서 캐패시터 C3에는 'Vreset - (Vth + Voffset) - Vclamp1'의 전압 값이 샘플링되고, 두번째 단계(B)에서 캐패시터 C2에는 'Vpixel - (Vth + Voffset) - Vclamp1'의 전압 값이 샘플링된다. 이후, 스위칭 동작에 의해 캐패시터 C2와 C3가 가지고 있는 옵셋 값이 서로 상쇄되어 제거된다.
세번째 단계(C)에서는 램프 신호 생성부(400)에서 출력되는 램프 신호와 단위 픽셀(100)에 저장된 전압 값을 비교하기 위해 스위치 S2를 온시킨다. 한편, 스위치 S2가 온되더라도 나머지 스위치 (S1, S3, S4)가 오프 상태에 있기 때문에 캐패시터(C1, C2, C3)의 전압은 계속 유지된다.
이 때, 인버터 INV1의 입력단에 해당하는 노드 N3의 전압 VN3는 하기의 수학식5와 같이 정해진다.
VN3 = Vramp + VC3 - VC2
상기의 수학식5에 수학식2와 수학식3을 대입하면 하기의 수학식6을 얻을 수 있다.
VN3 = Vramp - Vstart + Vreset - Vpixel + Vclamp1
그리고, 램프 신호 생성부(400)에서 출력되는 램프 신호(Vramp)의 시작 전압이 'Vstart'이므로 이를 다시 수학식6에 대입하면 하기의 수학식7을 얻을 수 있다.
VN3 = Vreset - Vpixel + Vclamp1
수학식7을 살펴보면, VC3와 VC2에 존재하던 Vth와 Voffset들이 제거되었으며 리셋 전압(Vreset)과 데이터 값(Vpixel)의 차로 표면되었음을 알 수 있으며, 이는 상기한 과정을 통해 아날로그 CDS가 수행되었음을 나타낸다.
여기서, 남아 있는 'Vreset - Vpixel'은 CDS가 수행된 순수한 아날로그 픽셀 데이터 값을 나타낸다.
한편, 인버터 INV1의 클램프 전압이 'Vclamp'이므로, 노드 N3의 전압 VN3( VN3 = Vreset - Vpixel + Vclamp1)가 Vclamp1이 되는 순간이 비교 순간이 된다.
세번째 단계에서 래치 셀(300)을 작동시키기 위해서 래치 인에이블 신호(Latch_EN)가 '로직 하이'로 세팅되고, 램프 신호 생성부(400)에서 출력되는 램프 신호(Vramp)가 단계적으로 감소함에 따라 매 클럭 마다 카운터(310)의 값도 하나씩 증가한다.
램프 신호(Vramp)는 하기의 수학식8과 같이 나타낼 수 있다.
Vramp = Vstart -ΔV
여기서, ΔV는 클럭에 따라 변화되는 램프 신호(Vramp)의 전압 값을 나타낸다.
수학식8을 수학식6에 대입하면, 인버터 INV1의 입력 전압은 하기의 수학식9와 같이 나타낼 수 있다.
VN3 = (Vreset - Vpixel) -ΔV + Vclamp1
램프 신호에 의해 수학식9의 ΔV 값이 증가하게 되며, 시간이 지나면 'Vreset - Vpixel'과 같아지는 때가 온다.
이 때, 인버터 INV1의 입력 전압이 'Vclamp1'이 됨과 동시에 인버터 INV2의 입력 전압도 동작 전압인 'Vclamp2'가 되어 두 인버터 INV1과 INV2가 동작점에 위치하게 된다.
이 시점이 비교되는 순간(x)이고, 이 때 램프 신호가 조금이라도 더 떨어지게 되면(y), 그 신호가 두 인버터 INV1과 INV2의 이득으로 증폭되고, 출력 전압(Vo)은 접지 전압(Ground)이 된다.
이렇게 출력 전압(Vo)이 접지 전압으로 떨어지게 되면, 그 동안 카운팅하던 카운터(310)의 값이 최종적으로 래치 셀(300)에 저장된다. 이 저장된 값이 해당 단 위 픽셀(100)의 데이터에 따른 디지털 값이 된다.
이렇게 래치 셀(300)에 기억된 값이 제어부에 전달될 때까지 보과하기 위해 레치 인에이블 신호(Latch_EN)를 '로직 로우'로 세팅한다.
상기한 바와 같은 초퍼 비교기(200)는 비교되는 순간에만 인버터 INV1과 INV2에 전류가 흐르게 되므로 스태틱 커런트(Static current)가 거의 없어 전력 소모를 줄일 수 있으며, 한번의 램프 신호 발생만으로 비교 동작이 이루어지므로 전체 칩의 동작과 제어 알고리즘을 줄 일 수 있는 장점이 있다.
도 4는 도 3에 사용된 CMOS형 인버터(INV1, INV2)를 도시한 회로도이며, 도 5는 도 4에 도시된 인버터의 전원 전압에 따른 클램프 전압의 변화를 도시한 파형도이다.
도 4를 참조하면, CMOS 인버터는 게이트가 공통 접속되어 입력 신호(Vin)가 인가되며 전원전압(VDD)과 접지전압(VSS) 사이에 직렬 접속된 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)로 이루어진다.
그 동작은 주지된 바와 같이, 입력 신호(Vin)의 반전된 출력 신호(Vout)가 출력된다.
초퍼 비교기는 단위 픽셀로부터 전달되는 신호와 인버터의 클램프 신호를 비교허는 바, 상기한 CMOS형 인버터를 사용하였기 때문에 전원전압(VDD)의 변화에 대해 클램프 전압(Vclamp)의 변동이 심하게 나타난다.
이는 칼럼 패러랠(Column parallel) 구조를 갖는 ADC의 DNL(Differential NonLinearlity) 특성을 열화시키게 되고, 이로 인해 화면 상에 랜덤 노이즈를 증가시키는 원인이 된다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 아날로그 CDS 수행을 위해 초퍼 비교기를 사용하는 CMOS 이미지센서에서 초퍼 비교기를 구성하는 CMOS형 인버터의 전원전압의 변동에 따른 클램프 전압의 변동을 줄일 수 있는 아날로그 상호 연관된 이중 샘플링 기능을 수행하는 CMOS 이미지센서를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 피사체의 이미지에 대응하는 아날로그 신호를 캡처링하기 위한 이미지 캡처링부; 기준 클럭에 따라 일정한 기울기로 감소하는 램프 신호를 이용하여 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부; 상기 아날로그-디지털 변환부에 상기 램프 신호를 제공하는 램프 신호 생성부; 및 상기 각블럭들에 대한 제어신호를 제공하고 인터페이스를 통해 외부로 데이터를 출력하기 위한 제어부를 구비하며, 상기 아날로그-디지털 변환부는 상기 캡처링부로부터 제공된 상기 아날로그 신호와 상기 램프 신호를 입력받는 초퍼 비교기와, CMOS 이미지센서의 옵셋 전압을 제거하기 위해 리셋 모드일 때 상기 램프 신호의 시작 전압을 입력받아 상기 시작 전압의 레벨을 유기하고, 카운터 모 드일 때 상기 기준 클럭에 따라 감소하는 상기 램프 신호에 해당하는 레벨의 전압을 유기하는 입력 캐패시터와, 카운터로 이루어지며, 상기 초퍼 비교기는 커먼 소스형 증폭기로 이루어진 복수개의 인버터와 제어부에 의해 제어되는 복수의 스위치 및 복수의 캐패시터로 이루어진 것을 특징으로 하는 CMOS 이미지센서를 제공한다.
종래의 경우 아날로그 CDS 수행을 위해 초퍼 비교기를 사용하는 CMOS 이미지센서에서 초퍼 비교기를 구성하는 인버터로 CMOS형 인버터를 사용하였으며, 본 발명에서는 커먼 소스형 증폭기(Common source amplifier)를 사용한다.
커먼 소스형 증폭기는 전원전압에 대해 클램프 전압이 안정되므로 클램프 전압의 변동으로 인한 화면 상의 랜덤 노이즈 발생을 억제할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명의 CMOS 이미지센서는 도 1에 도시된 블럭도의 구성을 갖는 바, 종래기술에서 기설명되었으므로 그 설명얼 생략한다.
또한, 단위 픽셀의 화소 값을 디지털 신호로 변환하여 저장하기 위한 경로와 그 CDS 동작 파형 또한 기설명된 도 2 및 도 3을 따르므로 그 구체적인 설명은 생략한다.
따라서, 본 발명의 CMOS 이미지센서는 피사체의 이미지에 대응하는 아날로그 신호를 캡처링하기 위한 이미지 캡처링부와, 기준 클럭에 따라 일정한 기울기로 감소하는 램프 신호를 이용하여 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부와, 아날로그-디지털 변환부에 램프 신호를 제공하는 램프 신호 생성부를 구비한다.
아날로그-디지털 변환부는 캡처링부로부터 제공된 아날로그 신호와 램프 신호를 입력받는 초퍼 비교기와, CMOS 이미지센서의 옵셋 전압을 제거하기 위해, 리셋 모드일 때 램프 신호의 시작 전압을 입력받아 시작 전압의 레벨을 유기하고, 카운터 모드일 때 기준 클럭에 따라 감소하는 램프 신호에 해당하는 레벨의 전압을 유기하는 입력 캐패시터와, 카운터로 이루어지며,
초퍼 비교기는 복수개의 인버터와 제어부에 의해 제어되는 복수의 스위치와 복수의 캐패시터로 이루어진다. 래치부는 아날로그-디지털 변환부로부터 출력된 CDS가 이루어진 디지털 값을 저장한다.
도 6은 본 발명의 일실시예에 따른 커먼 소스 증폭기로 이루어진 인버터를 도시한 회로도이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 커먼 소스 증폭기로 이루어진 인버터는 전원전압(VDD)과 접지전압(VSS) 사이에서 전류원과 직렬 접속되며 다이오드 접속된 PMOS 트랜지스터(P61)와, 일측이 전원전압(VDD)에 접속되고 PMOS 트랜지스터(P61)와 게이트가 공통 접속되며 타측이 출력단(Vout)과 접속된 PMOS 트랜지스터(P62)와, 게이트가 입력단(Vin)에 접속되고 출력단(Vout)과 접지전압(VSS) 사이 에 접속된 NMOS 트랜지스터(N61)로 이루어진다.
도 6에 도시된 인버터는 PMOS 트랜지스터 P62와 NMOS 트랜지스터 N61이 소스가 공통 접속되어 있어 커먼 소스 증폭기라 칭하며, PMOS 트랜지스터 P62가 다이오드 접속된 PMOS 트랜지스터 P61과 게이트가 공통으로 접속되어 있어 전류 미러를 이룬다. 따라서, P61과 P62에 흐르는 소스/드레인 전류 Ibias는 전류원에 흐르는 전류와 동일한다.
입력단(Vin)을 통해 NMOS 트랜지스터 N61에 전원전압(VDD) 레벨의 신호가 입력될 경우 NMOS 트랜지스터 N61이 턴-온되어 출력단(Vout)은 접지전압(VSS) 레벨을 갖게되고, 입력단(Vin)을 통해 NMOS 트랜지스터 N61에 접지전압(VSS) 레벨의 신호가 입력될 경우 NMOS 트랜지스터 N61이 턴-오프되고 출력단(Vout)은 전원전압(VDD) 레벨을 갖게된다.
상기한 구조를 갖는 커먼 소스 증폭기 형태의 인버터가 상기한 초퍼 비교기에 사용될 경우 인버터의 입출력단과 병렬 구조로 스위치가 접속된다. 따라서, 인버터의 클램프 전압은 스위치가 온되었을 경우에 해당한다.
도 7은 도 6의 구조를 갖는 인버터의 전원전압의 변화에 따른 클램프 전압의 변화를 도시한 파형도이다.
스위치가 온되었을 경우 입력단(Vin)과 출력단(Vout)이 사실상 접속되므로, 도 6의 구조에서는 NMOS 트랜지스터(N61)가 다이오드 접속된 형태를 이루게 된다.
이 때, 출력 전압은 입력 전압에 따라 증가하다가 입력 전압이 NMOS 트랜지 스터(N61)의 문턱전압에 도달한 지점에서부터 NMOS 트랜지스터(N61)의 문턱전압으로 유지된다.
즉, Ibias가 전원전압(VDD)에 독립적이므로, 전원전압(VDD)이 변동되더라도 커먼 소스 증폭기의 바이어스 전류는 일정하며, 특정 전압 이상에서는 클램프 전압이 매우 안정하게 유지된다.
따라서, 인버터의 클램프 전압의 변동에 따른 랜덤 노이즈를 줄일 수 있다.
전술한 바와 같이 이루어지는 본 발명은, 아날로그 CDS를 수행하기 위해 초퍼 비교기를 사용하는 CMOS 이미지센서에서, 초퍼 비교기를 이루는 인버터를 종래의 CMOS형 인버터에서 전원전압에 비해 전원전원에 대해 바이어스 전류가 독립적이므로 클램프 전압을 일정하게 유지할 수 있는 커먼 소스형 증폭기로 대체함으로써, 랜덤 노이즈를 줄일 수 있음을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 화면 상의 랜덤 노이즈를 줄일 수 있어, CMOS 이미지세선 의 화질을 개선할 수 있는 효과가 있다.

Claims (6)

  1. 피사체의 이미지에 대응하는 아날로그 신호를 캡처링하기 위한 이미지 캡처링부;
    기준 클럭에 따라 일정한 기울기로 감소하는 램프 신호를 이용하여 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부;
    상기 아날로그-디지털 변환부에 상기 램프 신호를 제공하는 램프 신호 생성부; 및
    상기 각블럭들에 대한 제어신호를 제공하고 인터페이스를 통해 외부로 데이터를 출력하기 위한 제어부를 구비하며,
    상기 아날로그-디지털 변환부는 상기 캡처링부로부터 제공된 상기 아날로그 신호와 상기 램프 신호를 입력받는 초퍼 비교기와, CMOS 이미지센서의 옵셋 전압을 제거하기 위해 리셋 모드일 때 상기 램프 신호의 시작 전압을 입력받아 상기 시작 전압의 레벨을 유기하고, 카운터 모드일 때 상기 기준 클럭에 따라 감소하는 상기 램프 신호에 해당하는 레벨의 전압을 유기하는 입력 캐패시터와, 카운터로 이루어지며,
    상기 초퍼 비교기는 커먼 소스형 증폭기로 이루어진 복수개의 인버터와 제어부에 의해 제어되는 복수의 스위치 및 복수의 캐패시터로 이루어진 것을 특징으로 하는 CMOS 이미지센서.
  2. 제 1 항에 있어서,
    상기 인버터는,
    전원전압과 접지전압 사이에서 전류원과 직렬 접속되며 다이오드 접속된 제1 PMOS 트랜지스터와,
    일측이 전원전압에 접속되고 상기 제1 PMOS 트랜지스터와 게이트가 공통 접속되며 타측이 출력단과 접속된 제2PMOS 트랜지스터와,
    게이트가 입력단에 접속되고 상기 출력단과 접지전압 사이에 접속된 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 CMOS 이미지센서.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 아날로그-디지털 변환부에 의해 변환된 디지털 값을 저장하기 위한 래치부를 더 포함하는 것을 특징으로 하는 CMOS 이미지센서.
  4. 제 3 항에 있어서,
    상기 초퍼 비교기는,
    상기 이미지 캡처링부에 접속된 제1 스위치와,
    상기 램프 신호 생성부에 접속된 제2 스위치와,
    상기 제1 스위치에 접속된 제1 캐패시터와,
    상기 제1 캐패시터에 접속된 제1인버터와,
    상기 제1 인버터의 입력단과 출력단 사이에 접속된 제3 스위치와,
    상기 제1 인버터의 출력단에 접속된 제2 캐패시터와,
    상기 제2캐패시터와 접속된 제2 인버터와,
    상기 제2 인버터의 입력단과 출력단 사이에 접속된 제4 스위치를 구비하며,
    상기 입력 캐패시터는 상기 제1 스위치 및 상기 제2 스위치 사이에 접속되며, 상기 제2 인버터의 출력은 상기 래치부에 접속된 것을 특징으로 하는 CMOS 이미지센서.
  5. 제 4 항에 있어서,
    상기 제1 스위치는,
    상기 제어신호에 응답하여, 리셋 모드일 때와 상기 피사체의 이미지에 대응하는 아날로그 신호를 상기 아날로그-디지털 변환부에 전달하는 전하 이동 모드 동작시 턴-온되는 것을 특징으로 하는 CMOS 이미지센서.
  6. 제 5 항에 있어서,
    상기 제1 스위치와 상기 제3 스위치 및 상기 제4 스위치는,
    상기 전하 이동 모드일 때, 상기 제어부의 제어신호에 응답하여 턴-온되는 것을 특징으로 하는 CMOS 이미지센서.
KR1020050026135A 2005-03-29 2005-03-29 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서 KR100671693B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050026135A KR100671693B1 (ko) 2005-03-29 2005-03-29 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
US11/319,561 US7250897B2 (en) 2005-03-29 2005-12-29 CMOS image sensor capable of performing analog correlated double sampling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026135A KR100671693B1 (ko) 2005-03-29 2005-03-29 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서

Publications (2)

Publication Number Publication Date
KR20060104197A true KR20060104197A (ko) 2006-10-09
KR100671693B1 KR100671693B1 (ko) 2007-01-19

Family

ID=37069755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026135A KR100671693B1 (ko) 2005-03-29 2005-03-29 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서

Country Status (2)

Country Link
US (1) US7250897B2 (ko)
KR (1) KR100671693B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
KR100879386B1 (ko) * 2006-11-13 2009-01-20 삼성전자주식회사 씨모스 이미지 센서 및 그것을 포함하는 디지털 카메라그리고 씨모스 이미지 센서의 영상 신호 검출 방법
US8432471B2 (en) 2009-08-24 2013-04-30 Samsung Electronics Co., Ltd. CMOS image sensor and image signal detecting method
KR20190107855A (ko) * 2018-03-13 2019-09-23 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
CN114245044A (zh) * 2020-09-09 2022-03-25 爱思开海力士有限公司 模数转换器电路、图像传感器及半导体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
KR100719370B1 (ko) * 2005-08-03 2007-05-17 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
EP1956715A1 (en) * 2007-02-08 2008-08-13 STMicroelectronics (Research & Development) Limited Analogue to digital converter
WO2008150283A1 (en) * 2007-05-21 2008-12-11 Micron Technology, Inc. Suppression of row-wise noise in cmos image sensors
US20090021623A1 (en) * 2007-07-18 2009-01-22 Micron Technology, Inc. Systems, methods and devices for a CMOS imager having a pixel output clamp
TWI341091B (en) * 2007-07-27 2011-04-21 Au Optronics Corp Light to electricity converter and analog to digital converter circuit thereof
US7876371B2 (en) * 2008-03-31 2011-01-25 Aptina Imaging Corporation Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques
JP2011035701A (ja) * 2009-08-03 2011-02-17 Curious Corp イメージセンサ用ａ／ｄ変換装置
TWI420496B (zh) * 2010-02-12 2013-12-21 Raydium Semiconductor Corp 電壓比較器、包含該電壓比較器之液晶顯示裝置驅動電路及轉態加速方法
KR101978516B1 (ko) * 2012-11-23 2019-05-14 에스케이하이닉스 주식회사 반도체 장치
CN103595411A (zh) * 2013-10-14 2014-02-19 天津市晶奇微电子有限公司 Cmos图像传感器单斜adc数字相关双采样电路
US10694131B2 (en) 2016-06-15 2020-06-23 Samsung Electronics Co., Ltd. Comparing circuit and an image sensor including a current stabilization circuit
CN112398477B (zh) * 2019-08-13 2023-03-24 天津大学青岛海洋技术研究院 一种具有条件相关多采样技术的单斜adc电路结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
KR100879386B1 (ko) * 2006-11-13 2009-01-20 삼성전자주식회사 씨모스 이미지 센서 및 그것을 포함하는 디지털 카메라그리고 씨모스 이미지 센서의 영상 신호 검출 방법
US7985993B2 (en) 2006-11-13 2011-07-26 Samsung Electronics Co., Ltd. CMOS image sensor and image signal detecting method thereof
US7995123B2 (en) 2006-11-13 2011-08-09 Samsung Electronics Co., Ltd. Digital double sampling method, a related CMOS image sensor, and a digital camera comprising the CMOS image sensor
US9204071B2 (en) 2006-11-13 2015-12-01 Samsung Electronics Co., Ltd. Digital double sampling method, a related CMOS image sensor, and a digital camera comprising the CMOS image sensor
US9538105B2 (en) 2006-11-13 2017-01-03 Samsung Electronics Co., Ltd. Digital double sampling method, a related CMOS image sensor, and a digital camera comprising the CMOS image sensor
US9866775B2 (en) 2006-11-13 2018-01-09 Samsung Electronics Co., Ltd. Digital double sampling method, a related CMOS image sensor, and a digital camera comprising CMOS image sensor
US8432471B2 (en) 2009-08-24 2013-04-30 Samsung Electronics Co., Ltd. CMOS image sensor and image signal detecting method
KR20190107855A (ko) * 2018-03-13 2019-09-23 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
CN114245044A (zh) * 2020-09-09 2022-03-25 爱思开海力士有限公司 模数转换器电路、图像传感器及半导体装置

Also Published As

Publication number Publication date
KR100671693B1 (ko) 2007-01-19
US7250897B2 (en) 2007-07-31
US20060220940A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
KR100671693B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US7715661B2 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
US7755686B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
KR101485045B1 (ko) 참조 전압 회로 및 촬상 회로
KR100718646B1 (ko) 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
KR100517548B1 (ko) 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
KR101448151B1 (ko) 상호연관 이중 샘플링 회로
CN110035241B (zh) 图像传感器
JP2012147339A (ja) 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
US10257451B2 (en) Comparison device and CMOS image sensor using the same
JP6175355B2 (ja) 固体撮像素子
JP2018207488A (ja) 撮像装置
KR100843194B1 (ko) 램프신호 발생회로
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
CN107534748B (zh) 固态成像装置和固态成像装置的驱动方法
KR20040017862A (ko) 이미지 센서를 위한 아날로그-디지털 변환기
KR20070016382A (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
CN110248120B (zh) 单斜比较装置和包括该单斜比较装置的cmos图像传感器
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
KR20090117192A (ko) 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치
KR20160121996A (ko) 전류 제어 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서
Kavusi et al. A 0.18 μm CMOS 1000 frames/sec, 138dB Dynamic Range Readout Circuit for 3D-IC IR Focal Plane Arrays
US20220408046A1 (en) Solid-state image sensing device
US20230412947A1 (en) Solid-state image sensor, imaging device, and ad converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee