KR20060094388A - 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법 - Google Patents

멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법 Download PDF

Info

Publication number
KR20060094388A
KR20060094388A KR1020050015511A KR20050015511A KR20060094388A KR 20060094388 A KR20060094388 A KR 20060094388A KR 1020050015511 A KR1020050015511 A KR 1020050015511A KR 20050015511 A KR20050015511 A KR 20050015511A KR 20060094388 A KR20060094388 A KR 20060094388A
Authority
KR
South Korea
Prior art keywords
pattern recognition
chips
lead frame
wire bonding
chip
Prior art date
Application number
KR1020050015511A
Other languages
English (en)
Inventor
박영민
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050015511A priority Critical patent/KR20060094388A/ko
Publication of KR20060094388A publication Critical patent/KR20060094388A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P15/00—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P13/00—Making metal objects by operations essentially involving machining but not covered by a single other subclass
    • B23P13/02—Making metal objects by operations essentially involving machining but not covered by a single other subclass in which only the machining operations are important
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법에 관한 것으로서, 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법에 있어서, 상기 멀티칩 패키지를 히터 블록과 윈도우 클램프로 클램핑하는 단계; 상기 리드 프레임에 형성된 인너 리드 및 상기 리드 프레임에 적층된 상기 복수의 칩 중 최하층 칩이 광학계의 초점 심도 내에 위치하도록 클램핑된 상기 멀티칩 패키지를 이동시켜 상기 인너 리드와 상기 최하층 칩 및 상기 복수의 칩 중 광학계의 초점 심도 내에 위치하는 일부 칩에 대한 패턴 인식을 수행하는 단계; 상기 멀티칩 패키지를 소정 높이 만큼 하강시키면서 상기 복수의 칩 중 최상층 칩에 대한 패턴 인식이 수행될 때까지 상기 복수의 칩 중 패턴 인식이 수행되지 않은 나머지 칩에 대한 패턴 인식을 수행하는 단계를 포함하는 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법을 제공한다.
본 발명에 의하면, 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식시, 상기 리드 프레임을 승하강시키면서 패턴 인식을 수행함으로써 패턴 인식을 위한 종래의 광학계가 갖는 초점 심도의 한계를 극복하고, 장비의 중량화 및 대형화를 피할 수 있는 이점이 있다.
멀티칩 패키지, 패턴 인식, 카메라, 광학계

Description

멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법{PATTERN RECOGNITION METHOD FOR WIRE BONDING OF MULTI-CHIP PACKAGE}
도 1은 본 발명의 수행을 위한 히터 블록 조립체의 정면도이다.
도 2는 도 1의 A-A' 절단면도이다.
도 3은 본 발명의 수행을 위한 히터 블록 조립체의 사시도이다.
도 4는 본 발명의 일 실시예에 따른 패턴 인식 방법을 개략적으로 나타낸 설명도이다.
도 5는 본 발명의 다른 실시예에 따른 패턴 인식 방법을 개략적으로 나타낸 설명도이다.
**도면 중 주요 부분에 대한 부호의 설명**
31 : 제 1 스텝 모터 37 : 히터 블록
41 : 제 2 스텝 모터 46 : 윈도우 클램프
100 : 리드 프레임 102 : 인너 리드
110 : 제 1 층 반도체 칩 112 : 패드
180 : 광학계 190 : 카메라
본 발명은 패턴 인식 방법에 관한 것으로서, 보다 상세하게는 적층형 반도체 디바이스인 멀티칩 패키지의 제조를 위한 와이어 본딩 공정에서 본딩 대상인 패드 및 인너 리드의 위치를 인식하기 위한 패턴 인식 방법에 관한 것이다.
최근 반도체 산업의 발전 및 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 따라 최근 도입되고 있는 기술 중 하나는 리드 프레임에 복수의 반도체 칩을 탑재하여 하나의 패키지로 구성한 소위 멀티칩 패키지(multi-chip package)이다.
이러한 멀티칩 패키지는 특히 소형화와 경량화가 요구되는 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 또한 메모리의 용량 증가, 속도 증가 등 성능면에서 우수하고 비용이 절감되어 전기적 성능과 보드 밀도, 표면 실장률이 중요한 메모리 모듈, 핵심 로직 칩셋, 마이크로 프로세서 등에 이상적인 패키지이다. 따라서 근래에는 단일 패키지 내에 2개의 칩을 적층하는 단계를 넘어 3개 내지 6개의 칩 적층에 대한 요구가 강해지고 있는 실정이다.
한편, 상기한 바와 같은 멀티칩 패키지를 포함하는 반도체 패키지는 일반적으로 여러 단계의 공정, 즉 소잉 공정, 다이 본딩 공정, 와이어 본딩 공정, 몰딩 공정, 마킹 공정 등을 거쳐 완성된다. 여기서 와이어 본딩 공정은 리드 프레임과 전자회로가 집적되어 있는 반도체 칩 사이의 신호 교환을 위하여 리드 프레임의 리드와 반도체 칩의 패드를 본딩 와이어로 연결하는 공정이다.
이러한 와이어 본딩 공정은 반도체 칩의 패드와 리드 프레임의 인너 리드를 인식할 수 있는 기능을 가진 와이어 본더를 사용하여 자동적으로 수행되게 된다. 이때, 실제 본딩이 진행되기에 앞서 본딩의 대상이 되는 패드와 인너 리드의 위치에 대한 인식이 이루어지게 되며, 이러한 인식 수행은 보통 카메라와 광학계 및 PRS(Pattern Recognition System : 패턴 인식 시스템)를 포함하여 구성된 위치 인식 수단에 의해 수행된다. 즉, 상기 위치 인식 수단을 통해 반도체 칩의 패드와 리드 프레임의 인너 리드에 대한 위치 인식이 이루어진 후, 이를 통해 정해진 순서에 따라 와이어 본더에 의해 자동적으로 본딩이 이루어지게 되는 것이다.
한편, 상기한 바와 같은 위치 인식 수단은 캐필러리를 포함한 본딩 수단을 구비하는 본드 헤드와 일체로 구성되며, 별도의 구동 수단을 통해 X-Y 평면상에서 수평 이동 가능하게 구성된다.
그런데, 일반적으로 상기한 바와 같은 위치 인식 수단의 광학계는 패드와 인너 리드의 패턴 인식에 필요한 초점 심도에 일정한 한계를 갖는다. 리드 프레임에 하나의 칩만이 탑재된 단일칩 패키지의 경우에는 문제가 없으나, 리드 프레임에 여러 개의 칩이 적층된 구조를 갖는 멀티칩 패키지의 경우에는 상기한 바와 같이 광학계가 갖는 초점 심도의 한계로 인하여 일정 높이 이상의 칩에 대한 패턴 인식이 불가능하다는 문제가 발생한다.
이를 극복하기 위한 한 가지 방법으로 상기한 위치 인식 수단을 포함하는 본드 헤드 전체를 별도의 구동 수단을 통해 Z축 방향으로 이동 가능하게 구성하거나, 또는 광학계 렌즈에 모터를 장착하여 자동으로 초점을 조절함으로써 해결할 수도 있겠으나, 이는 본드 헤드 전체 또는 광학계 렌즈를 Z축 방향으로 이동 가능하게 하는 별도의 구동 수단을 필요로 하므로 장비의 대형화 및 중량화를 초래하여 와이어 본딩을 위한 장비의 고속 운동에 나쁜 영향을 미치게 되므로 바람직하지 않다.
또 하나의 방법으로 초점 심도를 다르게 설정한 여러개의 층별 전용 장비를 마련하여 해결할 수도 있겠으나, 이 경우 여러개의 층별 전용 장비를 거쳐야만 비로소 하나의 멀티칩 패키지가 완성되기 때문에 전체 제조 시간을 증가시킬 뿐만 아니라, 일반적으로 반도체 제조 장비가 매우 고가라는 점을 가만할 때 제조 비용을 상승시키게 되므로 바람직하지 않다.
본 발명은 상기와 같은 종래 기술의 단점을 극복하기 위해 안출된 것으로서, 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식을 위해, 상기 리드 프레임을 승강시키면서 패턴 인식을 수행함으로써 패턴 인식을 위한 종래의 광학계가 갖는 초점 심도의 한계를 극복하고, 장비의 중량화 및 대형화를 피할 수 있는 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법을 제공하는 것을 기술적 과제로 삼고 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명은, 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법에 있어서, 상기 멀티칩 패키지를 히터 블록과 윈도우 클램프로 클램핑하는 단계; 상기 리드 프레임에 형성된 인너 리드 및 상기 리드 프레임에 적층된 상기 복수의 칩 중 최하층 칩이 광학계의 초점 심도 내에 위치하도록 클램핑된 상기 멀티칩 패키지를 이동시켜 상기 인너 리드와 상기 최하층 칩 및 상기 복수의 칩 중 광학계의 초점 심도 내에 위치하는 일부 칩에 대한 패턴 인식을 수행하는 단계; 상기 멀티칩 패키지를 소정 높이 만큼 하강시키면서 상기 복수의 칩 중 최상층 칩에 대한 패턴 인식이 수행될 때까지 상기 복수의 칩 중 패턴 인식이 수행되지 않은 나머지 칩에 대한 패턴 인식을 수행하는 단계를 포함한다.
즉, 본 발명에 따른 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법은 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 패턴 인식을 위해 광학계를 포함한 본드 헤드 전체 또는 광학계 렌즈를 Z축 방향으로 이동시키는 것이 아니라, 기존 와이어 본더에 구비된 히터 블록과 윈도우 클램프를 이용하여 리드 프레임을 Z축 방향으로 이동시키면서 리드 프레임의 인너 리드 및 복수의 칩에 대한 패턴 인식을 수행함으로써 와이어 본딩을 위한 장비의 대형화 및 중량화의 문제를 극복하면서 기존의 광학계가 갖는 초점 심도의 한계를 해결할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법의 바람직한 실시예에 대해 상세히 설명한다.
먼저 본 발명에 따른 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법의 수행을 위한 히터 블록 조립체에 대하여 설명한다.
도 1은 본 발명의 수행을 위한 히터 블록 조립체의 정면도이고, 도 2는 도 1의 A-A' 절단면도이다.
도 1을 참조하면, 리드 프레임(1)은 히터 블록(37)과 윈도우 클램프(46) 사이에서 클램핑된다. 히터 블록(37)과 윈도우 클램프(46)는 후술할 스텝 모터 (31,41) 및 리이드 스크류(32,42)에 의해 승강될 수 있도록 구성된다. 도 3에는 히터 블록(37)을 승강시킬 수 있는 제 1 스텝 모터(31)와 그에 의해 승강되는 제 1 슬라이드 블록(39) 및 제 1 슬라이드 블록(39)에 연결되는 인슐레이터 블록(35), 베이스 블록(36) 등이 도시되어 있다.
도 2를 참조하면, 베이스 프레임(55)의 양측에는 제 1 스텝 모터(31)와 제 2 스텝 모터(41)가 각각 설치된 것을 알 수 있다. 제 1 스텝 모터(31)는, 위에서 설명한 바와 같이, 히터 블록(37)을 승강시키기 위해 제공되는 반면, 제 2 스텝 모터(41)는 윈도우 클램프(46)를 승강시키기 위해 제공된다.
제 1 스텝 모터(31)의 회전축은 제 1 커플링(38)을 통해 제 1 리이드 스크류(32)에 연결된다. 제 1 리이드 스크류(32)에는 제 1 너트(34)가 맞물려 있다. 따라서, 제 1 리이드 스크류(32)가 제 1 스텝 모터(31)에 의해 회전하면 제 1 너트(34)는 승강될 수 있다. 이때, 제 1 너트(34)에 대해 제 1 슬라이드 블록(39)이 고정되며, 제 1 슬라이드 블록(39)은 안내부(미도시)를 통해 승강 운동이 안내된다.
제 1 슬라이드 블록(39)의 상부에는 인슐레이터 블록(35)이 설치되는데, 이러한 인슐레이터 블록(35)은 히터 블록(37)의 열이 전달되는 것을 차단하기 위한 것이다. 인슐레이터 블록(35)의 상부에는 베이스 블록(36)이 설치되고, 베이스 블록(36)의 상부에는 히터 블록(37)이 설치된다.
한편, 제 2 스텝 모터(41)의 회전축은 제 2 커플링(48)을 통해 제 2 리이드 스크류(42)에 연결된다. 제 2 리이드 스크류(34)에는 제 2 너트(44)가 맞물려 있다. 따라서, 제 2 리이드 스크류(42)가 제 2 스텝 모터(41)에 의해 회전하면 제 2 너트(44)는 승강될 수 있다. 이때, 제 2 너트(44)에 대해 제 2 슬라이드 블록(49)이 고정되며, 제 2 슬라이드 블록(49)은 안내부(미도시)를 통해 승강 운동이 안내된다. 제 2 슬라이드 블록(49)의 상부는 연결 블록(45)을 통해 클램프 프레임(51)과 연결되며, 클램프 프레임(51)에 의해 윈도우 클램프(46)가 지지된다.
도 3은 위에서 설명한 히터 블록 조립체의 사시도인데, 도 5를 참조하면, 클램프 프레임(51)을 통해 윈도우 클램프(46)가 지지되는 것을 알 수 있으며, 윈도우 클램프(46)에는 윈도우(55)가 형성된 것을 알 수 있다. 윈도우(55) 상으로 리드 프레임(1)에 접합된 반도체 칩(미도시)이 노출되며, 이러한 상태에서 와이어 본딩 작업이 수행된다.
이하 지금까지 설명한 히터 블록 조립체의 작용을 개략적으로 설명한다.
그리퍼(미도시)가 리드 프레임(1)을 히터 블록 조립체로 가져오면, 리드 프레임(1)은 상호 이격된 상태로 유지되어 있는 히터 블록(37)과 윈도우 클램프(46) 사이의 공간으로 진입한다. 이때, 제 1 스텝 모터(31)가 회전하면, 회전력은 제 1 커플링(38)을 통해 제 1 리이드 스크류(32)를 회전시키고, 그에 의해 제 1 슬라이드 블록(39)이 상승한다. 제 1 슬라이드 블록(39)의 상승에 따라 인슐레이터 블록(35), 베이스 블록(36) 및 히터 블록(37)이 상승되므로 리드 프레임(1)은 히터 블록(37) 상에 안착될 수 있다.
다음에는 제 2 스텝 모터(41)가 회전한다. 제 2 스텝 모터(41)의 회전력은 제 2 커플링(48)을 통해 제 2 리이드 스크류(42)를 회전시키고, 그에 따라 제 2 슬라이드 블록(49)이 하강한다. 제 2 슬라이드 블록(49)의 하강에 따라 클램프 프레 임(51)과 윈도우 클램프(46)가 하강함으로써 히터 블록(37) 상에 안착된 리드 프레임(1)은 윈도우 클램프(46)에 의해 가압된 상태로 고정될 수 있다. 이후 와이어 본딩을 위한 후속 공정이 진행되는데, 실제 본딩을 진행하기에 앞서 본딩의 대상이 되는 리드 프레임(1)의 인너 리드(미도시)와 리드 프레임(1)에 접착된 반도체 칩(미도시)의 패드(미도시)에 대한 위치 인식을 위한 패턴 인식이 수행된다.
이하에서는 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법에 대해 설명한다.
도 4는 본 발명의 일 실시예에 따른 패턴 인식 방법을 개략적으로 나타낸 설명도인데, 리드 프레임(100)의 인너 리드(102)와 리드 프레임(100) 상에 적층된 다수의 반도체 칩(110,120,130,140,150,160)의 패드(112,122,132,142,152,162)에 대한 위치 인식을 위해 수행되는 패턴 인식 과정이 순차적으로 도시되어 있다.
도 4 및 먼저 설명한 도 1 내지 도 3을 참조하면, 먼저 다수의 반도체 칩(110~160)이 적층된 리드 프레임(100)을 도 1 내지 도 3에 도시된 히터 블록 조립체의 히터 블록(37)과 윈도우 클램프(46)를 이용하여 클램핑 한다. 다음으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 리드 프레임(100) 및 제 1,2 층 반도체 칩(110,120)이 광학계(180)의 초점 심도(D) 내에 위치하도록 리드 프레임(100)을 Z축 방향으로 이동시킨 후, 카메라(190) 및 PRS(미도시)를 통해 리드 프레임(100)의 인너 리드(102)와 제 1,2 층 반도체 칩(110,120)에 대한 패턴 인식을 수행한다(도 4의 단계(a)).
여기서 패턴 인식은 구체적으로 리드 프레임(100)에 형성된 기준점(미도시) 및 제 1,2 층 반도체 칩(110,120)에 형성된 기준점(미도시)을 카메라(190)로 탐지하여 PRS에 미리 입력된 각각의 기준점과 비교함으로써 실제 와이어 본딩이 이루어질 리드 프레임(100)의 모든 인너 리드와 제 1,2 층 반도체 칩(110,120)의 모든 패드들에 대한 상대적 또는 절대적 좌표를 계산하여 저장하는 것으로 이루어진다.
다음으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 제 3,4 층 반도체 칩(130,140)이 광학계(180)의 초점 심도(D) 내에 위치하도록 리드 프레임(100)을 소정 높이 하강시킨 후, 카메라(190) 및 PRS를 통해 제 3,4 층 반도체 칩(130,140)에 대한 패턴 인식을 수행한다(도 4의 단계(b)).
다음으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 제 5,6 층 반도체 칩(150,160)이 광학계(180)의 초점 심도(D) 내에 위치하도록 리드 프레임(100)을 소정 높이 하강시킨 후, 카메라(190) 및 PRS를 통해 제 5,6 층 반도체 칩(150,160)에 대한 패턴 인식을 수행한다(도 4의 단계(c)).
마지막으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여, 리드 프레임(100)의 인너 리드(102)와 제 1 층 반도체 칩(110)의 패드(112)에 대한 와이어 본딩의 진행 위치로 리드 프레임(100)을 이동시킨다.
지금까지 설명한 실시예에서는 6개의 반도체 칩이 리드 프레임(100)에 적층된 멀티칩 패키지를 대상으로 하여, 한 번에 2개 층의 반도체 칩별로 수행되는 패턴 인식 방법을 설명하였다. 그러나 적층되는 반도체 칩의 개수는 증감가능하며, 반도체 칩의 두께 역시 수십 ㎛ 에서 수백 ㎛로 다양하기 때문에 한 번에 패턴 인식이 수행되는 반도체 칩의 수 역시 증감될 수 있다. 따라서 그러한 변화에 따라 지금까지 설명한 실시예의 수행 단계 역시 증감될 수 있으며, 각 단계에서 수행되는 리드 프레임의 승강 높이도 조절될 수 있다.
한편, 도 5는 본 발명의 다른 실시예에 따른 패턴 인식 방법을 개략적으로 나타낸 설명도인데, 상기 다른 실시예에 따른 패턴 인식 방법은, 도 4를 통해 설명한 실시예, 즉 먼저 리드 프레임(100)의 인너 리드(102)와 제 1,2 층 반도체 칩(110,120)에 대한 패턴 인식을 수행한 후, 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 리드 프레임(100)을 소정 높이 만큼 하강시키면서 순차로 제 3,4 층 반도체 칩(130,140) 및 제 5,6 층 반도체 칩(150,160)에 대한 패턴 인식을 수행한 것과 정 반대 방식을 취한다.
다른 실시예에 따른 패턴 인식 방법에 대해 상세히 설명하면 다음과 같다.
먼저 다수의 반도체 칩(110~160)이 적층된 리드 프레임(100)을 도 1 내지 도 3에 도시된 히터 블록 조립체의 히터 블록(37)과 윈도우 클램프(46)를 이용하여 클램핑 한다. 다음으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 제 5,6 층 반도체 칩(150,160)이 광학계(180)의 초점 심도(D) 내에 위치하도록 리드 프레임(100)을 Z축 방향으로 이동시킨 후, 카메라(190) 및 PRS(미도시)를 통해 제 5,6 층 반도체 칩(150,160)에 대한 패턴 인식을 수행한다(도 5의 단계(a)).
다음으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 제 3,4 층 반도체 칩(130,140)이 광학계(180)의 초점 심도(D) 내에 위치하도록 리드 프레임(100)을 소정 높이 상승시킨 후, 카메라(190) 및 PRS를 통해 제 3,4 층 반도체 칩(130,140)에 대한 패턴 인식을 수행한다(도 5의 단계(b)).
다음으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여 리드 프레임(100) 및 제 1,2 층 반도체 칩(110,120)이 광학계(180)의 초점 심도(D) 내에 위치하도록 리드 프레임(100)을 소정 높이 상승시킨 후, 카메라(190) 및 PRS를 통해 리드 프레임(100)의 인너 리드(102)와 제 1,2 층 반도체 칩(110,120)에 대한 패턴 인식을 수행한다(도 5의 단계(c)).
마지막으로 히터 블록 조립체의 제 1,2 스텝 모터(31,41)를 제어하여, 리드 프레임(100)의 인너 리드(102)와 제 1 층 반도체 칩(110)의 패드(112)에 대한 와이어 본딩의 진행 위치로 리드 프레임(100)을 이동시킨다.
이상 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 뿐만 아니라, 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상기와 같은 구성을 갖는 본 발명에 의하면, 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식시, 상기 리드 프레임을 승하강시키면서 리드 프레임의 인너 리드 및 리드 프레임에 적층된 다수의 반도체 칩 각각의 패드에 대한 패턴 인식을 수행함으로써 패턴 인식을 위한 종래의 광학계가 갖는 초점 심도의 한계를 극복하고, 장비의 중량화 및 대형화를 피할 수 있는 이점 이 있다.

Claims (3)

  1. 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법에 있어서,
    상기 멀티칩 패키지를 히터 블록과 윈도우 클램프로 클램핑하는 단계;
    상기 리드 프레임에 형성된 인너 리드 및 상기 리드 프레임에 적층된 상기 복수의 칩 중 최하층 칩이 광학계의 초점 심도 내에 위치하도록 클램핑된 상기 멀티칩 패키지를 이동시켜 상기 인너 리드와 상기 최하층 칩 및 상기 복수의 칩 중 광학계의 초점 심도 내에 위치하는 일부 칩에 대한 패턴 인식을 수행하는 단계;
    상기 멀티칩 패키지를 소정 높이 만큼 하강시키면서 상기 복수의 칩 중 최상층 칩에 대한 패턴 인식이 수행될 때까지 상기 복수의 칩 중 패턴 인식이 수행되지 않은 나머지 칩에 대한 패턴 인식을 수행하는 단계를 포함하는 것을 특징으로 하는 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법.
  2. 리드 프레임에 복수의 칩이 적층된 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법에 있어서,
    상기 멀티칩 패키지를 히터 블록과 윈도우 클램프로 클램핑하는 단계;
    상기 리드 프레임에 적층된 상기 복수의 칩 중 최상층 칩이 광학계의 초점 심도 내에 위치하도록 클램핑된 상기 멀티칩 패키지를 이동시켜 상기 최상층 칩 및 상기 복수의 칩 중 광학계의 초점 심도 내에 위치하는 일부 칩에 대한 패턴 인식을 수행하는 단계;
    상기 멀티칩 패키지를 소정 높이 만큼 상승시키면서 상기 리드 프레임의 인너 리드 및 상기 복수의 칩 중 최하층 칩에 대한 패턴 인식이 수행될 때까지 상기 복수의 칩 중 패턴 인식이 수행되지 않은 나머지 칩에 대한 패턴 인식을 수행하는 단계를 포함하는 것을 특징으로 하는 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법.
  3. 제 1 항 또는 제 2 에 있어서,
    상기 소정 높이는 상기 초점 심도인 것을 특징으로 하는 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법.
KR1020050015511A 2005-02-24 2005-02-24 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법 KR20060094388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050015511A KR20060094388A (ko) 2005-02-24 2005-02-24 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015511A KR20060094388A (ko) 2005-02-24 2005-02-24 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법

Publications (1)

Publication Number Publication Date
KR20060094388A true KR20060094388A (ko) 2006-08-29

Family

ID=37602229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015511A KR20060094388A (ko) 2005-02-24 2005-02-24 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법

Country Status (1)

Country Link
KR (1) KR20060094388A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900238B1 (ko) * 2008-01-22 2009-06-02 주식회사 하이닉스반도체 멀티 칩 패키지 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900238B1 (ko) * 2008-01-22 2009-06-02 주식회사 하이닉스반도체 멀티 칩 패키지 및 그의 제조방법

Similar Documents

Publication Publication Date Title
JP5576962B2 (ja) 積層チップパッケージの製造方法
TWI520232B (zh) 具有經封包之通孔的積體電路封裝系統及其製造方法
US9230942B2 (en) Semiconductor device including alternating stepped semiconductor die stacks
US9899347B1 (en) Wire bonded wide I/O semiconductor device
JP5451204B2 (ja) 積層チップパッケージの製造方法
US8134229B2 (en) Layered chip package
US7939382B2 (en) Method of fabricating a semiconductor package having through holes for molding back side of package
Pascariu et al. Next generation electronics packaging utilizing flip chip technology
US8502375B2 (en) Corrugated die edge for stacked die semiconductor package
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
KR19980019581A (ko) 반도체 패키지 제조용 디스펜서의 헤드유닛 (head unit of dispenser for producing a ic package)
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
KR20060094388A (ko) 멀티칩 패키지의 와이어 본딩을 위한 패턴 인식 방법
KR101655353B1 (ko) 독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스
US20190341366A1 (en) Semiconductor device including dummy pull-down wire bonds
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
US11594503B2 (en) Wire bonding method for semiconductor package
US7952179B2 (en) Semiconductor package having through holes for molding back side of package
KR20020039012A (ko) 동일 형태의 칩 선택 단자를 이용한 적층형 반도체 칩패키지
CN109216292B (zh) 包含降低针脚电容的控制开关的半导体装置
KR20080114623A (ko) 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
KR0167457B1 (ko) 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
KR100933461B1 (ko) 리프 스프링을 포함하는 반도체 칩 접착 장비 및 그작동방법
KR20230174024A (ko) 와이어 본딩 장치 및 이를 이용한 반도체 패키지의 와이어 본딩 방법
US20240186273A1 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid