KR20060093840A - Metal chip scale packaging - Google Patents
Metal chip scale packaging Download PDFInfo
- Publication number
- KR20060093840A KR20060093840A KR1020050014611A KR20050014611A KR20060093840A KR 20060093840 A KR20060093840 A KR 20060093840A KR 1020050014611 A KR1020050014611 A KR 1020050014611A KR 20050014611 A KR20050014611 A KR 20050014611A KR 20060093840 A KR20060093840 A KR 20060093840A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- electrode plate
- forming
- supporting plate
- external connection
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F27/00—Mixers with rotary stirring devices in fixed receptacles; Kneaders
- B01F27/80—Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a substantially vertical axis
- B01F27/90—Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a substantially vertical axis with paddles or arms
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F27/00—Mixers with rotary stirring devices in fixed receptacles; Kneaders
- B01F27/21—Mixers with rotary stirring devices in fixed receptacles; Kneaders characterised by their rotating shafts
- B01F27/2122—Hollow shafts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F2101/00—Mixing characterised by the nature of the mixed materials or by the application field
- B01F2101/305—Treatment of water, waste water or sewage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
본 발명은 금속 칩 스케일 반도체 패키지의 제조방법과 그 방법에 의한 금속 칩 스케일 반도체 패키지에 대한 것이다. The present invention relates to a method for manufacturing a metal chip scale semiconductor package and a metal chip scale semiconductor package by the method.
본 발명은 전기가 잘 통전이 되어지는 전극판에 절연부와 비절연부가 형성이 되어지는 전주마스타를 형성하는 제 1공정과;The present invention comprises a first step of forming an electric pole master in which an insulating portion and a non-insulating portion are formed on an electrode plate through which electricity is well supplied;
전기 도금 또는 전주가공(Electro-Forming)에 의하여 상기 전주마스타의 비절연부에 접지단자를 적어도 하나 이상을 구성하며 또한 외부접속단자를 다수개 구성하는 단자부 형성의 제 2공정과; A second step of forming a terminal portion which constitutes at least one or more ground terminals in the non-insulated portion of the pole pole by electroplating or electro-forming and constitutes a plurality of external connection terminals;
제 2공정을 완료한 상태에서, 단자부 위층에 접착물질을 통하여 지지판을 형성하여 전극판과 단자부와 지지판의 순서로 적층물을 형성하는 제 3공정과;A third step of forming a laminate in the order of the electrode plate, the terminal portion, and the supporting plate by forming a supporting plate on the upper portion of the terminal portion through an adhesive material in the state of completing the second step;
상기 제 3 공정을 마친 전극판과 단자부와 지지판의 순서로 적층되어진 적층물에서 전극판을 제거하여 지지판과 단자부로 구성이 되는 적층물을 형성하는 제 4공정과;A fourth step of removing the electrode plate from the laminate stacked in the order of the electrode plate, the terminal portion, and the supporting plate after the third step to form a laminate composed of the supporting plate and the terminal portion;
상기 제 4공정을 마친 지지판의 일부분에 반도체칩을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부과 상기 반도체칩을 와이어로 본딩을 하고, 그 후 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩하는 제 5공정과;Bonding the semiconductor chip to a part of the supporting plate after the fourth process, and mounting the semiconductor chip and the external connection terminal and the terminal portion constituted by the external connection terminal and the ground terminal, A fifth step of molding to cover the ground terminal and the wire;
제 5공정을 완료한 상태에서, 몰딩부로부터 지지판을 제거하는 제 6공정을 포함하는 것을 특징으로 한다. 본 발명에서 전주마스타는 전극판에 감광재를 도포 한 후 필름 을 빛을 주사하여 노광부와 비노광부를 형성하여 구성하는 것으로 할 수도 있으며, 또는 전극판 내부로 뿌리부가 형성되며 전극판 상부로 핀부를 가지는 탄성재를 포함하는 것으로 할 수가 있다.And a sixth step of removing the support plate from the molding part in a state where the fifth step is completed. In the present invention, Jeonju Master may be configured to form an exposed portion and a non-exposed portion by applying light to the film after coating the photosensitive material on the electrode plate, or the root portion is formed inside the electrode plate and pins to the upper electrode plate It can be set as including the elastic material which has a part.
또한 본발명에 있어서는 전주마스타의 전극판의 표면은 평면 또는 돌출부 또는 오목부 또는 요철부가 형성될 수가 있다. In addition, in the present invention, the surface of the electrode plate of the electric pole master may be formed with a flat surface or a protrusion or a recess or an uneven portion.
전극판, 전주마스타, 접지단자, 외부접속단자, 지지판, 반도체 칩, 와이어, 본딩, 몰딩, 오목부, 돌출부, 요철부 Electrode plate, electric pole master, ground terminal, external connection terminal, support plate, semiconductor chip, wire, bonding, molding, recess, protrusion, irregularities
Description
도 1은 감광재를 사용하는 전주마스타의 제조하기 위한 설명도이다.1 is an explanatory diagram for producing a Jeonju master using a photosensitive material.
도 2은 감광재를 사용하는 전주마스타의 실시예이다. Figure 2 is an embodiment of the Jeonju master using a photosensitive material.
도 3은 감광재를 사용한 전주마스타에 단자부를 형성하는 설명도이다. 3 is an explanatory view of forming a terminal portion on a pole master using a photosensitive material.
도 4는 지지판을 형성하는 것을 설명하는 설명도이다. It is explanatory drawing explaining forming a support plate.
도 5는 전주마스타의 전극부를 제거하는 공정을 설명하는 설명도이다. It is explanatory drawing explaining the process of removing the electrode part of a pole master.
도 6은 도 5의 상태에서 노광부를 제거한 상태도이다. FIG. 6 is a state diagram in which the exposure part is removed in the state of FIG. 5.
도 7은 반도체 칩을 지지판에 탑재하여 단자부와 와이어 본딩을 하는 것을 설명하는 설명도이다. FIG. 7 is an explanatory diagram for explaining the mounting of a semiconductor chip on a support plate to perform wire bonding with a terminal portion. FIG.
도 8은 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩한 상태도이다. 8 is a state diagram molded to cover a semiconductor chip, an external connection terminal, a ground terminal, and a wire.
도 9는 몰딩부로부터 지지판을 제거한 상태도이다. 9 is a state diagram in which the support plate is removed from the molding part.
도 10은 전극판에 뿌리부와 핀부가 형성된 전주마스타의 실시예이다. 10 is an embodiment of the electric pole master formed with the root portion and the pin portion on the electrode plate.
도 11은 단자부를 형성하는 설명도이다. It is explanatory drawing which forms a terminal part.
도 12는 지지판을 형성하는 것을 설명하는 설명도이다. It is explanatory drawing explaining forming a support plate.
도 13는 전주마스타의 전극부를 제거하는 공정을 설명하는 설명도이다.It is explanatory drawing explaining the process of removing the electrode part of a pole master.
도 14는 단자부에 지지판을 붙이는 공정에 대한 설명도이다. It is explanatory drawing about the process of sticking a support plate to a terminal part.
도 15는 전극판 표면에 돌출부가 형성된 전주마스타의 실시예이다.15 is an embodiment of a pole master formed with a protrusion on the surface of the electrode plate.
도 16은 도 15의 전주마스타에 이종금속의 얇은 금속층을 적층하여 단자부를 형성한 설명도이다. FIG. 16 is an explanatory diagram in which a terminal part is formed by stacking a thin metal layer of dissimilar metal on the electric pole master of FIG. 15.
도 17은 도 16의 단자부 상부에 접착물질을 매개로 지지판을 접합시킨 상태도이다.FIG. 17 is a state diagram in which a supporting plate is bonded to an upper portion of the terminal of FIG. 16 through an adhesive material.
도 18은 도 17의 공정을 마친 후, 전주마스타의 전극판을 분리제거한 상태도이다.FIG. 18 is a state diagram in which the electrode plate of the electric pole master is separated and removed after completing the process of FIG. 17.
도 19는 도 18의 공정을 마친 후, 지지판의 일부분에 반도체칩을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부과 상기 반도체칩을 와이어로 본딩을 하는 것을 설명하는 설명도이다. FIG. 19 is an explanatory diagram illustrating bonding a semiconductor chip to a portion of a supporting plate after completing the process of FIG. 18 and bonding the semiconductor chip to a terminal portion including the external connection terminal and the ground terminal; to be.
도 20는 전극판 표면에 오목부가 형성된 전주마스타의 실시예이다. 20 is an embodiment of a pole master formed with recesses on the surface of an electrode plate.
도 21는 전극판 표면에 요철부가 형성된 전주마스타의 실시예이다. 21 is an embodiment of the electric pole master formed with irregularities on the surface of the electrode plate.
도 22는 1차 전기도금공정을 설명하는 설명도이다.22 is an explanatory diagram for explaining a primary electroplating process.
도 23는 2차 전기도금공정을 설명하는 설명도이다. 23 is an explanatory diagram for explaining a secondary electroplating process.
본 발명은 금속 칩 스케일 반도체 패키지의 제조방법과 그 방법에 의한 금속 칩 스케일 반도체 패키지에 대한 것이다. 반도체 패키지는 PCB (Printed Circuit Board)등의 기판에 장착이 되어지는 반도체칩을 포함하는 메모리 소자를 의미한다. 본 발명의 금속 칩 스케일 반도체 패키지는 반도체 칩의 크기와 거의 같을 정도로 까지 소형화시킬 수가 있는 특징이 있다. 또한 본 발명의 금속 칩 스케일 반도체 패키지는 극히 얇게 구성을 할 수가 있을 뿐만아니라 극히 다량의 핀을 연결할 수가 있는 기술을 제공한다. 최근의 전자제품은 고속화 및 대용량화의 추세로 급히 변화하고 있다. 본 발명은 이러한 최근의 필요성에 맞추어서 반도체패키지를 얇고 작게 하여야만 하는 환경에 가장 잘 따를 수가 있는 기술이다. The present invention relates to a method for manufacturing a metal chip scale semiconductor package and a metal chip scale semiconductor package by the method. The semiconductor package refers to a memory device including a semiconductor chip mounted on a substrate such as a printed circuit board (PCB). The metal chip scale semiconductor package of the present invention is characterized in that it can be miniaturized to the same size as that of the semiconductor chip. In addition, the metal chip scale semiconductor package of the present invention is not only extremely thin, but also provides a technology capable of connecting an extremely large number of pins. Recently, electronic products are rapidly changing due to the trend of high speed and high capacity. The present invention is the technology that can best comply with the environment that must make the semiconductor package thin and small in accordance with these recent needs.
종래의 금속 칩 스케일 반도체 패키지의 제조방법은 두차례에 걸친 전기도금을 통하여 구성을 한다. The conventional method for manufacturing a metal chip scale semiconductor package is constructed through two electroplating processes.
도 22는 1차 전기도금공정을 설명하는 설명도이다. 먼저 구리 등으로 통상 제작이 되어지는 금속기판(35)위에 감광재를 도포하고, 상기 감광재를 필름을 통하여 빛을 주사시켜서 노광부(36)와 비노광부를 형성하고, 비노광부는 제거하여 공간부(37)로 만든다. 22 is an explanatory diagram for explaining a primary electroplating process. First, a photosensitive material is coated on a
그 후, 에칭공정을 통하여 상기 공간부(37)를 부식시켜서 요홈부(37)를 형성한다. 이것을 하프에칭이라 칭한다. Thereafter, the
상기의 노광부가 형성되며 하프에칭된 금속기판에 1차 전기도금을 시행하여 상기 요홈부(37) 내부에 1차 도금층(38)을 형성한다. 이 때, 상기 도금층은 이종금속의 다층 도금층으로 형성하는 것이 일반적이다. 1차 도금층이 형성이 된 금속기판에서 노광부를 박리하고 세정한다. 1차 도금층이 형성이 된 부분은 외부접속단 자가 된다. The exposure part is formed, and the first electroplating is performed on the half-etched metal substrate to form the
도 23는 2차 전기도금공정을 설명하는 설명도이다. 상기의 1차 도금층이 형성이 되고 노광부가 박리된 금속기판(35)에 다시 감광재를 도포하고 필름을 통하여 빛을 주사시켜서 노광부(39)와 비노광부를 구성하며, 비 노광부는 제거하여 새로운 공간부를 형성한다. 이 결과물을 다시 2차 전기도금을 실시하여 상기 공간부에 2차 도금층(40)을 형성한다. 2차 도금층이 형성이 된 부분은 접지단자가 된다. 접지단자는 적어도 하나 이상 형성을 한다. 23 is an explanatory diagram for explaining a secondary electroplating process. The primary plated layer is formed and the photosensitive material is applied to the
그 후, 노광부를 박리하고 세정한 후, 반도체칩(41)을 금속기판(35)에 접착제(42)를 통하여 부착시킨다. 반도체 칩(41)과 외부접속단자(38) 및 접지단자(40)를 와이어(43)를 통하여 본딩한다. Thereafter, after exposing and cleaning the exposed portion, the
와어어 본딩과정을 마친 후, 반도체 칩(41)과 외부접속단자(38) 및 접지단자(40)를 와이어(43)를 에폭시수지를 사용하여 통채로 덮어 감싸도록 하여 몰딩부(44)를 형성한다. After completing the wire bonding process, the
몰딩부를 형성한 후, 상기 몰딩부의 하부에 부착되어 있는 금속기판을 에칭을 통하여 제거한다. 이와 같은 공정을 거쳐서 금속기판이 제거되면 몰딩부의 하부에는 외부접속단자(38)들이 외부로 돌출이 되어지며, 접지단자(40)는 몰딩부(44)의 하부면에 노출이 되어지게 된다. 이것을 범프칩 캐리어 반도체 패키지라고 칭하기도 한다. 대형의 금속기판을 사용하여 동시에 무수히 많은 개수의 반도체 패키지를 형성 할 수가 있다. 물론 이경우에는 절단공정이 요구됨은 물론이다.After the molding part is formed, the metal substrate attached to the lower part of the molding part is removed by etching. When the metal substrate is removed through the above process, the
이러한 종래의 공법은 몇가지의 문제점을 가진다. 가장 큰 문제점은 적어도 두번의 감광재 도포공정과 도금공정이 각각 요구가 되어진다. 이것은 제조공정이 복잡하고 제조원가를 증가시키는 것으로 작용이 되어진다. 또한 하프에칭을 통하여 외부접속단부를 형성함에 있어서, 하프에칭의 균일성 확보가 어려운 까닭에 외부접속단자의 두께불균일성이 나타나게 된다. 이것은 불량의 큰 요인이 되기도 한다. 또한 상기 금속기판의 두께는 외부접속단자의 높이보다 필연적으로 크야만 하는 상황이므로 금속기판의 두께는 상당히 두껍다. 그런데 몰딩후 이러한 금속기판을 에칭을 통하여 제거를 하므로 이에 소요되는 시간이 길므로 생산효율에 있어서 많은 문제점으로 작용이 되어진다.This conventional method has several problems. The biggest problem is that at least two photoresist coating and plating processes are required. This serves as a complicated manufacturing process and increases manufacturing costs. In addition, when forming the external connection end through half etching, it is difficult to ensure the uniformity of the half etching, the thickness nonuniformity of the external connection terminal will appear. This can be a big factor of failure. In addition, since the thickness of the metal substrate must necessarily be larger than the height of the external connection terminal, the thickness of the metal substrate is considerably thick. However, since the metal substrate is removed through etching after molding, the time required for this is long, which is a problem in production efficiency.
이에 따라 본 발명은 상기한 문제를 해결하기 위하여 간단한 공정을 통하여 생산이 가능하며, 더욱 두께를 얇게 만들면서 생산성을 높이며 제작 코스트를 줄일수 있도록 하였다.Accordingly, the present invention can be produced through a simple process to solve the above problems, to increase the productivity and to reduce the production cost while making the thickness thinner.
이러한 목적을 달성하기 위해 본 발명은 전기가 잘 통전이 되어지는 전극판에 절연부와 비절연부가 형성이 되어지는 전주마스타를 형성하는 제 1공정과;In order to achieve the above object, the present invention includes a first step of forming an electric pole master in which the insulating portion and the non-insulating portion are formed on the electrode plate which is electrically energized;
전기 도금 또는 전주가공(Electro-Forming)에 의하여 상기 전주마스타의 비절연부에 접지단자를 적어도 하나 이상을 구성하며 또한 외부접속단자를 다수개 구성하는 단자부 형성의 제 2공정과; A second step of forming a terminal portion which constitutes at least one or more ground terminals in the non-insulated portion of the pole pole by electroplating or electro-forming and constitutes a plurality of external connection terminals;
제 2공정을 완료한 상태에서, 단자부 위층에 접착물질을 통하여 지지판을 형성하여 전극판과 단자부와 지지판의 순서로 적층물을 형성하는 제 3공정과;A third step of forming a laminate in the order of the electrode plate, the terminal portion, and the supporting plate by forming a supporting plate on the upper portion of the terminal portion through an adhesive material in the state of completing the second step;
상기 제 3 공정을 마친 전극판과 단자부와 지지판의 순서로 적층되어진 적층물에서 전극판을 제거하여 지지판과 단자부로 구성이 되는 적층물을 형성하는 제 4공정과;A fourth step of removing the electrode plate from the laminate stacked in the order of the electrode plate, the terminal portion, and the supporting plate after the third step to form a laminate composed of the supporting plate and the terminal portion;
상기 제 4공정을 마친 지지판의 일부분에 반도체칩을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부과 상기 반도체칩을 와이어로 본딩을 하고, 그 후 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩하는 제 5공정과;Bonding the semiconductor chip to a part of the supporting plate after the fourth process, and mounting the semiconductor chip and the external connection terminal and the terminal portion constituted by the external connection terminal and the ground terminal, A fifth step of molding to cover the ground terminal and the wire;
제 5공정을 완료한 상태에서, 몰딩부로부터 지지판을 제거하는 제 6공정을 포함하는 것을 특징으로 한다. And a sixth step of removing the support plate from the molding part in a state where the fifth step is completed.
본 발명에서 전주마스타는 전극판에 감광재를 도포한 후 필름 을 빛을 주사하여 노광부와 비노광부를 형성하여 구성하는 것으로 할 수도 있으며, 또는 전극판 내부로 뿌리부가 형성되며 전극판 상부로 핀부를 가지는 탄성재를 포함하는 것으로 할 수가 있다.Jeonju master in the present invention may be configured to form an exposed portion and a non-exposed portion by applying light to the film after coating the photosensitive material on the electrode plate, or the root portion is formed inside the electrode plate and pins to the upper electrode plate It can be set as including the elastic material which has a part.
또한 본발명에 있어서는 전주마스타의 전극판의 표면은 평면 또는 돌출부 또는 오목부 또는 요철부가 형성될 수가 있다. In addition, in the present invention, the surface of the electrode plate of the electric pole master may be formed with a flat surface or a protrusion or a recess or an uneven portion.
이하에서는 도면을 바탕으로 본 발명을 상세히 설명하겠다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도 1은 감광재를 사용하는 전주마스타의 제조하기 위한 설명도이다. 전기가 잘 통전이 되어지는 전극판(1)의 상부에 감광층(2)을 도포한다. 1 is an explanatory diagram for producing a Jeonju master using a photosensitive material. The
도 2은 감광재를 사용하는 전주마스타의 실시예이다. 도 1의 감광층(2)부에 필름을 통하여 빛을 주사하여 노광부(3)와 비노광부를 형성하며, 상기의 비노광부는 제거하여 공간부(4,5,6,7)을 형성한다. 본 발명에서 전주마스타는 전기가 잘 통전이 되어지는 전극판에 절연부와 비절연부로 구성이 되는 것으로서 본 실시예에서는 절연부가 노광부에 의하여 구성이 되어진 것이다. 본 발명에서는 전기가 잘 통전이 되어지는 전극판에 절연부와 비절연부가 형성이 되어지는 전주마스타를 형성하는 공정을 제 1공정이라 칭한다.Figure 2 is an embodiment of the Jeonju master using a photosensitive material. The light is scanned through the film in the
도 3은 감광재를 사용한 전주마스타에 단자부를 형성하는 설명도이다. 전극판(1)에 전류를 통전시키어 도금 또는 전주가공(Electro-Forming)에 의하여 상기 공간부(4,5,6,7)에 금속으로 구성이 되어지는 단자부(8,9,10,11)를 형성시킨다. 상기 단자는 적어도 하나 이상의 접지단자와 다수의 외부접속단자들로 이루어 진다. 3 is an explanatory view of forming a terminal portion on a pole master using a photosensitive material.
또한 상기 단자들은 2개 이상의 다수의 얇은 이종의 금속층들을 적층시켜서 구성을 할 수가 있다. 예를 들면, 전극판에 일차적으로 금으로 얇게 도금을 시행한 후, 상기 금의 도금층 상부에는 다시 니켈의 금속층을 형성하고, 상기 니켈의 금속층의 상부에는 다시 구리로 금속층을 형성하고, 상기 구리의 금속층의 상부에는 다시 니켈의 금속층을 형성하고, 상기 니켈의 금속층 상부에는 다시 금의 얇은 금속층을 형성을 할 수가 있다. 이러한 이종 금속층들은 용도에 따라서 얼마든지 변형을 할 수가 있음은 물론이다. 본 발명에서는 전기 도금 또는 전주가공(Electro-Forming)에 의하여 전주마스타의 비절연부에 단자부 형성하는 것을 제 2공정이라 칭한다. In addition, the terminals may be configured by stacking two or more thin thin heterogeneous metal layers. For example, after plating the electrode plate thinly with gold, first, a metal layer of nickel is again formed on the gold plating layer, and a metal layer is formed of copper on the upper portion of the metal layer of nickel. A metal layer of nickel is again formed on the upper portion of the metal layer, and a thin metal layer of gold can be formed again on the upper portion of the metal layer of nickel. Of course, these dissimilar metal layers can be modified as much as the application requires. In the present invention, the formation of the terminal portion in the non-insulated portion of the electric pole master by electroplating or electro-forming is called a second process.
단자부의 최하부와 최상부를 금으로 얇은 금속층을 형성하는 이유는 상기 단자부의 최하부 및 최상부에는 와이어 또는 회로기판의 외부 전기적 요소가 연결이 되어지게 되는데, 이와 같은 연결에 있어서, 납땜특성을 높이기 위한 것이다.The reason why the bottom and top of the terminal portion is formed with a thin metal layer of gold is to connect the external electrical elements of the wire or the circuit board to the bottom and the top of the terminal portion, in order to improve the soldering characteristics.
도 4는 지지판을 형성하는 것을 설명하는 설명도이다. 지지판(12)은 전기의 통전이 필요로 되지 않으므로 도체일 필요는 없으나 정확한 지지를 하기 위하여 치수가 정밀한 재질이 요구가 되어진다. 정밀하게 치수가 관리되어진 금속판 또는 플리스틱 판등 다양한 형태의 것이 사용이 되어지며, 평면의 상태는 유지하되 경우에 따라서는 휘어질 수가 있는 것이 편리할 때가 있다.It is explanatory drawing explaining forming a support plate. The
지지판(12)은 단자부의 상부(8,9,10,11)에 형성이 되어지며, 상기 단자부와 지지판은 접착물질을 매개하여 결합이 될 수가 있다.
본 발명은 전극판(1)과 단자부와 지지판(12)의 순서로 적층이 되는 것이 특징이 있다. 이 공정을 본 발명에서는 제 3공정이라 칭한다. 제 3공정에서 전극판이 극히 정밀한 가공정도로 평면을 유지하는 것이 바람직하며, 또한 단자부의 높이도 모두 동일하게 동일한 높이로 정확히 형성되는 것이 바람직하다. 또한 상기 단자부의 상부에 극히 정밀한 가공정도로 평면을 유지하는 지지판이 형성되는 것이 바람직하다. 즉 전극판과 지지판이 정확히 평행상태를 유지하는 것이 이상적이라 하겠다. 만약 도금 또는 전주가공의 가공상에 있어서 극히 미세하게 단자부의 높이차가 존재할 때에는 상기 단자부와 상기 지지판 사이에 매개되어지는 접합물질을 통하여 미세한 치수오차를 보정 할 수가 있다.The present invention is characterized in that the
도 5는 전주마스타의 전극부를 제거하는 공정을 설명하는 설명도이다. 제 3 공정을 마친 단계에서, 전극판(1)과 단자부에서 분리시켜 제거한다. 이렇게 되면, 지지판(12)에 단자부(8,9,10,11)가 형성되어 있는 형태가 된다. It is explanatory drawing explaining the process of removing the electrode part of a pole master. At the end of the third process, the
본 발명에서의 전주마스타는 반복적으로 사용이 가능한 특징이 있다. 즉 전주마스타의 표면에 크롬도금을 하거나 또는 전주마스타의 표면에 이형재를 도포하여 이형층을 형성한 후 도금 또는 전주가공을 실시한 후, 상기 전극판을 제거하게 되면 전주마스타의 전극부는 전혀 손상을 받지 않으므로 반복 사용이 가능하다Jeonju master in the present invention has a feature that can be used repeatedly. That is, after plating or electroplating after forming a release layer by chromium plating on the surface of the pole or by applying a release material on the surface of the pole, the electrode part of the pole is not damaged at all. Can be used repeatedly
본 발명에서는 전극판과 단자부와 지지판의 순서로 적층되어진 적층물에서 전극판을 제거하여 지지판과 단자부로 구성이 되는 적층물을 형성하는 공정을 제 4공정이라 칭한다.In the present invention, the process of removing the electrode plate from the laminate stacked in the order of the electrode plate, the terminal portion, and the supporting plate to form a laminate composed of the supporting plate and the terminal portion is referred to as a fourth step.
도 6은 도 5의 상태에서 노광부를 제거한 상태도이다. 노광부는 약품에 의하여 용이하게 제거된다. 제 4공정 후에 노광부가 존재하는 경우에는 노광부를 제거하는 공정이 필요되며, 본 발명에서는 이를 제 4공정의 부속공정이라 칭한다. FIG. 6 is a state diagram in which the exposure part is removed in the state of FIG. 5. The exposed portion is easily removed by chemicals. In the case where the exposed portion is present after the fourth process, a process of removing the exposed portion is required, which is referred to as an accessory process of the fourth process in the present invention.
그러나 이 공정은 후술할 다른 전주마스타의 경우에는 불필요한 경우도 있으므로 제 4공정의 부속공정이라 칭한다.However, this step is referred to as an accessory step of the fourth step because it may be unnecessary in the case of other electric pole masters which will be described later.
도 7은 반도체 칩을 지지판에 탑재하여 단자부와 와이어 본딩을 하는 것을 설명하는 설명도이다. 상기 제 4공정을 마친 지지판(12)의 일부분에 반도체칩(13)을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부(8,9,10,11)와 상기 반도체칩(13)을 와이어(14)로 본딩한다. 와이어는 금와이어를 사용하는 것이 바람직하다. FIG. 7 is an explanatory diagram for explaining the mounting of a semiconductor chip on a support plate to perform wire bonding with a terminal portion. FIG. The
도 8은 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩한 상태도이다. 지지판(12)의 일부분에 반도체칩(13)을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부(8,9,10,11)와 상기 반도체칩(13)을 와이어(14)로 본딩되어진 상태에서 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩소재로 덮어 싸 몰딩부(15)를 형성한다. 몰딩부를 형성함에 있어서, 에폭시 수지를 사용하거나 포팅(potting)등의 방법을 이용할 수가 있다.8 is a state diagram molded to cover a semiconductor chip, an external connection terminal, a ground terminal, and a wire. The
지지판(12)의 일부분에 반도체칩(13)을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부(8,9,10,11)와 상기 반도체칩(13)을 와이어(14)로 본딩하며, 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩소재로 덮어 싸 몰딩부(15)를 형성하는 것을 본 발명에서는 제 5공정이라 칭한다. The
도 9는 몰딩부로부터 지지판을 제거한 상태도이다. 몰딩부(15)에서 지지판(12)를 이탈시키게 되면, 단자부(8,9,10,11)가 외부에 노출된 상태로 드러나게 된다. 지지판을 제거한 후 약간의 이물질이 있을 수가 있으므로 약품등을 통하여 이를 철저히 제거한다. 본 발명에서는 제 5공정을 완료한 상태에서, 몰딩부로부터 지지판을 제거하는 공정을 제 6공정이라 칭한다.9 is a state diagram in which the support plate is removed from the molding part. When the
이상의 제 6공정을 거쳐서 제작이 되어진 본 발명의 금속 칩 스케일 반도체 패키지는 회로기판에 장착하여 다른 전기적 부위와 결합을 시킬 수가 있다. 그러나 단자부가 노출된 정도가 아니라 몰딩부에서 돌출이 되도록 하고자 할 경우에는 제 6공정 후, 이를 다시 전해액에 담가서 솔더디핑(solder dipping) 하여 외부접속단자를 성장시켜 돌출을 시킬 수가 있다. 또는 솔더 볼 어태치(solder ball attach) 방법으로서 이를 가능하게 할 수도 있음은 물론이다.The metal chip scale semiconductor package of the present invention, which has been manufactured through the sixth step, can be mounted on a circuit board and coupled with other electrical parts. However, if the terminal is to be protruded from the molding part rather than the exposed degree, after the sixth process, it may be immersed in the electrolyte again and solder dipping to grow an external connection terminal to protrude. Alternatively, this may be possible as a solder ball attach method.
본 발명에서는 대면적의 전주마스타를 통하여 금속 칩 스케일 반도체 패키지를 무수한 숫자로 일시에 생산을 할 수가 있다. 이 경우 절단공정을 통하여 각각의 금속 칩 스케일 반도체 패키지로 절단하여 사용을 하게 된다.In the present invention, a large-scale electric pole master can produce a large number of metal chip scale semiconductor packages at once. In this case, each metal chip scale semiconductor package is cut and used through a cutting process.
도 10은 전극판에 뿌리부와 핀부가 형성된 전주마스타의 실시예이다. 본 실시예에서는 전극판에, 전극판(16)의 내부에 심겨지는 뿌리부(18)와 상기 전극판의 외부로 돌출된 핀부(17)가 탄성을 가지는 절연재로 형성이 되어진다. 10 is an embodiment of the electric pole master formed with the root portion and the pin portion on the electrode plate. In the present embodiment, the
핀부(17)가 형성되지 않은 부분은 통전이 되는 공간부(19)가 형성이 되어진다. In the part where the
도 11은 단자부를 형성하는 설명도이다. 이는 도 10의 전주마스타에, 전기도금 또는 전주가공을 통하여 도 10의 공간부(19)에 이종의 얇은 금속층으로 단자부(20,21,22,23)를 형성하는 설명도이다. 이들의 단자부는 전주마스타의 핀부에 의하여 형상이 제어되어 진다. 본 실시예에서 절연물질이 전극판의 내부로 뿌리부가 형성이 되어진 이유는 절연물질이 상기 전극판으로부터 이탈이 되지 않고 고정이 되게 하기 위한 목적이며, 상기 절연물질이 탄성을 가지는 이유는 전극판에서 성장되어진 상기의 단자부를 상기 전극판에서 이탈시키어 낼 경우에, 상기의 절연물질에 상처를 주지 않고 이탈이 용이하게 될 수가 있도록 하기 위한 것이다.It is explanatory drawing which forms a terminal part. This is an explanatory view of forming the
도 12는 지지판을 형성하는 것을 설명하는 설명도이다. 지지판(24)은 단자부 의 상부(20,21,22,23)에 형성이 되어지며, 상기 단자부와 지지판은 접착물질을 매개하여 결합이 될 수가 있다.It is explanatory drawing explaining forming a support plate.
도 13는 전주마스타의 전극부를 제거하는 공정을 설명하는 설명도이다. 전주마스타의 전극판(16)을 분리시켜 제거한다. 이때 전극판에 형성된 핀부(17) 역시 전극판에 붙은 상태로 상기의 단자부로부터 이탈이 되게 된다. 즉 지지판(24)와 상기 지지판에 결합된 단자부(20,21,22,23)만 남게된다. It is explanatory drawing explaining the process of removing the electrode part of a pole master. The
이 이후의 공정은 상기의 도 6, 도 7, 도 8, 도 9의 경우와 동일하므로 생략한다. The subsequent steps are the same as in the case of Figs. 6, 7, 8, and 9, and are omitted.
도 14는 단자부에 지지판을 붙이는 공정에 대한 설명도이다. 지지판(12)는 단자부(8,9,10,11)에 접합시키기 위하여 지지판(12)와 단자부 사이에 접착물질(120)이 필요할 경우가 많다. 상기 접착물질은 다양한 종류가 사용이 될수가 있다. 예를 들면 수지류나 저온융점 금속류 등이 사용이 될 수가 있다. It is explanatory drawing about the process of sticking a support plate to a terminal part. The
본 발명에서 전극판은 극히 정밀한 가공정도로 평면을 유지하는 것이 바람직하며, 또한 단자부의 높이도 모두 동일하게 동일한 높이로 정확히 형성되는 것이 바람직하다. 또한 상기 단자부의 상부에 극히 정밀한 가공정도로 평면을 유지하는 지지판이 형성되는 것이 바람직하다. 즉 전극판과 지지판이 정확히 평행상태를 유지하는 것이 이상적이라 하겠다. 만약 도금 또는 전주가공의 가공상에 있어서 극히 미세하게 단자부의 높이차가 존재할 때에는 상기 단자부와 상기 지지판 사이에 매개되어지는 접합물질을 통하여 미세한 치수오차를 보정 할 수가 있다.In the present invention, it is preferable that the electrode plate is maintained at a plane with an extremely precise degree of processing, and the height of the terminal portion is also exactly formed at the same height. In addition, it is preferable that a support plate for maintaining a plane with an extremely precise degree of processing is formed on the upper portion of the terminal portion. In other words, it is ideal to keep the electrode plate and the support plate in exactly parallel state. If there is an extremely small height difference in the terminal portion in the plating or electroplating, fine dimensional error can be corrected through the bonding material mediated between the terminal portion and the support plate.
본 발명에서의 전극판에 뿌리부와 핀부가 형성된 전주마스타는 반복적으로 사용이 가능한 특징이 있다. 즉 전주마스타의 표면에 크롬도금을 하거나 또는 전주마스타의 표면에 이형재를 도포하여 이형층을 형성한 후 도금 또는 전주가공을 실시한 후, 상기 전극판을 제거하게 되면 전주마스타의 전극부는 전혀 손상을 받지 않으므로 반복 사용이 가능하다.In the present invention, the electrode pole plate formed with the root portion and the pin portion has a feature that can be used repeatedly. That is, after plating or electroplating after forming a release layer by chromium plating on the surface of the pole or by applying a release material on the surface of the pole, the electrode part of the pole is not damaged at all. Therefore, it can be used repeatedly.
도 15는 전극판 표면에 돌출부가 형성된 전주마스타의 실시예이다. 절연부와 비절연부로 구성이 되어지는 전주마스타에서, 비절연부로 되어지는 공간부(4,5,6,7)의 내부에 반구 또는 다른 형태의 돌출부(25)를 구성한다.15 is an embodiment of a pole master formed with a protrusion on the surface of the electrode plate. In the electric pole master composed of an insulated portion and a non-insulated portion, a hemisphere or other form of
도 16은 도 15의 전주마스타에 이종금속의 얇은 금속층을 적층하여 단자부를 형성한 설명도이다. 전극판(1)에 전류를 가하여 전기도금 또는 전주가공을 실시하여 돌출부(25)위에 이종금속의 얇은 금속층을 적층하여 단자부(80,90,100,110)를 형성한다.FIG. 16 is an explanatory diagram in which a terminal part is formed by stacking a thin metal layer of dissimilar metal on the electric pole master of FIG. 15. Electroplating or electroplating is performed by applying a current to the
도 17은 도 16의 단자부 상부에 접착물질을 매개로 지지판을 접합시킨 상태도이다. 단자부의 상부에 접착물질(26)을 매개로 지지판(27)을 접합시킨다. FIG. 17 is a state diagram in which a supporting plate is bonded to an upper portion of the terminal of FIG. 16 through an adhesive material. The
도 18은 도 17의 공정을 마친 후, 전주마스타의 전극판을 분리제거한 상태도이다. 이 경우에는 노출되어진 단자부의 상부 중앙부에 홈부(28,29,30,31)가 형성이 되어지는 특징이 있다.FIG. 18 is a state diagram in which the electrode plate of the electric pole master is separated and removed after completing the process of FIG. 17. In this case, the
도 19는 도 18의 공정을 마친 후, 지지판의 일부분에 반도체칩을 접합시켜 탑재하며, 상기 외부접속단자 및 접지단자로 구성이 되는 단자부과 상기 반도체칩을 와이어로 본딩을 하는 것을 설명하는 설명도이다. 단자부(80,90,100,110)의 상부 중앙부에는 오목한 홈부가 형성이 되어져 있음으로 와이어(32)와 본딩하는 것이 용이한 특징이 있다.FIG. 19 is an explanatory diagram illustrating bonding a semiconductor chip to a portion of a supporting plate after completing the process of FIG. 18 and bonding the semiconductor chip to a terminal portion including the external connection terminal and the ground terminal; to be. A concave groove portion is formed in the upper center portion of the
이 후 반도체 칩과 외부접속단자 및 접지단자 및 와이어를 덮어싸도록 몰딩하며, 그 후 몰딩부로부터 지지판(27)을 제거하는 것은 전술 한 부분과 동일하다.After that, molding the semiconductor chip, the external connection terminal, the ground terminal and the wire to be covered, and then removing the
도 20는 전극판 표면에 오목부가 형성된 전주마스타의 실시예이다. 절연부와 비절연부로 구성이 되어지는 전주마스타에서, 비절연부로 되어지는 공간부(4,5,6,7)의 내부에 반구 또는 다른 형태의 오목부(26)를 구성한다. 이 후의 공정을 도 16, 도 17, 도 18, 도 19에서 설명한 공정을 거치게 되면 단자부의 상부 중앙부에는 볼록한 홈부가 형성이 되어지는 특징이 있다. 20 is an embodiment of a pole master formed with recesses on the surface of an electrode plate. In the electric pole master composed of an insulated portion and a non-insulated portion, a hemispherical or other type of
도 21는 전극판 표면에 요철부가 형성된 전주마스타의 실시예이다. 절연부와 비절연부로 구성이 되어지는 전주마스타에서, 비절연부로 되어지는 공간부(4,5,6,7)의 내부에 요철부(27)를 구성한다. 이 후의 공정을 도 16, 도 17, 도 18, 도 19에서 설명한 공정을 거치게 되면 단자부의 상부 중앙부에는 요철부가 형성이 되어지는 특징이 있다. 이들은 단자부의 하부와 상부에 돌출부 또는 오목부 또는 요철부가 형성되게 하여 단자부에 와이어 또는 회로기판의 외부 전기적 요소가 연결이 되어짐에 있어서 납땜특성을 높일 수가 있게 한다. 21 is an embodiment of the electric pole master formed with irregularities on the surface of the electrode plate. In the electric pole master composed of the insulated portion and the non-insulated portion, the
본 발명은 기재된 실시예에 한정되는 것은 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It is apparent to those skilled in the art that the present invention is not limited to the described embodiments, and that various modifications and variations can be made without departing from the spirit and scope of the present invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.
본 발명으로 제작이 되어진 금속 칩 스케일 반도체 패키지는 정확성과 균일성을 확보를 할 수가 있는 큰 효과가 있다. 즉 정확한 평면과 정확한 치수를 가지는 전극판을 통하여 공정을 진행시키며, 지지판을 전극판과 정확히 평행상태로 위치시켜서 모든 가공상황에 정밀도를 부가할 수가 있다. The metal chip scale semiconductor package manufactured by the present invention has a great effect of ensuring accuracy and uniformity. That is, the process proceeds through an electrode plate having an accurate plane and an accurate dimension, and the support plate is placed in an exact parallel state with the electrode plate, thereby adding precision to all processing situations.
와이어 본딩이 되어질때 외부접속단자 또는 접지단자의 균일성과 두께의 정확한 관리 및 단자의 정확한 균일성이 대단히 중요하게 작용을 하게 된다. When wire bonding, the uniformity of the external connection terminal or the ground terminal and the correct management of the thickness and the correct uniformity of the terminal play an important role.
종래의 많은 기술은 이 부분에 있어서 문제점들을 가지게 되나, 본 발명은 정확한 전극판의 표면을 기준으로 하여 단자부들이 형성되어지므로 수치의 관리와 정밀도 및 균일성을 완전히 보장을 할 수가 있다. 즉 엄밀하게 관리된 정확한 상태의 전극판의 표면형상 상태대로 와이어가 본딩되는 단자부들의 접합면이 성형이 되게 됨으로 인하여 완벽한 균일성과 정밀성을 만족을 시킬 수가 있는 본 발명만의 큰 장점이 있다. Many conventional techniques have problems in this area, but the present invention can fully guarantee the management of the numerical value, precision and uniformity since the terminal portions are formed on the basis of the correct electrode plate surface. That is, since the joining surfaces of the terminal portions to which the wires are bonded according to the surface shape state of the electrode plate of the precisely controlled precise state are formed, there is a great advantage of the present invention that can satisfy perfect uniformity and precision.
또한 본 발명의 장점은 전극부에 돌출부 또는 오목부 또는 요철부들을 구성하여, 와이어가 본딩이 되어지는 단자부들의 표면 형상을 원하는 조건으로 극히 용이하게 제작을 할 수가 있다는 큰 장점이 있다. 종래의 방법에 의하여서는 와이어가 본딩이 되어지는 단자부들의 표면형상을 오목부 또는 볼록부 또는 요철부로 구성을 할 수가 없다. 그러나 본 발명은 이러한 요구조건을 극히 용이하게 충족을 시킬 수가 있다.In addition, an advantage of the present invention is that by forming a protrusion or a concave portion or concave-convex portion in the electrode portion, there is a big advantage that the surface shape of the terminal portion to which the wire is bonded can be made very easily under the desired conditions. According to the conventional method, the surface shape of the terminal portions to which the wires are bonded cannot be constituted by the concave portion, the convex portion, or the uneven portion. However, the present invention can satisfy these requirements extremely easily.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050014611A KR20060093840A (en) | 2005-02-22 | 2005-02-22 | Metal chip scale packaging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050014611A KR20060093840A (en) | 2005-02-22 | 2005-02-22 | Metal chip scale packaging |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060093840A true KR20060093840A (en) | 2006-08-28 |
Family
ID=37601820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050014611A KR20060093840A (en) | 2005-02-22 | 2005-02-22 | Metal chip scale packaging |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060093840A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030032B1 (en) * | 2006-09-30 | 2011-04-20 | 엘지이노텍 주식회사 | Semiconductor package and method for preparing the same |
-
2005
- 2005-02-22 KR KR1020050014611A patent/KR20060093840A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030032B1 (en) * | 2006-09-30 | 2011-04-20 | 엘지이노텍 주식회사 | Semiconductor package and method for preparing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5605222B2 (en) | Three-dimensional mounting semiconductor device and manufacturing method thereof | |
JP4541253B2 (en) | Semiconductor package and manufacturing method thereof | |
US8174116B2 (en) | Spacer, and its manufacturing method | |
US20090085224A1 (en) | Stack-type semiconductor package | |
KR101056747B1 (en) | Semiconductor package and manufacturing method thereof | |
CN104851842A (en) | Semiconductor device including an embedded surface mount device and method of forming the same | |
JPH0982741A (en) | Chip carrier structure and its manufacture | |
JP4566866B2 (en) | Semiconductor package, semiconductor package mounting structure, and semiconductor package manufacturing method | |
TW201123326A (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
KR20020070107A (en) | Surface mountable chip type semiconductor device and manufacturing method | |
US20040029361A1 (en) | Method for producing semiconductor modules and a module produced according to said method | |
US20210296260A1 (en) | Semiconductor packaging substrate, fabrication method and packaging process thereof | |
JP2023164634A (en) | Substrate for semiconductor device, manufacturing method thereof, and semiconductor device | |
KR20060127499A (en) | Metal chip scale packaging | |
KR20060093840A (en) | Metal chip scale packaging | |
KR101683825B1 (en) | Method for manufacturing circuit board for semiconductor package | |
KR101674536B1 (en) | Method for manufacturing circuit board by using leadframe | |
TW201721824A (en) | Semiconductor package structure and manufacturing method thereof | |
CN104409365A (en) | Manufacturing method of BGA substrate | |
JP7506564B2 (en) | Lead frame, semiconductor device, and method of manufacturing lead frame | |
KR100251867B1 (en) | Chip scale semiconductor package using rigid-flex printed circuit board and manufacturing method thereof | |
US11854830B2 (en) | Method of manufacturing circuit board | |
KR101187913B1 (en) | Leadframe for semiconductor package and the fabrication method thereof | |
JP5521301B2 (en) | Lead frame type substrate, manufacturing method thereof, and semiconductor device | |
JPH1167838A (en) | Manufacture of electronic component with bump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |