KR20060091971A

KR20060091971A - 디지털 위상 측정 시스템의 오차 보정방법 및 이를 기록한컴퓨터로 읽을 수 있는 기록매체

Info

Publication number: KR20060091971A
Application number: KR1020050012779A
Authority: KR
Inventors: 정종일; 김은희
Original assignee: 엘지전자 주식회사
Priority date: 2005-02-16
Filing date: 2005-02-16
Publication date: 2006-08-22

Abstract

본 발명은 디지털 위상 측정 시스템의 오차 보정방법은 디지털 샘플링된 두 개의 아날로그 신호의 위상차(X'1)를 측정하는 단계; 첫 입력된 디지털 샘플링화 된 아날로그 신호(A)의 오차값(t1)을 계산하는 단계; 두 번째 입력된 디지털 샘플링화 된 아날로그 신호(B)의 오차값(t2)을 계산하는 단계; 및 상기 계산된 오차값을 이용하여 상기 측정된 디지털 샘플링된 두 개의 아날로그 신호의 위상차를 보정하는 단계를 포함한다.

ADC, 위상, 디지털, 샘플링

Description

디지털 위상 측정 시스템의 오차 보정방법 및 이를 기록한 컴퓨터로 읽을 수 있는 기록매체{The Method of Error Correction for Digital Phase Measurement System and Computer-Readable Recoding Medium}

도 1은 일반적인 디지털 위상 측정 시스템 구성도이다.

도 2는 이상적인 형태의 위상차를 나타낸 도면이다.

도 3은 실제 디지털 샘플 시스템에서 측정되는 위상차를 나타낸 도면이다.

도 4는 본 발명의 일 실시예에 따른 디지털 위상 측정시 오차를 나타내는 도면이다.

도 5는 본 발명의 일 실시예에 따른 시간 t1에서의 오차를 계산하는 방법을 나타낸 도면이다.

도 6은 본 발명의 일 실시예에 따른 시간 t2에서의 오차를 계산하는 방법을 나타낸 도면이다.

본 발명은 디지털 위상 측정 시스템의 오차 보정방법 및 이를 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로써, 두개의 아날로그 파형의 위상 차이를 측정하는 디지털 위상차 측정 시스템에서 디지털 샘플링으로 인한 에러를 보상하기 위한 방법에 관한 것이다.

도 1은 일반적인 디지털 위상 측정 시스템의 구성도로써, 일반적인 디지털 위상차 측정 시스템은 디지털 신호 프로세서(Digital Signal Processor, 'DSP')와 아날로그-디지털 변환기(Analog to Digital Converter, 'ADC')를 포함한다.

도 2는 위상이 다른 두 개의 아날로그 파형의 위상을 측정하는 시스템에서 위상을 측정하는 방법을 나타낸 것으로써, 이상적인 위상차는 도 2와 같다. 그러나, 디지털 위상 측정 시스템에서는 디지털 샘플링에 의해 실시간으로 입력파형의 위상을 측정하는 것이 아니라 샘플링 시간에서만 위상을 측정하게 되므로, 입력되는 양 파형의 위상차에 대한 오차가 발생한다. 이 때 주파수가 충분히 빠른 경우에는 오차를 무시할 수 있지만, 샘플링 주파수가 느린 경우에는 도 3과 같은 위상차가 측정된다. 도 3의 a,b,c,d는 샘플링 시간을 나타낸다.

종래의 방식에서는 오차를 줄이기 위해서는 시스템의 샘플링 주파수를 높여서 오차를 줄여야만 했다. 그러나, 이러한 방식은 전체 시스템의 주파수를 높여야 하며, 샘플링 주파수를 높이기 위해 고속의 아날로그-디지털 변환기를 사용해야 하기 때문에 추가적인 금액이 요구되었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 하드웨어적인 변경이나, 추가적인 금액 없이 위상차의 오차를 줄이는 방법을 제공하는 데 있다.

본 발명에서 상기 첫 입력된 디지털 샘플링화 된 아날로그 신호(A)의 오차값(t1)은

에 의해서 결정되는 것이 바람직하다.

본 발명에서 상기 첫 입력된 디지털 샘플링화 된 아날로그 신호(B)의 오차값(t2)은

에 의해서 결정되는 것이 바람직하다.

본 발명에서 상기 보정된 디지털 샘플링된 두 개의 아날로그 신호의 위상차이 값(X1)은

에 의해서 결정되는 것이 바람직하다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 4는 본 발명의 일 실시예에 따른 디지털 신호의 위상측정시 발생하는 오차에 대해서 나타낸 그래프이다.

도 4를 참조하면, 디지털 샘플링된 아날로그 신호인 A, B파형이 입력이 된다. 상기 두 파형은 약 90°의 위상차를 가지고 입력이 됨을 알 수 있다. 정확하게 파형 A와 파형 B는 X1의 위상차를 가지고 입력된다. 그러나, 실제 디지털 위상 측정 시스템에서는 디지털 샘플링의 특성상 매시간 마다 측정하는 것이 아니고 각 샘플링 시간에서만 특정을 하게 되므로, A파형은 실제 샘플링 해야 하는 시간보다 t1 만큼의 시간이 지난 후에 위상이 측정되고, B파형은 실제 샘플링 해야 하는 시간보다 t2시간이 지난 후 위상이 측정된다. 따라서, 디지털 샘플링화된 아날로그 파형의 측정되는 위상은 실제 위상차인 X1이 아닌 X'1로 측정된다.

그러므로, 실제 위상차인 X1은 다음과 같이 식 (1)로 나타낼 수 있다.

X1 = t1 + X'1 - t2 .....(식 1)

그러나, 실제 시스템에서 X'1의 위상차이 값만이 측정 가능하므로, t1 및 t2를 계산하여 실제적으로 보상하여 주는 것이 바람직하다.

도 5는 본 발명의 일 실시예에 따른 파형 A의 오차값을 계산하는 방법을 나타낸 도면이다.

상기 실시예에서, a, b는 샘플링 시간이고, Ts는 디지털 시스템의 샘플링주파수이며, y1은 b시점에서 아날로그 디지털 변화된 값, y2는 a지점에서 아날로그 디지털 변환된 값이다.

상기 실시예는, 파형 A의 위상이 0°인 부근을 기준으로 오차값을 구하는 방법을 개략적으로 나타낸 것이다.

도 5를 참조하면, 우선 상기 a시점에서의 y1값과, b시점에서의 y2값 및 b시점에서의 y2값, 즉, 좌표로써는 (b, y1), (a, y2), (b, y2)를 세꼭지점으로 하는 직각삼각형을 형성한다. 여기에서 삼각형의 비례에 관한 정리를 응응하면 다음과 같은 비례식 (2)로 나타낼 수 있다.

t1 : y1 = Ts : (y1 + y2) .....(식 2)

상기 식 (2)를 t1에 관한 식으로 정리하면 다음과 같은 식 (3)으로 정리될 수 있다.

..... (식 3)

도 6은 본 발명의 일 실시예에 따른 파형 B의 오차값을 계산하는 방법을 나타낸 도면이다.

상기 실시예에서, c, d는 샘플링 시간이고, Ts는 디지털 시스템의 샘플링주파수이며, y3은 d시점에서 아날로그 디지털 변화된 값, y4는 c지점에서 아날로그 디지털 변환된 값이다.

상기 실시예는, 파형 B의 위상이 0°인 부근을 기준으로 오차값을 구하는 방법을 개략적으로 나타낸 것이다.

도 5를 참조하면, 우선 상기 c시점에서의 y4값과, d시점에서의 y3값 및 d시점에서의 y4값, 즉, 좌표로써는 (c, y4), (d, y3), (d, y4)를 세꼭지점으로 하는 직각삼각형을 형성한다. 여기에서 삼각형의 비례에 관한 정리를 응응하면 다음과 같은 비례식 (4)로 나타낼 수 있다.

t2 : y3 = Ts : (y3 + y4) .....(식 4)

상기 식 (4)를 t2에 관한 식으로 정리하면 다음과 같은 식 (5)로 정리될 수 있다.

..... (식 5)

상기 식 (3) 및 상기 식 (5)를 상기 식 1에 대입하면 디지털 샘플링 된 파형 A 및 파형 B의 위상차 X1은 다음과 같이 식 (6)으로 나타낼 수 있다.

X1 = X'1 + t1 - t2 = X'1 + ((y1 x Ts)/(y1 + y2)) - ((y3 x Ts)/(y3 + y4)) ..... (식 6)

상기와 같은 식을 이용하여 오차값을 보정함으로써 디지털 샘플링된 아날로그 신호의 위상차이를 정확하게 얻어낼 수 있다.

상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명에 의하면, 하드웨어적인 수정이나, 추가적인 비용없이 디지털 위상차 측정시스템에서 좀더 정확한 위상차를 측정할 수 있다.

Claims

디지털 샘플링된 두 개의 아날로그 신호의 위상차(X'1)를 측정하는 단계; 첫 입력된 디지털 샘플링화 된 아날로그 신호(A)의 오차값(t1)을 계산하는 단계; 두 번째 입력된 디지털 샘플링화 된 아날로그 신호(B)의 오차값(t2)을 계산하는 단계; 및 상기 계산된 오차값을 이용하여 상기 측정된 디지털 샘플링된 두 개의 아날로그 신호의 위상차를 보정하는 단계를 포함하는 디지털 위상 측정 시스템의 오차 보정방법.
제 1항에 있어서, 상기 첫 입력된 디지털 샘플링화 된 아날로그 신호(A)의 오차값(t1)은 하기 식에 의해서 결정되는 것을 특징으로 하는 디지털 위상 측정 시스템의 오차 보정방법.

단, 상기 y1, y2는 아날로그 신호가 음의 값에서 양의 값으로 변동되는 시간을 기준으로 앞, 뒤 샘플링 시간상(a, b)에 샘플링된 값이고, 상기 Ts는 샘플링주기
제 1항에 있어서, 상기 첫 입력된 디지털 샘플링화 된 아날로그 신호(B)의 오차값(t2)은 하기 식에 의해서 결정되는 것을 특징으로 하는 디지털 위상 측정 시 스템의 오차 보정방법.

단, 상기 y3, y4는 아날로그 신호가 음의 값에서 양의 값으로 변동되는 시간을 기준으로 앞, 뒤 샘플링 시간상(a, b)에 샘플링된 값이고, 상기 Ts는 샘플링주기
제 1항에 있어서, 상기 보정된 디지털 샘플링된 두 개의 아날로그 신호의 위상차이 값(X1)은 다음식에 의해서 결정되는 것을 특징으로 하는 디지털 위상 측정 시스템의 오차 보정방법.

상기에서 X'1은 초기 측정된 디지털 샘플링된 두 개의 아날로그 신호의 위상차이 값이고, t1, t2는 각 입력된 디지털 샘플링화 된 아날로그 신호의 오차값.
제 1항 내지 제 4항 중 어느 한 항의 디지털 위상 측정 시스템의 오차 보정방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.