KR20060088337A - 비동기 회로 동작 검증을 위한 클럭 신호 발생 방법 및 장치 - Google Patents

Abstract

본 발명은 비동기 회로를 검증하기 위한 것으로서, 발진기에서 발생된 클럭을 입력으로 하는 블럭 A와 상기 클럭을 입력으로 하여 분주비(N, M)를 조절함으로써 위상관계를 결정하여 발생시킨 클럭을 입력으로 하는 블럭 B를 비동기 연결하여 검증에 이용하는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 방법을 제공한다.

따라서, 본 발명에 따르면 비동기 회로에 대해 신뢰성 높은 결과를 단시간에 얻을 수 있고, 필요한 발진기의 수를 줄여 검증 환경을 용이하게 할 수 있는 효과가 있다.

위상 동기 루프 회로, 위상 검출기, 전압 제어 발진기, 분주기

Description

비동기 회로 동작 검증을 위한 클럭 신호 발생 방법 및 장치{Method and Apparatus of clock signal generation for inspecting operation Asynchronous circuit}

도 1은 종래 기술에 따른 비동기 회로 검증 회로 구성 블럭도

도 2는 본 발명에 따른 비동기 회로 검증을 위한 비동기 클럭 발생 회로 구성 블럭도

도 3은 본 발명에 따른 비동기 클럭 발생 회로에 의해 발생한 클럭 신호의 타이밍도를 나타낸 도면

도 4는 본 발명에 따른 비동기 클럭 발생 회로에 의해 발생한 클럭 신호의 예(M=100, N=99)를 나타낸 도면

도면의 주요 부분에 대한 부호 설명

10 : 위상 검출기 20 : 전압 제어 발진기

30 : 제 1 분배기 40 : 제 2 분배기

본 발명은 비동기 회로 동작 검증에 관한 것으로, 보다 상세하게는 비동기 회로 동작 검증을 위한 클럭 신호 발생 장치 및 방법에 관한 것이다.

먼저, 도 1은 종래 기술에 따른 비동기 회로 검증 회로 구성 블럭도이다.

상기 블럭 A 와 블럭 B의 2가지 회로 블록이 있고, 각각의 회로 블록은 별도의 클럭 신호 클럭 A 와 클럭 B를 입력 받는다. 상기 서로 다른 클럭 신호에 의해 동작되는 두 블록 간의 통신을 위해 비동기 상호 연결(Async Interconnection)이 필요하다.

상기 비동기 상호 연결에 포함되는 신호에 대해서는 비동기 처리를 해주어야 양 블럭 간의 통신이 정상적으로 이루어진다. 상기 비동기 처리가 잘 되어 있는지를 검증하기 위해서 실제로 동기되어 있지 않은 복수의 클럭 신호가 필요하다.

상술한 종래의 기술에 따르면, 별도의 발진기(Oscillator) A와 B를 사용하여 각각의 클럭 신호로 삼는다. 상기 종래 기술에 따른 방법의 문제점으로는,

첫째, 발생된 두 클럭 A와 B간의 관계가 각각의 발진기의 개별적 회로 특성에 크게 의존하여 발생된 두 클럭 신호의 위상 관계가 랜덤(Random)하다. 즉, 검증자가 두 클럭 신호 간의 위상 관계를 제어 할 수 없다는 문제점이 있다.

둘째, 발생된 두 클럭 A와 B의 주파수 간의 비율은 고정하더라도 클럭 A의 절대값은 검증 여건에 따라서 변경하여야 할 경우가 있는데, 이 경우 발진기 B까지 고려하면 매우 다양한 주파수의 발진기들이 필요하게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 두 클럭간의 위상 관계가 어긋나는 가능한 한 많은 가지수의 조합을 신속히 만들고, 상기 만들어진 클럭을 입력시켜 검증 결과의 신뢰성을 높이고, 소요되는 주파수별 발진기의 가지수를 최소화하여 용이한 검증 환경 구축을 하고자 한다.

상기 목적을 달성하기 위하여, 본 발명은 발진기에서 발생된 클럭을 입력으로 하는 블럭 A와 상기 클럭을 입력으로 하여 분주비(N, M)를 조절함으로써 위상관계를 결정하여 발생시킨 클럭을 입력으로 하는 블럭 B를 비동기 연결하여 검증에 이용하는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 방법을 제공한다.

상기 검증에 이용함에 있어서 동일한 발진기에서 나온 클럭을 분주시켜 각 블럭의 입력 클럭으로 사용함으로써, 위상관계를 검증자가 제어 할 수 있는 것을 특징으로 한다.

본 발명의 또 다른 실시 형태에 의하면, 본 발명은 입력되는 신호들의 위상차에 비례하는 출력을 만드는 위상 검출기와 상기 위상 검출기를 통해 나온 출력신호의 전압에 비례하는 주파수의 클럭을 만드는 전압 제어 발진기를 거쳐, 상기 전압 제어 발진기의 출력을 입력으로 하여 N 분주시킨 출력을 만들어 내는 제 1 분주기와; 상기 전압 제어 발진기의 출력을 입력으로 하여 M 분주시킨 출력을 만들어 내는 제 2 분주기를 포함하여 이루어진 것을 특징으로 하는 비동기 회로 동작 검증 을 위한 클럭 신호 발생 장치를 제공한다.

상기 제 1 분주기는 N 분주된 출력을 상기 위상 검출기로 피드백시키는 것을 특징으로 한다.

상기 N 분주된 출력을 다시 M 분주시킨 제 2 분주기의 출력을 최종 출력으로 함으로써 최종적으로 원하는 분주비(N/M)를 만드는 것을 특징으로 한다.

상기 분주비 N, M은 원하는 비동기 클럭을 발생시키기 위해 검증자가 임의로 설정할 수 있는 것을 특징으로 한다.

아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀 두고자 한다.

종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.

이하 첨부된 도면을 참조하여 본 발명을 설명하면, 도 2는 본 발명에 따른 비동기 회로 검증을 위한 비동기 클럭 발생 회로 구성 블럭도이다.

본 발명은 종래 기술에 따른 비동기 클럭 발생 회로의 문제점을 해결하기 위해 비동기 클럭 발생 부분(10 ~ 40)을 구성 요소로 포함하여 종래와 다른 검증 환경을 구축하였다.

또한, 종래 여러 개의 발진기를 사용하던 것을 본 발명에서는 그 수를 최소 화하여 사용하는 것도 종래 검증 환경과 다른 부분이다.

상기 도 2를 상세히 설명하면, 먼저 블럭 A는 단일 발진기에서 발생된 클럭을 클럭 A로 하여 블럭 A의 입력으로 하고, 또한 이 클럭 A를 위상 검출기(PD : Phase Detector)(10), 전압 제어 발진기(VCO : Voltage Controlled Oscillator)(20), 제 1 분주기(DIV 1 : Divider First)(30), 제 2 분주기(DIV 2 : Divider Second)(40)의 4가지 부분으로 구성되는 일종의 위상 동기 루프 (PLL : Phase Locked Loop) 회로에 입력시켜, 클럭 B를 발생시켜 블럭 B의 입력으로 하는 것을 특징으로 한다.

상기 위상 동기 루프(PLL) 회로라 함은 입력 신호와 상기 전압 제어 발진기(20)의 출력의 위상차를 검출하여 전압 제어 발진기(20)의 주파수, 위상을 결정하는 회로로서, 상기 회로를 사용하면 높은 안정도의 임의의 주파수의 발진 회로를 만들 수 있다.

상기 각 구성요소에 대해서 설명하면, 상기 위상 검출기(10)는 위상 변조파를 복조하는 복조기로서, 즉 입력 신호와 기준 신호간의 위상차에서 진폭 및 극성이 변하는 출력 전압을 얻는 검출기이다. 즉, 상기 제 1 분주기(30)의 출력과 입력인 클럭 A의 위상을 비교하여 위상차에 비례하는 출력 전압을 만들어 내는 것을 특징으로 한다.

상기 전압 제어 발진기(20)는 상기 위상 검출기(10)의 출력 전압을 입력으로 하여 상기 입력되는 전압에 비례하는 주파수의 클럭을 만들어 내는 것을 특징으로 한다.

상기 제 1 분주기(30)는 상기 전압 제어 발진기(20)의 출력을 입력으로 하여 클럭을 N 분주시켜 출력하는 것을 특징으로 한다.

상기 제 1 분주기(30)는 출력을 상기 위상 검출기(10)로 피드백 시키는 것을 특징으로 한다.

상술한 위상 검출기(10), 전압 제어 발진기(20), 제 1 분주기(30)의 3가지 부분이 도 2와 같이 연결됨으로써 발진기가 만들어낸 클럭의 주파수의 N배에 해당하는 주파수의 클럭을 만들어 낸다.

상기 제 2 분주기(40)는 상기 전압 제어 발진기(20)의 출력을 입력으로 하여 입력되는 클럭을 M 분주시켜 출력하는 것을 특징으로 한다.

상기에서 전압 제어 발진기(20)의 출력은 결국 제 1 분주기의 출력이 피드백됨으로 인해 N 분주된 클럭이 되므로, 이를 다시 M 분주시킨 제 2 분주기의 출력은 결국 N/M 분주비를 가지게 된다.

즉, 상기 4가지 부분(10 ~ 40)이 도 2와 같이 연결됨으로써 최종 출력은 발진기 주파수의 (N / M)배에 해당하는 주파수를 갖는 클럭을 만들어 낼 수 있다.

상기 제 2 분주기(40)의 출력인 N/M 분주된 클럭 B는 상기 블럭 B의 입력으로 쓰인다.

상기에서 분주기(30,40)라 함은 어느 주파수를 그것과 정수비를 이루는 저주파수로 체감하는 것을 분주라고 하고, 상기 분주를 행할 장치를 분주기라고 한다. 주파수 안정도가 높은 주발진기의 출력을 정수분의 1로 분주한 후에 고조파 발생기에 가해서 소요의 반송파를 얻는 반송 전류 공급장치가 그 예이며, 이를 위한 분주 기로서는 귀환 분주기나 디지털 분주기가 사용된다.

상술한 비동기 클럭 발생 회로(10~40)를 사용함으로써 각 블럭들을 비동기 연결하여 검증에 이용한다.

상기에서 비동기 연결이라 함은 서로 다른 클럭(주파수, 위상이 다름)을 쓰는 2개 이상의 논리 회로들간의 연결을 의미하고, 다른 논리회로에서 넘어오는 신호를 반대쪽에서 그대로 사용하면 안되고 비동기 처리가 필요하다.

상기 비동기 처리 중에 한가지는 핸드 쉐이크(hand shake)신호를 두는 것인데, 이는 상대편에서 전송되어 오는 신호를 잘 수신하였다는 것을 알려주기 위해 상대편에 인지(acknowledge)신호를 전송해 주는 것이다. 그래서, 상대편에서는 이 신호를 검출한 다음에 이전부터 보내고 있던 신호의 상태를 변경하게 된다.

즉, 잘 수신하였는지 확인하고, 다음 정보를 보내는 식이다.

반면에, 동기 연결이라 함은 같은 클럭을 쓰는 2개 이상의 논리 회로들간의 연결을 의미하는데, 별다른 처리 없이 다른 논리 회로에서 전송되어 오는 신호를 그대로 반대쪽에서도 사용할 수 있도록 하는 것을 말한다.

상술한 도 2의 구성에 의한 비동기 클럭 신호 발생에 대한 타이밍도를 살펴보면, 도 3은 본 발명에 따른 비동기 클럭 발생 회로에 의해 발생한 클럭 신호의 타이밍도를 나타낸 도면이다.

상기 도 3에 단일 발진기의 출력인 클럭 A와 위상 동기 루프(PLL)회로에 의해 발생된 클럭 B의 위상관계를 나타내었다.

상기 두 클럭은 도 3의 전체를 1주기로 하여 반복되게 된다. 상기 도 3은 M>N 인 경우를 예로 나타내었다.

상기에서 M은 클럭 A의 개수가 M개라는 말이고, N은 클럭 B의 개수가 N개라는 말이다. 이것은 검증자가 원하는 비동기 클럭 신호를 발생하기 위해 임의로 설정하여 제어 할 수 있다.

상기 1주기 내에서 첫번째 클럭은 상승 에지가 일치하고, 두번째 클럭부터 상승 에지의 위치가 벌어지기 시작하는데 갈수록 그 정도가 커진다.

상기 도 3에서 | M - N | = P 라고 가정하면, 상기 두번째 클럭은 클럭 B의 상승 에지가 클럭 A의 상승 에지보다 TP/N 시간 만큼 지연되고, 상기 세번째 클럭은 2TP/N 만큼 지연된다. 상기에서 T는 클럭 A의 주기를 말한다.

그러므로, 클럭 A의 ( M-1 ) 번째 클럭에서는 최대 (N-1)TP/N 만큼 지연된다.

상기에서 두가지 클럭의 상승 에지가 어긋나는 가지수는 모두 (N-1) 가지로서 짧은 시간동안 다양한 조합의 어긋나는 위상(차)을 갖는 클럭이 만들어진다.

또한, 상기 M, N 값을 크게하고 그 차인 P 값을 작게 하면 위상 어긋남(위상차)의 조합의 가지수를 동일한 주기 내에서 더욱 증가 시킬 수 있다.

상술한 도 3의 클럭 신호 발생을 임의의 M, N 값을 대입하여 살펴보면, 도 4는 본 발명에 따른 비동기 클럭 발생 회로에 의해 발생한 클럭 신호의 예(M = 100, N = 99)를 나타낸 도면이다.

상기 클럭 A의 주파수를 F1이라 하면 클럭 B의 주파수를 F2라 하면, 상기 F2 = ( 99 / 100 ) F1 이 된다. 상기에서는 도면 전체를 1주기로 본다.

그러므로, 상기 1주기 동안에 위상이 일치하는 경우(첫번째 클럭)를 포함하여 두 클럭 간에는 총 99 가지의 위상차를 가진 위상 관계가 만들어 진다.

종래에는 정상 동작 조건으로서 클럭 B의 주파수가 클럭 A의 주파수의 정수배여야 하는데, 검증자가 발진기를 제어하기가 어렵다.

그래서, 정확히 정수배인 발진기 B를 사용하더라도 랜덤하게 클럭 A의 상승에지가 클럭 B의 상승 에지와 우연히 일치할 수도 있어, 이러한 클럭으로 비동기 회로를 검증하려 하면 틀린 결과를 얻을 수 있다.

또한, 각 발진기가 가진 특성을 고려한다면 상기 정확히 정수배를 가진 발진기를 사용한다고 하더라도 각 발진기의 특성으로 인해 다른 결과를 가질 수 있어 이러한 발진기를 이용하여 비동기 회로를 검증하기 어렵고 또한 신뢰하기도 어렵다.

그러므로, 높은 신뢰성을 갖는 검증 결과를 얻으려면 다양한 위상관계를 갖는 두 클럭을 이용하여 검증을 해야 하는데 검증자가 이를 제어 할 수 없기 때문에, 많은 가지수의 위상관계를 얻으려면 여러 번의 시행을 통한 우연에 의지해야 하고 이 경우 검증 시간이 길어질 가능성이 크다.

그러나, 본 발명에 의해 생성된 클럭들을 비동기 회로의 검증에 이용하면, 비동기 클럭이 일정하게 위상차가 발생하므로, 검증 결과를 쉽게 캐치(catch) 할 수 있고, 짧은 시간에 신뢰성 높은 결과를 얻을 수 있다.

또한, 상기 소요되는 발진기의 가지수를 최소화 하였으므로, 비동기 회로를 검증하는 환경의 구축도 쉬워지고, 동일한 발진기에서 나온 클럭을 사용하여 이를 분주시켜 사용함으로써 발진기를 제어할 수 있다.

또한, 각 발진기마다 고유한 특성을 고려할 필요도 없어지게 되어, 이에 의해 결과가 달라지지 않는다. 왜냐하면, 어차피 분주시킬 입력도 동일한 발진기에서 나오는 클럭을 이용하기 때문이다.

또, 검증 여건이 변화되는 경우라 할지라도 그 발진기의 조건만을 바꿔주어서 검증 여건에 대처 할 수 있다.

본 발명에 따르면, 비동기 회로에서 회로가 정상적으로 동작하는지에 대한 검증이 필요한 모든 부분에 대해 본 발명을 써서 검증을 할 수 있다.

본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 비동기 회로 동작 검증을 위한 클럭 신호 발생 방법의 효과를 설명하자면 다음과 같다.

상술한 비동기 회로의 동작 검증시 본 발명에 의해 발생된 비동기 클럭 신호 방법을 이용하면,

첫째, 짧은 시간 동안에 여러 가지 조합의 테스트(test)가 가능하여 신뢰성 높은 결과를 단시간 내에 얻을 수 있다.

둘째, 필요한 발진기의 가지수가 감소하여 검증 환경 구축이 용이해진다.

Claims (6)

1. 발진기에서 발생된 클럭을 입력으로 하는 블럭 A와 상기 클럭을 입력으로 하여 분주비(N, M)를 조절함으로써 위상관계를 결정하여 발생시킨 클럭을 입력으로 하는 블럭 B를 비동기 연결하여 검증에 이용하는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 방법.
2. 제 1 항에 있어서, 상기 검증에 이용함에 있어서,

   동일한 발진기에서 나온 클럭을 분주시켜 각 블럭의 입력 클럭으로 사용함으로써, 위상관계를 검증자가 제어 할 수 있는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 방법.
3. 입력되는 신호들의 위상차에 비례하는 출력을 만드는 위상 검출기와 상기 위상 검출기를 통해 나온 출력신호의 전압에 비례하는 주파수의 클럭을 만드는 전압 제어 발진기를 거쳐,

   상기 전압 제어 발진기의 출력을 입력으로 하여 N 분주시킨 출력을 만들어 내는 제 1 분주기와;

   상기 전압 제어 발진기의 출력을 입력으로 하여 M 분주시킨 출력을 만들어 내는 제 2 분주기를 포함하여 이루어진 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 장치.
4. 제 3 항에 있어서, 상기 제 1 분주기는,

   N 분주된 출력을 상기 위상 검출기로 피드백시키는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 장치.
5. 제 3 항에 있어서,

   상기 N 분주된 출력을 다시 M 분주시킨 제 2 분주기의 출력을 최종 출력으로 함으로써 최종적으로 원하는 분주비(N/M)를 만드는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 장치.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 분주비 N, M은 원하는 비동기 클럭을 발생시키기 위해 검증자가 임의로 설정할 수 있는 것을 특징으로 하는 비동기 회로 동작 검증을 위한 클럭 신호 발생 장치.

Images