KR20060083449A - 마이크로컨트롤러를 지원하고 모니터하는 회로 장치 및방법 - Google Patents

마이크로컨트롤러를 지원하고 모니터하는 회로 장치 및방법 Download PDF

Info

Publication number
KR20060083449A
KR20060083449A KR1020067003886A KR20067003886A KR20060083449A KR 20060083449 A KR20060083449 A KR 20060083449A KR 1020067003886 A KR1020067003886 A KR 1020067003886A KR 20067003886 A KR20067003886 A KR 20067003886A KR 20060083449 A KR20060083449 A KR 20060083449A
Authority
KR
South Korea
Prior art keywords
interrupt
microcontroller
circuit
watchdog
maximum number
Prior art date
Application number
KR1020067003886A
Other languages
English (en)
Inventor
마르틴 바그네르
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060083449A publication Critical patent/KR20060083449A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

마이크로컨트롤러의 외부에 구성되어 마이크로컨트롤러를 지원하고 모니터하는 회로 장치는 마이크로컨트롤러가 워치독 주기 동안 리셋하지 않으면 에러 신호를 출력하는 회로로서 상기 마이크로컨트롤러를 모니터하는 워치독 회로와, 프로세싱에 대한 인터럽트 사건으로서 마이크로컨트롤러에 중요한 시스템 메시지를 공급하는 인터럽트 회로를 포함한다. 인터럽트 프로세싱과 워치독 동작이 정확하게 조합하기 위해, 워치독 회로는 인터럽트 회로와 접속하여 인터럽트 회로가 워치독 주기 동안 사전결정된 인터럽트 사건의 개수를 마이크로컨트롤러에 최대한 공급하는 방식으로 인터럽트 회로와 협력한다.

Description

마이크로컨트롤러를 지원하고 모니터하는 회로 장치 및 방법{CIRCUIT ARRANGEMENT AND METHOD FOR SUPPORTING AND MONITORING A MICROCONTROLLER}
본 발명은 마이크로컨트롤러를 지원하고 모니터하는 회로 장치 및 방법에 관한 것이다.
회로 장치는 마이크로컨트롤러의 외부에 구성되어 워치독(watchdog) 주기 동안 마이크로컨트롤러가 리셋(reset)하지 않으면 에러 신호를 출력함으로써 마이크로컨트롤러를 모니터하는 워치독 회로와, 프로세싱에 대한 인터럽트(interrupt) 사건으로서 마이크로컨트롤러에 중요한 시스템 메시지를 공급하는 인터럽트 회로를 포함한다.
오늘날, 현대 제어 장치 또는 마이크로컨트롤러, 특히 자동차 산업의 소프트웨어는 이른바 워치독 회로나 리셋 회로에 의한 규정으로 모니터된다. 에러 부재 동작시, 제어 장치 또는 마이크로컨트롤러는 주어진 시간창(a time window)인 워치독 주기 동안 워치독 회로를 규칙적으로 리셋한다. 이러한 일이 발생하지 않으면, 에러가 검출되어 워치독 회로는 해당하는 에러 신호를 출력한다. 예컨대 에러 신 호는 제어 장치 또는 마이크로컨트롤러의 재개를 트리거(trigger)할 수 있다.
따라서, 제어 장치의 소프트웨어는 워치독 주기 동안 주어진 최대 실행 시간을 초과해서는 안 된다. 이러한 점에 있어서, 예컨대 인터럽트를 수반하는 사건처럼 예측할 수 없는 사건의 프로세싱은 문제가 있다. 최대 실행 시간이 지켜지는 것을 보장하기 위해, 소프트웨어 설계자는 예를 들어 워치독 주기당 처리되는 인터럽트의 개수를 제한할 수 있다.
워치독 한 주기 동안 복수의 인터럽트가 발생하면, 최종 인터럽트는 다음 워치독 주기가 시작할 때까지 기다려야한다. 예측 불가능한 사건의 특성 때문에 인터럽트를 직접 프로세싱하는 것은 불가능하다. 그러므로, 예컨대 공급 전압의 임박한 손실과 같이 상당히 급박한 인터럽트 사건에 대한 위험이 증가하면 더 이상 제시간에 처리될 수 없으며, 이는 중요한 시스템 정보나 데이터가 손실되었음을 의미한다.
이론에서, 착신 메시지를 처리하는 마이크로컨트롤러에 대한 2개의 상이한 방법이 있다. 이른바 폴링(polling) 방법으로, 마이크로컨트롤러로 유도된 메시지는 버퍼에 저장되고, 프로세서는 프로세싱을 필요로 하는 메시지가 도착하였는지를 규칙적으로 체크한다. 이 방법은 프로세서가 상대적으로 드물게 버퍼를 체크하면, 메시지 도착과 처리 간에 긴 시간이 걸린다는 단점이 있다. 반면에, 프로세서가 상대적으로 빈번하게 체크하면, 메시지에 응답하는 시간은 단축되지만, 빈번한 체킹에 의해 프로세서의 연산 시간에 대한 요구 조건이 커져서 다른 태스크(task)에 대한 시간이 적어진다.
두 번째 방법에서, 발신 메시지는 수신되었던 메시지를 처리하기 위해 프로세서가 실행 중인 프로그램을 중단하는 인터럽트를 트리거한다. 이 방법은 메시지에 응답하는 시간이 상당히 단축된다는 장점 및 메시지가 실제로 존재하는 경우에 프로세서가 메시지 프로세싱에만 전념한다는 장점이 있다. 그러나, 메시지가 상대적으로 빈번하게 도착하면 실행 중인 프로그램이 자주 중단된다는 단점이 있다.
멀티프로세서 환경에서 메시지를 효율적으로 교환할 수 있기 위해, 1996년 5월 미국 펜실바니아 필라델피아에서 열린 23번째 Annual International Symposium on Computer Architecture에서 O. Maquelin, G.R Gao, H.H.J. Hum, K.B. Theobald 및 X. Tian의 "Polling Watchdog:Combining Polling and Interrupts for Efficient Message Handling", p.179~p.188는 폴링 방법에 따라 발신 메시지를 규칙적으로 판독하고 각 메시지의 도착과 동시에 워치독을 개시함으로써 상술한 단점을 해결하는 2가지 방법을 제안하되, 워치독은 수신되었던 메시지에 대한 응답 시간이 설정된 시간을 초과하지 않음을 보장한다. 메시지가 양호한 시간에 처리되면, 워치독은 중단된다. 다른 방법으로, 워치독은 인터럽트를 트리거하여 프로세서가 메시지를 즉시 처리하도록 하게 한다. 이러한 방법으로, 프로세서 작업 부하는 낮게 유지되면서 메시지에 대한 응답 신호가 주어진 시간을 초과하지 않음을 보장한다.
미국 특허 출원 제 6,505,298 B1 호는 워치독이란 수단에 의해 동작 시스템을 모니터할 수 있는 장치를 설명한다. 이 워치독은 인터럽트 루틴을 주기적으로 개시하여, 특정 레지스터에 액세스함으로써 동작 시스템이 여전히 적절히 동작하고 있는지를 확인할 수 있다. 만일 그렇지 않으면, 컴퓨터는 리셋된다. 본 특허 명 세서에서는 특정 인터럽트 제어를 제안하지 않는다.
본 발명의 목적은 개선된 상술한 유형의 제어 회로를 제공하여 인터럽트 프로세싱과 워치독 동작이 정확하게 조합될 수 있게 하는 것이다.
이 목적은 청구항 제 1 항 또는 제 2 항에서 설명한 특성을 갖는 제어 회로 및 청구항 제 9 항 또는 제 10 항에서 설명한 방법 단계를 갖는 방법에 의해 획득될 수 있다.
본 발명이 구성하는 상술한 유형의 제어 회로에 대한 제 1 측면에 따라서, 워치독 회로는 인터럽트 회로와 접속하여 인터럽트 회로가 워치독 주기 동안 마이크로컨트롤러에 사전 결정된 인터럽트 사건의 개수를 최대한 공급하는 방식으로 인터럽트 회로와 협력한다. 그러므로 워치독 주기당 인터럽트의 개수는 하드웨어 수단에 의해 제한된다.
제 2 측면에 따라서, 인터럽트 회로는 다양한 인터럽트 소스를 포함하며, 본 발명은 인터럽트 소스가 우선 등급에 할당된다는 점 및 워치독 주기당 사전 결정된 인터럽트 사건의 최대 개수가 적어도 하나의 우선 등급에 대해 설정된다는 점에서 종래 기술을 바탕으로 한다. 워치독 회로는 인터럽트 회로와 결합하고, 설정된 최대 등급을 갖는 우선 등급에 대해, 워치독 주기 동안 관련 인터럽트 소스에 대한 인터럽트 사건의 이 최대 개수를 마이크로컨트롤러에 최대한 공급하는 방식과, 설정된 최대 등급이 없는 우선 등급에 대해, 관련 인터럽트 소스에 대한 모든 인터럽트 사건을 마이크로컨트롤러에 공급하는 방식으로 인터럽트 회로와 협력한다. 그러므로 워치독 주기당 인터럽트의 개수는 우선 등급 중 적어도 하나에 대하여 하드웨어 수단에 의해 제한된다.
그러므로 인터럽트에 대해 한정적으로 주어진 몫은 고정된 최대 개수를 갖는 우선 등급을 이용할 수 있다. 각 등급에 최대 개수를 추가함으로써, 소프트웨어 설계자는 워치독 주기당 인터럽트의 전체 개수를 확실하게 추정할 수 있다. 그러므로 인터럽트 사건의 발생은 상당한 범위까지 계산할 수 있으므로, 인터럽트의 신속 및 정확한 프로세싱을 가능하게 한다. 인터럽트 소스를 상이한 우선 등급에 할당하는 것은, 상이한 인터럽트 그룹이 서로 분리될 수 있으므로 개별 인터럽트 소스가 전체 인터럽트 시스템을 방해하는 것을 방지한다는 또 다른 장점이 있다.
본 발명의 다른 실시예 및 장점 개발은 독립 청구항 제 3 항 내지 제 8항에 의해 구현된다.
청구항 제 3 항의 바람직한 개발에 따라서, 우선 등급은 설정된 최대 개수가 없는 최대 우선 등급을 포함한다. 특히 긴급한 인터럽트는 비록 모든 다른 등급의 인터럽트 양이 이미 소모되었더라도 이 등급에 할당되어 여전히 충분히 신속하게 처리된다.
청구항 제 4 항의 유익한 측정에 따라서, 각 인터럽트 소스는 사전 결정된 최대 개수가 설정된 최대 우선 등급 또는 하위 우선 등급인 제 2 우선 등급에 할당된다. 특히, 상대적으로 중요하지 않은 인터럽트 중 하나만이 워치독 주기에 대해 트리거될 수 있도록 제 2 등급의 최대 개수는 하나가 될 수 있다. 이는 마이크로컨트롤러가 최대 우선 등급의 중요한 인터럽트에 항상 신속하게 응답하는 것과 덜 중요한 인터럽트의 처리에 의해 방해받지 않음을 보장한다.
청구항 제 5 항의 유익한 다른 실시예에 따라서, 회로 장치는 버스 노드를 구성하기 위해 상기 모든 주변 장치의 소자를 포함하는 송수신기이다.
특히, 회로 장치는 청구항 제 6 항에 설명된 것처럼, 마이크로컨트롤러에 대한 전압 공급을 포함할 수 있다.
청구항 제 7 항에 설명된 유익한 다른 실시예에 따라서, 전압 공급의 부족은 최대 우선 등급에 인터럽트 소스를 구성한다. 비록 인터럽트의 최대 개수가 다른 인터럽트 소스에서 이미 도달하였더라도, 이 측정은 마이크로컨트롤러가 양호한 시간에 이러한 부족에 대해 응답할 수 있음을 보장한다.
청구항 제 8 항의 편리한 개발에 따라서, 공급 전압이 부족한 경우에 마이크로컨트롤러가 중요한 데이터를 저장하는 비활성 메모리를 제공한다. 마이크로컨트롤러의 공급이 캐패시터에 의해 버퍼링되므로, 해당하는 인터럽트 명령이 양호한 시간에 처리되면 이러한 데이터 저장을 수행할 수 있는 시간은 충분하다.
청구항 제 9 항 및 제 10 항은 본 발명의 제 1 측면 및 제 2 측면에 따른 마이크로컨트롤러를 지원하고 모니터하는 방법으로 유도된다.
도면에 도시된 실시예의 예를 참조하여 본 발명을 더 설명할 것이지만, 이들로 본 발명을 제한하지는 않는다.
단일 도면은 본 발명의 실시예의 예에 따른 베이스 칩이 지원하고 모니터하는 마이크로컨트롤러의 개략적인 블록도를 도시한다.
단일 도면은 마이크로컨트롤러(10)를 지원하고 모니터하는 베이스 칩(100)의 블록도이다. 베이스 칩(100)은 마이크로컨트롤러(10)에 대한 워치독, 리셋 논리 및 전압 공급과 같은 버스 노드를 구성하기 위해 주변 장치의 소자를 모두 포함하는 송수신기이다. 베이스 칩(100)은 인터럽트의 지원으로 데이터 선(12)을 거쳐 워치독으로 소프트웨어를 모니터하고, 시스템 내의 중요한 프로세스에 대해서 마이크로컨트롤러(10)에 알린다.
마이크로컨트롤러(10)는 모든 워치독 주기 이후에 접속선(14)을 거쳐 베이스 칩(100)의 워치독을 리셋한다. 리셋이 정시에 발생하지 않으면, 워치독 회로는 에러를 검출하고 해당하는 에러 신호를 출력한다.
인터럽트를 생성할 수 있는 하드웨어는 워치독과 결합한다. 본 발명에 따라서, 이 하드웨어의 상이한 워치독 소스는 우선 등급으로 세분되며, 각 우선 등급은 워치독 주기당 인터럽트에 대하여 주어진 몫을 이용할 수 있다. 가장 중요한 인터럽트 소스가 할당될 수 있는 최대 우선 등급 한 개만이 이용가능한 무한정 몫을 갖는다. 이러한 방법으로, 소프트웨어 설계자는 워치독 주기당 인터럽트의 전체 개수를 확실하게 추정할 수 있다.
중요한 시스템 메시지는 예컨대 배터리 전압 부족이 될 것이다. 그러므로 배터리 에러 인터럽트는 비록 모든 다른 우선 등급의 인터럽트 양이 이미 소모되었더라도 최대 우선 등급에 할당되어 충분히 신속하게 처리된다. 도시되지는 않았지만 마이크로컨트롤러(10)의 공급이 캐패시터에 의해 버퍼링되므로, 이러한 경우에 중요한 데이터는 비휘발성 메모리(16)에 여전히 신속하게 저장된다.
본 발명은 바람직한 실시예의 예를 특히 참조하여 예시되고 설명되었지만, 당업자는 본 발명의 사상 및 범위 내에서 변경이 가능함을 알 것이다. 따라서, 본 발명의 개시는 제한하려는 것이 아니라, 이하의 특허 청구 범위에 설명된 본 발명의 범위를 설명하려는 것이다.

Claims (10)

  1. 마이크로컨트롤러(10)의 외부에 구성되어 상기 마이크로컨트롤러를 지원하고 모니터하는 회로 장치(100)에 있어서,
    상기 마이크로컨트롤러(10)가 워치독(watchdog) 주기 동안 리셋(reset)(14)하지 않으면 에러 신호를 출력하는 회로로서, 상기 마이크로컨트롤러(10)를 모니터하는 워치독 회로와,
    프로세싱에 대한 인터럽트(interrupt) 사건으로서, 상기 마이크로컨트롤러(10)에 중요한 시스템 메시지를 공급(12)하는 인터럽트 회로를 구비하되,
    상기 워치독 회로는 상기 인터럽트 회로와 접속하여 상기 인터럽트 회로가 워치독 주기 동안 많게는 사전 결정된 개수의 인터럽트 사건을 상기 마이크로컨트롤러(10)에 공급하는 방식으로 상기 인터럽트 회로와 협력하는,
    회로 장치.
  2. 마이크로컨트롤러(10)의 외부에 구성되어 상기 마이크로컨트롤러를 지원하고 모니터하는 회로 장치(100)에 있어서,
    상기 마이크로컨트롤러(10)가 워치독 주기 동안 리셋(14)하지 않으면 에러 신호를 출력하는 회로로서, 상기 마이크로컨트롤러(10)를 모니터하는 워치독 회로와,
    프로세싱에 대한 인터럽트 사건으로서, 상기 마이크로컨트롤러(10)에 중요한 시스템 메시지를 공급(12)하는 다양한 인터럽트 소스를 갖는 인터럽트 회로를 구비하되,
    상기 인터럽트 소스는 우선 등급에 할당되고, 워치독 주기당 사전 결정된 인터럽트 사건의 최대 개수는 적어도 하나의 우선 등급에 설정되며,
    상기 워치독 회로는 상기 인터럽트 회로와 접속하며, 상기 인터럽트 회로가,
    설정된 최대 개수를 갖는 우선 등급에 대해, 워치독 주기 동안 상기 관련 인터럽트 소스에 대한 인터럽트 사건의 상기 최대 개수를 상기 마이크로컨트롤러(10)에 최대한 공급하는 방식과,
    설정된 최대 개수가 없는 우선 등급에 대해, 상기 관련 인터럽트 소스에 대한 상기 모든 인터럽트 사건을 상기 마이크로컨트롤러(10)에 공급하는 방식으로 상기 인터럽트 회로와 협력하는,
    회로 장치.
  3. 제 2 항에 있어서,
    상기 우선 등급은 설정된 최대 개수가 없는 1개의 최대 우선 등급을 포함하는,
    회로 장치.
  4. 제 3 항에 있어서,
    각 인터럽트 소스는 사전 결정된 최대 개수가 설정된 상기 최대 우선 등급 또는 하위 우선 등급인 제 2 우선 등급에 할당되는,
    회로 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 회로 장치(100)는 버스 노드를 구성하기 위해 상기 모든 주변 장치의 소자를 포함하는 송수신기인,
    회로 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 회로 장치(100)는 상기 마이크로컨트롤러에 대한 전압 공급을 포함하는,
    회로 장치.
  7. 제 3 항에 있어서,
    상기 공급 전압의 부족은 상기 최대 우선 등급에 인터럽트 소스를 구성하는,
    회로 장치.
  8. 제 7 항에 있어서,
    상기 공급 전압이 부족한 경우에 상기 마이크로컨트롤러(10)가 중요한 데이터를 저장하는 비휘발성 메모리(16)를 제공하는,
    회로 장치.
  9. 마이크로컨트롤러를 지원하고 모니터하는 방법에 있어서,
    상기 마이크로 컨트롤러는 워치독 회로에 의해 모니터되어, 워치독 주기 동안 상기 마이크로컨트롤러가 리셋하지 않으면 에러 신호를 출력하고,
    프로세싱에 대한 인터럽트 사건으로서 중요한 시스템 메시지를 상기 마이크로컨트롤러에 공급하되,
    상기 워치독 회로와 상기 인터럽트 회로는 상기 인터럽트 회로가 워치독 주기 동안 사전 결정된 인터럽트 사건의 개수를 상기 마이크로컨트롤러에 최대한 공급하는 방식으로 협력하는,
    마이크로컨트롤러 지원 및 모니터 방법.
  10. 마이크로컨트롤러를 지원하고 모니터하는 방법에 있어서,
    상기 마이크로 컨트롤러는 워치독 회로에 의해 모니터되어, 워치독 주기 동안 상기 마이크로컨트롤러가 리셋하지 않으면 에러 신호를 출력하고,
    프로세싱에 대한 인터럽트 사건으로서, 다양한 인터럽트 소스를 갖는 인터럽트 회로가 상기 마이크로컨트롤러에 중요한 시스템 메시지를 공급하되,
    상기 인터럽트 소스는 우선 등급에 할당되고, 워치독 주기당 사전 결정된 인터럽트 사건의 최대 개수가 적어도 하나의 우선 등급에 설정되며,
    상기 워치독 회로와 상기 인터럽트 회로는 상기 마이크로컨트롤러가,
    설정된 최대 개수를 갖는 우선 등급에 대하여, 상기 인터럽트 회로에 의하여 워치독 주기 동안 인터럽트 사건의 상기 최대 개수를 최대한 공급받는 방식과,
    설정된 최대 개수가 없는 우선 등급에 대하여, 상기 인터럽트 회로에 의하여 상기 관련 인터럽트 소스의 상기 모든 인터럽트 사건을 공급받는 방식으로 협력하는,
    마이크로컨트롤러 지원 및 모니터 방법.
KR1020067003886A 2003-08-27 2004-08-17 마이크로컨트롤러를 지원하고 모니터하는 회로 장치 및방법 KR20060083449A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03102658 2003-08-27
EP03102658.6 2003-08-27

Publications (1)

Publication Number Publication Date
KR20060083449A true KR20060083449A (ko) 2006-07-20

Family

ID=34259193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003886A KR20060083449A (ko) 2003-08-27 2004-08-17 마이크로컨트롤러를 지원하고 모니터하는 회로 장치 및방법

Country Status (6)

Country Link
US (2) US7529983B2 (ko)
EP (1) EP1661001A2 (ko)
JP (1) JP2007503642A (ko)
KR (1) KR20060083449A (ko)
CN (1) CN100470498C (ko)
WO (1) WO2005022387A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1661001A2 (en) * 2003-08-27 2006-05-31 Philips Intellectual Property & Standards GmbH Circuit arrangement and method for supporting and monitoring a microcontroller
JP4675293B2 (ja) * 2006-07-19 2011-04-20 パナソニック株式会社 割り込み制御回路
US8448029B2 (en) * 2009-03-11 2013-05-21 Lsi Corporation Multiprocessor system having multiple watchdog timers and method of operation
JP2010271993A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp 割込み処理装置及び方法
US20100332902A1 (en) * 2009-06-30 2010-12-30 Rajesh Banginwar Power efficient watchdog service
KR102649324B1 (ko) 2016-05-19 2024-03-20 삼성전자주식회사 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
US10296434B2 (en) * 2017-01-17 2019-05-21 Quanta Computer Inc. Bus hang detection and find out
US11321163B2 (en) * 2020-03-26 2022-05-03 Wipro Limited Device and method for monitoring functional safety in integrated circuits (ICS)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263235A (ja) * 1984-06-12 1985-12-26 Omron Tateisi Electronics Co マイクロコンピユ−タシステム
JP2867717B2 (ja) * 1991-02-01 1999-03-10 日本電気株式会社 マイクロコンピュータ
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
JP2520544B2 (ja) * 1991-09-26 1996-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション タスクのオ―バ―ラン状態を監視する方法及びタスク実行サイクルのオ―バ―ランを検出する装置
JP2658697B2 (ja) * 1991-12-11 1997-09-30 富士通株式会社 ウォッチ・ドック・タイマ回路
JPH07200525A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp マイクロコンピュータ、マイクロコンピュータ応用機器及びｉｃカード
KR0177093B1 (ko) * 1995-05-31 1999-05-15 윤종용 Cpu 리셋회로
US6012154A (en) * 1997-09-18 2000-01-04 Intel Corporation Method and apparatus for detecting and recovering from computer system malfunction
US6260162B1 (en) * 1998-10-31 2001-07-10 Advanced Micro Devices, Inc. Test mode programmable reset for a watchdog timer
US6505298B1 (en) * 1999-10-25 2003-01-07 International Business Machines Corporation System using an OS inaccessible interrupt handler to reset the OS when a device driver failed to set a register bit indicating OS hang condition
US7689875B2 (en) * 2002-04-25 2010-03-30 Microsoft Corporation Watchdog timer using a high precision event timer
DE10223773B4 (de) * 2002-05-28 2004-04-01 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Überwachung eines Mikrocontrollers
DE10235564A1 (de) * 2002-08-03 2004-02-12 Robert Bosch Gmbh Verfahren zum Überwachen eines Mikroprozessors und Schaltungsanordnung mit einem Mikroprozessor
US7200781B2 (en) * 2003-05-14 2007-04-03 Hewlett-Packard Development Company, L.P. Detecting and diagnosing a malfunctioning host coupled to a communications bus
EP1661001A2 (en) * 2003-08-27 2006-05-31 Philips Intellectual Property & Standards GmbH Circuit arrangement and method for supporting and monitoring a microcontroller

Also Published As

Publication number Publication date
US20090187792A1 (en) 2009-07-23
CN100470498C (zh) 2009-03-18
WO2005022387A3 (en) 2005-05-12
US20070006030A1 (en) 2007-01-04
CN1842774A (zh) 2006-10-04
US7752507B2 (en) 2010-07-06
US7529983B2 (en) 2009-05-05
WO2005022387A2 (en) 2005-03-10
EP1661001A2 (en) 2006-05-31
JP2007503642A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
US8190864B1 (en) APIC implementation for a highly-threaded x86 processor
US7007180B2 (en) System and method for switching a computer system to a first or second power saving mode based on whether or not there exists a timer-expiration-waiting event in an event queue
US7752507B2 (en) Circuit arrangement and method for supporting and monitoring a microcontroller
US7953906B2 (en) Multiple interrupt handling method, devices and software
US20090150892A1 (en) Interrupt controller for invoking service routines with associated priorities
US7627705B2 (en) Method and apparatus for handling interrupts in embedded systems
US20120029659A1 (en) Safety controller and safety control method
WO2009150815A1 (ja) マルチプロセッサシステム
US20050120358A1 (en) Event notifying method, device and processor system
US10545890B2 (en) Information processing device, information processing method, and program
JP2009059005A (ja) デバッグシステム、デバッグ装置および方法
JP6049961B1 (ja) Ｃｐｕ監視装置
US20050160425A1 (en) Limitation of the response time of a software process
JP2001005676A (ja) 割り込み処理装置
JP6148129B2 (ja) 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム
JP2009175960A (ja) 仮想マルチプロセッサシステム
JP4487756B2 (ja) コンピュータシステム及びシステム監視プログラム
KR20070080493A (ko) 하드웨어 폴링 처리기를 포함한 데이터 처리 시스템
JP2010140239A (ja) 割り込みレイテンシーを短縮する装置及び方法
US20130318310A1 (en) Processor processing method and processor system
US20060195849A1 (en) Method for synchronizing events, particularly for processors of fault-tolerant systems
JP4567586B2 (ja) 処理装置
US20030177280A1 (en) Imbedded interrupt handler
US6477636B1 (en) Application-specific integrated circuit for processing defined sequences of assembler instructions
JP7379875B2 (ja) 制御装置およびその保守支援装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid