KR20060078754A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20060078754A
KR20060078754A KR1020040118071A KR20040118071A KR20060078754A KR 20060078754 A KR20060078754 A KR 20060078754A KR 1020040118071 A KR1020040118071 A KR 1020040118071A KR 20040118071 A KR20040118071 A KR 20040118071A KR 20060078754 A KR20060078754 A KR 20060078754A
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
crystal display
crystal layer
shift registers
Prior art date
Application number
KR1020040118071A
Other languages
English (en)
Other versions
KR101108321B1 (ko
Inventor
한상철
손충용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118071A priority Critical patent/KR101108321B1/ko
Publication of KR20060078754A publication Critical patent/KR20060078754A/ko
Application granted granted Critical
Publication of KR101108321B1 publication Critical patent/KR101108321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties

Abstract

게이트 출력 파형의 왜곡으로 인해 화질불량을 방지하고 화질을 향상시킨 액정표시장치가 개시된다.
본 발명의 액정표시장치는 다수의 게이트라인들과 데이터라인들이 매트릭스 형태로 배열된 제 1 기판과, 상기 제 1 기판과 대향 배치된 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 게재된 액정층과, 상기 게이트라인들에 출력신호를 공급하기 위한 다수의 쉬프트 레지스터 및 상기 다수의 쉬프트 레지스터 상에 형성된 다수의 컬럼 스페이서를 포함한다.
쉬프트 레지스터, 컬럼 스페이서, 유전율

Description

액정표시장치{Liquid Crystal Display device}
도 1은 종래의 액정표시장치를 나타낸 상세 블록도.
도 2a 및 도 2b는 도 1의 A~A'을 절단한 단면도.
도 3a는 도 2a의 쉬프트 레지스터의 게이트 출력을 나타낸 파형도.
도 3b는 도 2b의 쉬프트 레지스터의 게이트 출력을 나타낸 파형도.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 일부를 절단한 단면도.
도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 일부를 절단한 단면도.
<도면의 주요부분에 대한 설명>
125, 225:쉬프트 레지스터 126, 226:버퍼 트랜지스터
131, 231:픽셀전극 132, 232:제 2 기판
134, 234:블랙매트릭스층 135, 235:액정층
136, 236:컬러필터층 140, 240:컬럼 스페이서
142, 242:제 1 기판
본 발명은 액정표시장치에 관한 것으로, 특히 저온에서 화질 불량을 제거하여 화질을 향상시키는 액정표시장치에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 형성한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 종래의 액정표시장치를 나타낸 상세 블록도이다.
도 1에 도시된 바와 같이, 종래의 액정표시장치는 픽셀들이 매트릭스형으로 배열된 액정패널(22)과, 상기 액정패널(22)의 게이트라인들을 구동하기 위한 게이트 드라이버(24)와, 상기 액정패널(22)의 데이터라인들을 구동하기 위한 데이터 드라이버(26)와, 상기 게이트 드라이버(24)와 상기 데이터 드라이버(26)를 제어하기 위한 타이밍 컨트롤러(20)를 구비한다. 상기 액정표시장치는 상기 게이트 드라이버(24)가 액정패널(22)안에 구비되어 있는 내장형 액정표시장치를 의미한다.
상기 액정패널(22)에는 상기 게이트라인들과 상기 데이터라인들의 교차로 정의되는 화소영역(P)마다 형성된 박막트랜지스터(TFT)가 구비된다. 상기 액정패널(22)의 외곽부에는 셀 갭을 일정하게 유지시킴과 동시에 상기 액정패널(22)의 상부 및 하부기판을 합착시키는 씰 패턴(37)이 형성되어 있다.
상기 게이트 드라이버(24)는 스캔신호를 각 게이트라인마다 순차적으로 공급하기 위한 다수의 쉬프트 레지스터(25)를 구비한다. 상기 다수의 쉬프트 레지스터(25)들은 상기 타이밍 컨트롤러(20)의 스타트 펄스(SP)신호와 소정의 클럭신호들에 의해 제어된다.
상기 데이터 드라이버(26)는 상기 타이밍 컨트롤러(20)부터의 데이터 제어 신호에 응답하여 수평 기간(H1,H2..)마다 1라인분씩의 화소 신호를 상기 데이터라인들(DL1 내지 DLm)에 공급한다.
상기 타이밍 컨트롤러(20)는 상기 게이트 드라이버(24)를 제어하는 제어신호인 스타트 펄스(SP)와 소정의 클럭신호들을 생성하고, 상기 데이터 드라이버(26)를 제어하는 제어신호들등을 생성한다.
도 2a 및 도 2b는 도 1의 A~A'을 절단한 단면도이다.
도 2a에 도시된 바와 같이, 제 1 기판(42) 상에 상기 쉬프트 레지스터(25)와, 상기 픽셀전극(31)이 형성되어 있다. 상기 쉬프트 레지스트(25)는 다수의 트랜지스터(TR)들로 구성될 수 있다. 특히, 상기 다수의 트랜지스터(TR)들 중에 출력단에 위치한 트랜지스터 중에 가장 큰 용량을 차지하는 트랜지스터를 버퍼 트랜지스터(26)라 한다. 상기 제 1 기판(42)과 소정의 간격으로 이격된 제 2 기판(32) 상에는 블랙매트릭스층(34)과 컬러필터층(36)이 형성되어 있다. 상기 제 1 기판(42)과 상기 제 2 기판(32) 사이에는 액정층(35)으로 채워져 있다.
상기 하부기판(42)과 상기 상부기판(32) 사이에는 상기 하부기판(42)과 상기 상부기판(32) 사이간격인 셀갭을 유지하고, 액정층(35)의 액정이 흘러나오지 않게 하기 위한 씰패턴(37)이 형성된다.
상기 제 1 기판(42)과 상기 제 2 기판(32) 및 상기 액정층(35)은 유전율을 갖고 있다. 이중에서 특히, 상기 액정층(35)의 유전율이 가장크다. 이러한 유전율에 의해 상기 제 1 기판(42)과 상기 제 2 기판(32) 사이에 캐패시턴스(C1)가 형성된다. 상기 캐패시턴스(C1)는 상온에서 상기 액정표시장치의 쉬프트 레지스터(25)로부터 출력된 스캔신호에 크게 영향을 미치지 않는다. 즉, 상온에서 상기 액정표시장치의 쉬프트 레지스터(25)에서 출력된 스캔신호는 도 3a에 도시된 바와 같이 어떠한 지연현상없이 출력된다.
도 2b에 도시된 도면은 도 2a에 도시된 제 1 기판(42)과 제 2 기판(32) 및 상기 제 1 및 제 2 기판(42, 32) 사이의 액정층(35)으로 구성된 도면과 동일하다.
도 2b에 도시된 바와 같이, 상기 액정표시장치가 저온에서 구동되면, 상기 액정층(35)의 유전율은 더욱더 증가하게 된다. 상기 액정층(35)의 유전율은 주변온도와 반비례 관계를 갖고 있다. 즉, 주변온도가 상승하면 상기 액정층(35)의 유전율은 감소하고, 주변온도가 감소하면, 상기 액정층(35)의 유전율은 증가한다. 상기 액정층(35)의 유전율의 상승으로 인해 상기 액정층(35)의 캐패시턴스가 증가한다.
따라서, 도 3b에 도시된 바와 같이, 저온에서 상기 쉬프트 레지스터(25)로부터 출력된 출력신호에는 신호 지연현상이 발생한다.
즉, 상기 액정층(35)의 캐패시턴스가 증가함에 따라, 상기 액정표시장치의 게이트라인으로 게이트 신호가 공급될때, 지연현상이 나타난다. 상기 게이트 출력 지연현상으로 인해 화질불량을 유발한다.
본 발명은 화질불량을 제거하여 화질을 향상시키는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치의 제 1 실시예는 다수의 게이트라인들과 데이터라인들이 매트릭스 형태로 배열된 제 1 기판과, 상기 제 1 기판과 대향 배치된 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 게재된 액정층과, 상기 게이트라인들에 출력신호를 공급하기 위한 다수의 쉬프트 레지스터 및 상기 다수의 쉬프트 레지스터 상에 형성된 다수의 컬럼 스페이서를 포함한다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치의 제 2 실시예는 다수의 게이트라인들과 데이터라인들이 매트릭스 형태로 배열된 제 1 기판과, 상기 제 1 기판과 대향 배치된 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 게재된 액정층과, 상기 게이트라인들에 출력신호를 공급하기 위한 버퍼 트랜지스터를 구비한 다수의 쉬프트 레지스터 및 상기 각 쉬프트 레지스터에 구비된 버퍼 트랜지스터 상에 형성된 다수의 컬럼 스페이서를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 일부를 절단한 단면도이다.
도 4에 도시된 바와 같이, 제 1 기판(142) 상에 상기 쉬프트 레지스터(125)와, 픽셀전극(131)이 형성된다. 도시되지 않았지만, 상기 제 1 기판(142)에는 다수의 게이트라인들과 데이터라인들이 구비된다. 상기 제 1 기판(142)과 소정의 간격을 갖고 이격된 제 2 기판(132)이 구비된다. 상기 게이트라인들에 출력신호, 즉 스 캔신호를 공급하기 위한 다수의 쉬프트 레지스트(125)가 구비된다. 상기 쉬프트 레지스터(125)는 다수의 트랜지스터들로 구성될 수 있다. 상기 다수의 트랜지스터들중에 상기 쉬프트 레지스터(125)의 출력단에 위치하여 용량이 가장 큰 트랜지스터를 버퍼 트랜지스터(126)라 한다.
상기 제 2 기판(132) 상에는 블랙매트릭스층(134)과 컬러필터층(136)이 형성되어 있다. 상기 제 1 기판(142)과 상기 제 2 기판(132) 사이에는 액정층(135)으로 채워져 있다.
상기 제 1 기판(142)과 상기 제 2 기판(132) 사이에는 상기 제 1 기판(142)과 상기 제 2 기판(132) 사이간격인 셀갭을 유지하고 상기 액정층(135)의 액정이 흘러나오지 않도록 하기 위한 씰패턴(137)이 형성된다.
상기 블랙매트릭스층(134)에 대응되는 위치에 상기 제 1 기판(142)과 상기 제 2 기판(132) 사이간격인 셀갭을 유지하기 위한 컬럼 스페이서(140)가 형성된다.
이러한 경우, 상기 컬럼 스페이서(140)는 상기 쉬프트 레지스터(125)에 구비된 상기 버퍼 트랜지스터(126) 상에 대응하여 형성된다.
상기 액정층(135)의 유전율은 온도에 따라 변한다. 즉, 온도가 감소하면 상기 액정층(135)의 유전율은 증가하여 상기 유전율에 따른 상기 액정층(135)의 캐패시턴스 또한 증가한다. 이로 인해 게이트 출력 지연 현상이 나타나서 화질불량을 유발한다. 특히, 상기 증가된 캐패시턴스는 상기 버퍼 트랜지스터(126)의 용량에 크게 영향을 미친다.
저온에서 상기 액정표시장치가 구동되면, 상기 쉬프트 레지스터(125) 상에 존재하는 상기 액정층(135)의 유전율이 증가하게 되어 상기 액정층(135)의 캐패시턴스도 증가된다.
이와 같이, 상기 액정층(135)의 캐패시턴스가 증가되면, 상기 버퍼 트랜지스터(125)로부터 출력된 출력신호에 영향을 주게되어 신호 지연된 출력 신호가 출력되어 화질 불량을 발생시킨다.
이러한 문제점을 해결하기 위해 상기 버퍼 트랜지스터(126) 상에 온도와 상관없는 유전율을 갖는 상기 컬럼 스페이서(137)를 형성한다.
상기 컬럼 스페이서(137)는 온도가 증가하거나 감소하는데에 상관없이 일정한 유전율을 갖고 있다. 이로인해 온도변화에 따른 캐패시턴스의 변화는 없게된다.
상기 컬럼 스페이서(137)는 상기 제 2기판(132)의 블랙매트릭스층(134) 상에 형성하고 상기 쉬프트 레지스터(125)의 버퍼 트랜지스터(126) 상에 대응되도록 한다.
본 발명의 액정표시장치가 저온에서 구동되면, 상기 컬럼 스페이서(137)는 온도에 상관없이 일정한 유전율을 가지므로, 상기 유전율에 대응하는 일정한 캐패시턴스가 발생된다. 상기 버퍼 트랜지스터(126)는 상기 액정층(135)에 영향을 받지 않으므로, 상기 컬럼 스페이서(137)의 일정한 유전율에 따른 일정한 캐패시턴스를 갖는다. 이와 같이, 온도에 관계없이 일정한 캐패시턴스가 구현됨에 따라, 상기 쉬프트 레지스터(125)로부터 신호 지연 없는 출력 신호가 출력됨으로써, 화질불량을 방지하여 화질을 향상시킬 수 있다.
위에서 언급한 바와 같이, 본 발명의 액정표시장치는 온도에 상관없이 일정 한 유전율을 갖는 컬럼 스페이서를 쉬프트 레지스트의 버퍼 트랜지스터 상에 형성한다. 상기 버퍼 트랜지스터는 상기 컬럼 스페이서로 인해 액정층과 대응하지 않으므로, 온도에 따라 변하는 액정층의 유전율에 영향을 받지 않게 된다. 이로인해, 상기 버퍼 트랜지스터를 포함하는 쉬프트 레지스트에서 출력된 스캔신호는 지연현상 없이 상기 액정표시장치의 액정패널로 위치하는 복수의 게이트라인으로 공급된다. 상기 스캔신호가 지연됨에 따른 화질불량현상을 방지하여 화질을 향상시킬 수 있다.
도 5은 본 발명의 제 2 실시예에 따른 액정표시장치의 일부를 절단한 단면도이다.
도 5에 도시된 바와 같이, 제 1 기판(242) 상에 쉬프터 레지스터(225)와, 픽셀전극(231)이 형성되어 있다. 도시되지 않았지만, 상기 제 1 기판(242)에는 다수의 게이트라인들과 데이터라인들이 구비된다. 상기 게이트라인들에 출력신호, 즉, 스캔신호를 공급하기 위한 다수의 쉬프트 레지스터들(225)이 구비된다. 상기 쉬프트 레지스터(225)는 다수의 트랜지스터들로 구성될 수 있다. 다수의 트랜지스터들 중에 상기 쉬프트 레지스터(225)의 출력단에 위치한 트랜지스터들중에 용량이 가장 큰 트랜지스터를 버퍼 트랜지스터(226)라 한다.
상기 제 1 기판(242)과 소정의 간격을 갖고 이격된 제 2 기판(232)이 있다. 상기 제 2 기판(232) 상에는 블랙매트릭스층(234)과 컬러필터층(236)이 형성되어 있다. 상기 제 1 기판(242)과 상기 제 2 기판(232) 사이에는 액정층(235)으로 채워져 있다.
상기 제 1 기판(242)과 상기 제 2 기판(232) 사이에는 상기 제 1 기판(242)과 상기 제 2 기판(232) 사이간격인 셀갭을 유지하고 상기 액정층(235)의 액정이 흐르지 않도록 하기 위한 씰패턴(237)이 형성된다.
상기 블랙매트릭스층(234)에 대응되는 위치에 상기 하부기판(242)와 상기 상부기판(232) 사이간격인 셀갭을 유지하기 위한 컬럼 스페이서(240)가 형성된다.
상기 컬럼 스페이서(240)는 상기 쉬프트 레지스터(225) 상에 전면에 걸쳐 대응되도록 형성된다. 특히, 상기 컬럼 스페이서(240)는 상기 씰패턴(237)과 소정의 간격을 갖고 상기 쉬프트 레지스터(225)의 전면에 대응하여 형성된다.
상기 쉬프트 레지스터(125)와 대응하여 형성된 상기 컬럼 스페이서(237)는 온도가 증가하거나 감소하는데에 상관없이 일정한 유전율을 갖고 있다. 이로인해 상기 유전율에 따른 캐패시턴스의 변화는 없다.
이로인해, 상기 쉬프트 레지스터(225)는 상기 액정층(235)과 대응되지 않게 된다. 따라서, 온도변화에 상관없이 상기 쉬프트 레지스터(225)는 상기 액정층(235)의 유전율에 영향을 받지 않는다.
따라서, 상기 쉬프트 레지스터(225)에서 출력된 스캔신호는 온도변화에 상관없이 상기 액정층(235)의 유전율에 영향을 받지 않으므로, 어떠한 지연현상도 발생하지 않게 된다. 상기 지연현상으로 인해 발생하는 화질불량현상을 방지하여 화질을 향상시킬 수 있다.
위에서 언급한 바와 같이, 본 발명의 액정표시장치는 온도에 상관없이 일정한 유전율을 갖는 컬럼 스페이서를 쉬프트 레지스트 상에 전면에 걸쳐 형성한다. 상기 쉬프트 레지스터는 상기 컬럼 스페이서로 인해 액정층과 대응하지 않으므로, 온도에 따라 변하는 액정층의 유전율에 영향을 받지 않게 된다. 이로인해, 상기 쉬프트 레지스트에서 출력된 스캔신호는 지연현상 없이 상기 액정표시장치의 액정패널로 위치하는 복수의 게이트라인으로 공급된다. 상기 스캔신호가 지연됨에 따른 화질불량현상을 방지하여 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 액정표시장치는 온도에 상관없이 일정한 유전율을 갖는 컬럼 스페이서를 쉬프트 레지스트 전면 또는 상기 쉬프트 레지스트의 버퍼 트랜지스터 상에 형성한다. 상기 컬럼 스페이서로 인해 상기 쉬프트 레지스트는 액정층과 대응하지 않으므로, 온도에 따라 변하는 액정층의 유전율에 영향을 받지 않게되어 상기 쉬프트 레지스트로부터 출력되는 스캔신호는 지연현상없이 출력된다. 이로인해, 상기 액정표시장치는 상기 지연현상에 따른 화질불량현상을 방지하여 화질을 향상 시킬 수 있다.

Claims (5)

  1. 다수의 게이트라인들과 데이터라인들이 매트릭스 형태로 배열된 제 1 기판;
    상기 제 1 기판과 대향 배치된 제 2 기판;
    상기 제 1 및 제 2 기판 사이에 게재된 액정층;
    상기 게이트라인들에 출력신호를 공급하기 위한 다수의 쉬프트 레지스터; 및
    상기 다수의 쉬프트 레지스터 상에 형성된 다수의 컬럼 스페이서를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 컬럼 스페이서는 상기 다수의 쉬프트 레지스터의 전면에 대응되도록 형성하는 것을 특징으로 하는 액정표시장치.
  3. 다수의 게이트라인들과 데이터라인들이 매트릭스 형태로 배열된 제 1 기판;
    상기 제 1 기판과 대향 배치된 제 2 기판;
    상기 제 1 및 제 2 기판 사이에 게재된 액정층;
    상기 게이트라인들에 출력신호를 공급하기 위한 버퍼 트랜지스터를 구비한 다수의 쉬프트 레지스터; 및
    상기 각 쉬프트 레지스터에 구비된 버퍼 트랜지스터 상에 형성된 다수의 컬럼 스페이서를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서,
    상기 컬럼 스페이서는 상기 버퍼 트랜지스터 상에 대응되도록 형성하는 것을 특징으로 하는 액정표시장치.
  5. 제 1항 또는 제 3항에 있어서,
    상기 컬럼 스페이서는 온도에 관계없이 일정한 유전율을 갖는 재질로 형성되는 것을 특징으로 하는 액정표시장치.
KR1020040118071A 2004-12-31 2004-12-31 액정표시장치 KR101108321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118071A KR101108321B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118071A KR101108321B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060078754A true KR20060078754A (ko) 2006-07-05
KR101108321B1 KR101108321B1 (ko) 2012-01-25

Family

ID=37170600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118071A KR101108321B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR101108321B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109934B1 (ko) * 2008-11-25 2012-02-24 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698239B1 (ko) * 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100849098B1 (ko) * 2001-09-20 2008-07-30 엘지디스플레이 주식회사 액정표시장치
KR100954080B1 (ko) * 2003-01-08 2010-04-23 삼성전자주식회사 컬러필터기판, 이의 제조 방법 및 이를 갖는 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109934B1 (ko) * 2008-11-25 2012-02-24 엘지디스플레이 주식회사 액정표시장치
US8314917B2 (en) 2008-11-25 2012-11-20 Lg Display Co., Ltd. Liquid crystal display device having gate in panel driver and spacer configuration

Also Published As

Publication number Publication date
KR101108321B1 (ko) 2012-01-25

Similar Documents

Publication Publication Date Title
US8207923B2 (en) Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same
US8248336B2 (en) Liquid crystal display device and operating method thereof
US7812896B2 (en) Liquid crystal display and driving method thereof
KR101488197B1 (ko) 액정표시장치 및 그 구동방법
US20080068516A1 (en) Liquid crystal display device
JP2002072989A (ja) 表示装置およびその駆動方法並びに表示素子
JP2016539365A (ja) 液晶パネルの駆動回路、駆動方法及び液晶表示装置
JP2010079301A (ja) アレイ基板、液晶パネル、及び液晶ディスプレイ装置
JP2006018138A (ja) 平面表示パネルの駆動方法及び平面表示装置
CN101551561A (zh) 液晶显示设备
JP2005062396A (ja) 表示装置及びその駆動方法
KR100447231B1 (ko) 액정표시장치
JP2001281626A (ja) 液晶表示装置
US8054273B2 (en) Electro-optical device
KR101108321B1 (ko) 액정표시장치
KR20070073309A (ko) 액정 표시 장치
US8384703B2 (en) Liquid crystal display device
KR100973807B1 (ko) 액정 표시 장치 및 그 구동 방법
US20140333594A1 (en) Display driving circuit, display device and driving method thereof
KR20070070766A (ko) 액정표시장치
JP2006011423A (ja) 液晶表示パネルおよびその製造方法
JP5057440B2 (ja) 液晶表示装置
JPH06118910A (ja) 液晶表示装置の駆動方法
JP2005309284A (ja) 表示装置
KR102298850B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8