KR20070070766A

KR20070070766A - 액정표시장치

Info

Publication number: KR20070070766A
Application number: KR1020050133621A
Authority: KR
Inventors: 이상윤; 김도연
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2007-07-04

Abstract

본 발명은 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.

이 액정표시장치는 순차적으로 스캔신호가 공급되는 제1 및 제2 게이트라인과; 상기 제1 및 제2 게이트라인과 교차하며 데이터전압이 공급되는 데이터라인과; 상기 제1 및 제2 게이트라인 사이에 배치되며 액정셀의 공통전극과 접속된 제1 공통전극라인과; 상기 제1 게이트라인으로부터의 스캔신호에 응답하여 상기 제1 공통전극라인을 기저전압원에 접속시키는 제1 박막트랜지스터와; 상기 제1 게이트라인으로부터의 스캔신호에 응답하여 상기 액정셀의 화소전극을 상기 제1 공통전극라인에 접속시키는 제2 박막트랜지스터와; 상기 제2 게이트라인으로부터의 스캔신호에 응답하여 상기 데이터라인으로부터의 데이터전압을 상기 액정셀의 화소전극에 공급하는 제3 박막트랜지스터와; 상기 제2 게이트라인으로부터의 스캔신호에 응답하여 제2 공통전극라인을 경유하여 공급되는 공통전압을 상기 제1 공통전극라인에 공급하는 제4 박막트랜지스터를 구비한다.

Description

액정표시장치{Liquid Crystal Display}

도 1은 종래의 액정표시장치를 나타내는 도면.

도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.

도 3은 도 2에 도시된 게이트라인들에 공급되는 스캔신호를 나타내는 도면.

도 4는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 도면.

<도면의 주요 부호에 대한 설명>

1, 101, 데이터 구동회로

2, 202 : 게이트 구동회로

3, 103, 203 : 액정패널

G[1] 내지 G[n] : 게이트라인

D[1] 내지 D[m] : 데이터라인

H[1] 내지 H[n-1] : 수평라인

C, C1[1] 내지 C1[n-1], C2 : 공통전극라인

T, T1, T2, T3, T4 : 박막트랜지스터

Clc : 액정셀

Ep : 화소전극

Ec : 공통전극

본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, 액정표시장치는 사무자동화기기, 오디오/비디오 기기 등에 이용되고 있다. 이러한 액정표시장치는 매트릭스 형태로 배열되어진 다수의 제어용 스위칭소자들에 인가되는 신호에 따라 광빔의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor : TFT)가 이용되고 있다.

도 1을 참조하면, 종래의 액정표시장치는 다수의 데이터라인들(D[1] 내지 D[m])과 다수의 게이트라인들(G[1] 내지 G[n])이 교차되고 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(T)가 형성된 액정패널(3)과, 데이터라인들(D[1] 내지 D[m])에 데이터전압을 공급하는 데이터 구동회로(1)와, 게이트라인들(G[1] 내지 G[n])에 순차적으로 스캔신호를 공급하기 위한 게이트 구동회로(2)를 구비한다.

액정패널(3)에는 데이터라인들(D[1 내지 D[m])과 게이트라인들(G[1] 내지 G[n])은 상호 교차하도록 형성된다. 데이터라인들(D[1] 내지 D[m])과 게이트라인들(G[1] 내지 G[n])의 교차로 마련되는 영역에는 액정셀(Clc)들이 형성된다. 데이터라인들(D[1] 내지 D[m])과 게이트라인들(G[1] 내지 G[n])의 교차부에는 액정셀(Clc)들을 구동하기 위한 박막트랜지스터(T)들이 형성된다. 박막트랜지스터(T)는 게이트라인(G)으로부터의 스캔펄스에 응답하여 데이터라인(D)을 경유하여 공급되는 데이터전압을 액정셀(Clc)에 공급한다. 이를 위하여, 박막트랜지스터(T)의 게이트전극은 게이트라인(G)에 접속되고, 소스전극은 데이터라인(D)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극(Ep)에 접속된다. 액정셀(Clc)은 화소전극(Ep)으로 공급되는 데이터전압과 공통전극라인(C)을 통해 공급되는 공통전압(Vcom)과의 전압차로 구동된다.

데이터 구동회로(1)는 타이밍 콘트롤러로부터 공급되는 디지털의 비디오신호를 아날로그의 비디오신호(데이터전압)로 변환하여 데이터라인들(D[1] 내지 D[m])에 공급한다.

게이트 드라이버(2)는 스캔펄스를 게이트라인들(G[1 내지 G[n])에 순차적으로 공급하여 데이터전압이 공급될 수평라인을 선택한다.

한편, 액정표시장치는 매 프레임마다 다른 데이터전압을 액정셀(Clc)에 공급함으로써 액정패널(3)을 화상을 표시하게 되는데, 이러한 액정패널(3)의 구동이 계속되는 동안 액정셀(Clc) 내에 전하가 축적되어 잔상이 생기는 문제가 발생한다.

따라서, 본 발명의 목적은 액정셀에 축적되는 전하에 의한 잔상을 예방하여 화질을 향상시킬 수 있는 액정표시장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치는 순차적으로 스캔신호가 공급되는 제1 및 제2 게이트라인과; 상기 제1 및 제2 게이트라인과 교차하며 데이터전압이 공급되는 데이터라인과; 상기 제1 및 제2 게이트라인 사이에 배치되며 액정셀의 공통전극과 접속된 제1 공통전극라인과; 상기 제1 게이트라인으로부터의 스캔신호에 응답하여 상기 제1 공통전극라인을 기저전압원에 접속시키는 제1 박막트랜지스터와; 상기 제1 게이트라인으로부터의 스캔신호에 응답하여 상기 액정셀의 화소전극을 상기 제1 공통전극라인에 접속시키는 제2 박막트랜지스터와; 상기 제2 게이트라인으로부터의 스캔신호에 응답하여 상기 데이터라인으로부터의 데이터전압을 상기 액정셀의 화소전극에 공급하는 제3 박막트랜지스터와; 상기 제2 게이트라인으로부터의 스캔신호에 응답하여 제2 공통전극라인을 경유하여 공급되는 공통전압을 상기 제1 공통전극라인에 공급하는 제4 박막트랜지스터를 구비한다.

상기 제1 박막트랜지스터는 상기 제1 게이트라인에 게이트전극, 상기 제1 공통전극라인에 소스전극, 기저전압원에 드레인전극이 접속되고, 상기 제2 박막트랜지스터는 상기 제1 게이트라인에 게이트전극, 상기 액정셀의 화소전극에 소스전극, 기저전압원에 드레인전극이 접속되고, 상기 제3 박막트랜지스터는 상기 제2 게이트라인에 게이트전극, 상기 데이터라인에 소스전극, 상기 액정셀의 화소전극에 드레인전극이 접속되고, 상기 제4 박막트랜지스터는 상기 제2 게이트라인에 게이트전극, 상기 제2 공통전극라인에 소스전극, 상기 제1 공통전극라인에 드레인전극이 접속된다.

상기 액정표시장치는, 상기 제1 및 제2 게이트라인, 상기 데이터라인, 상기 액정셀, 상기 제1 및 제2 공통전극라인 및 상기 제1 내지 제4 박막트랜지스터가 형성된 액정패널과; 상기 제1 및 제2 게이트라인에 상기 스캔신호를 순차적으로 공급하는 게이트 구동회로와; 상기 데이터라인에 상기 데이터전압을 공급하는 데이터 구동회로를 더 구비한다.

본 발명의 제2 실시예에 따른 액정표시장치는 순차적으로 스캔신호가 공급되는 제1 및 제2 게이트라인과; 상기 제1 및 제2 게이트라인과 교차하며 데이터전압이 공급되는 데이터라인과; 상기 제1 게이트라인으로부터의 스캔신호에 응답하여 액정셀을 공통전압으로 방전시키는 제1 트랜지스터와; 상기 제2 게이트라인으로부터의 스캔신호에 응답하여 상기 액정셀을 상기 데이터라인으로부터의 데이터전압으로 충전시키는 제2 박막트랜지스터를 구비한다.

상기 제1 박막트랜지스터는 상기 제1 게이트라인에 게이트전극, 상기 액정셀의 화소전극에 소스전극, 공통전압이 공급되는 공통전극라인에 드레인전극이 접속되고, 상기 제2 박막트랜지스터는 상기 제2 게이트라인에 게이트전극, 상기 데이터라인에 소스전극, 상기 액정셀의 화소전극에 드레인전극이 접속된다.

상기 액정표시장치는, 상기 제1 및 제2 게이트라인, 상기 데이터라인, 상기 액정셀, 공통전극라인, 상기 제1 및 제2 박막트랜지스터가 형성된 액정패널과; 상기 제1 및 제2 게이트라인에 상기 스캔신호를 순차적으로 공급하는 게이트 구동회로와; 상기 데이터라인에 상기 데이터전압을 공급하는 데이터 구동회로를 더 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백히 드러나게 될 것이다.

이하, 도 2 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 다수의 수평라인들(H[1] 내지 H[n-1])과 다수의 데이터라인들(D[1] 내지 D[m])이 교차하는 액정패널(103)과, 수평라인들(H[1] 내지 H[n-1])에 스캔신호를 공급하기 위한 게이트 구동회로(102)와, 데이터라인들(D[1] 내지 D[m])에 데이터전압을 공급하기 위한 데이터 구동회로(101)를 구비한다.

액정패널(103)의 수평라인들(H[1] 내지 H[n-1])과 데이터라인들(D[1] 내지 D[m])은 상호 교차하도록 형성된다.

수평라인들(H[1] 내지 H[n-1]) 중 제k(단, k≤n-1) 수평라인(H[k])은 순차적으로 스캔신호가 공급되는 제k 및 제k+1 게이트라인(G[k], G[k+1])과, 제k 및 제k+1 게이트라인(G[k], G[k+1]) 사이에 배치되며 액정셀(Clc)들의 공통전극(Ec)들과 접속된 제1 공통전극라인(C1[k])과, 제k 게이트라인(G[k])으로부터의 스캔신호에 응답하여 제1 공통전극라인(C1[k])을 기저전압원(GND)에 접속시키는 제1 박막트랜지스터(T1[k])와, 제k 게이트라인(G[k])으로부터의 스캔신호에 응답하여 액정셀(Clc)들의 화소전극(Ep)들을 제1 공통전극라인(C1[k])에 각각 접속시키는 제2 박막트랜지스터(T2)들과, 제k+1 게이트라인(G[k+1])으로부터의 스캔신호에 응답하여 데이터라인들(D[1] 내지 D[m])을 경유하여 공급되는 데이터전압을 액정셀(Clc)들의 화소전극(Ep)들에 각각 공급하는 제3 박막트랜지스터(T3)들과, 제k+1 게이트라인(G[k+1])으로부터의 스캔신호에 응답하여 제2 공통전극라인(C2)을 경유하여 공급되는 공통전압(Vcom)을 제1 공통전극라인(C1[k])에 공급하는 제4 박막트랜지스터(T4[k])를 포함한다.

제k 수평라인(H[k])의 제k 및 제k+1 게이트라인(G[k], G[k+1])에는 순차적으로 스캔신호가 공급되며, 제k 및 제k+1 게이트라인(G[k], G[k+1]) 사이에는 제1 공통전극라인(C1[k])이 배치된다. 이 제1 공통전극라인(C1[k])은 제k 수평라인(Hk)에 포함된 액정셀(Clc)들의 공통전극(Ec)들과 공통적으로 접속된다.

제k 수평라인(H[k])의 제1 박막트랜지스터(T1[k])는 제k 게이트라인(G[k])으로부터의 스캔신호에 응답하여 제1 공통전극라인(C1[k])을 기저전압원(GND)에 접속시킨다. 이를 위하여 제1 박막트랜지스터(T1[k])의 게이트전극은 제k 게이트라인(G[k])에 접속되고, 소스전극은 제1 공통전극라인(C1[k])에 접속되며, 드레인 전극은 기저전압원(GND)에 접속된다.

제k 수평라인(H[k])의 제2 박막트랜지스터(T2)들은 제k 게이트라인(G[k])으로부터의 스캔신호에 응답하여 액정셀(Clc)들의 화소전극(Ep)들을 제1 공통전극라 인(C1[k])에 각각 접속시킨다. 이를 위하여, 제2 박막트랜지스터(T2)들의 게이트전극들은 제k 게이트라인(G[k])에 공통적으로 접속되고, 소스전극들은 액정셀(Clc)들의 화소전극들에 각각 접속되며, 드레인전극들은 제1 공통전극라인(C1[k])에 공통적으로 접속된다.

제k 수평라인(H[k])의 제3 박막트랜지스터(T3)들은 제k+1 게이트라인(G[k+1])으로부터의 스캔신호에 응답하여 데이터라인들(D[1] 내지 D[m])로부터의 데이터전압을 액정셀(Clc)들의 화소전극(Ep)들에 각각 공급한다. 이를 위하여, 제3 박막트랜지스터(T3)들의 게이트전극들은 제k+1 게이트라인(G[k+1])에 공통적으로 접속되고, 소스전극들은 데이터라인들(D[1] 내지 D[m])에 각각 접속되며, 드레인전극들은 액정셀(Clc)들의 화소전극(Ep)들에 각각 접속된다.

제k 수평라인(H[k])의 제4 박막트랜지스터(T4[k])는 제k+1 게이트라인(G[k+1])으로부터의 스캔신호에 응답하여 제2 공통전극라인(C2)을 경유하여 공급되는 공통전압(Vcom)을 제1 공통전극라인(C1[k])에 공급한다.

게이트 구동회로(101)는 수평라인들(H[1] 내지 H[n-1])에 포함된 게이트라인들(G[1] 내지 G[n])에 순차적으로 스캔펄스를 공급한다.

데이터 구동회로(102)는 타이밍 콘트롤러로부터 공급되는 디지털의 비디오신호를 아날로그의 비디오신호(데이터전압)로 변환하여 데이터라인들(D[1] 내지 D[m])에 공급한다.

이하, 제k 수평라인(H[k]) 및 제k 수평라인(H[k])과 제j 데이터라인(D[j])의 교차부(120)를 중심으로 하여 본 발명의 실시예에 따른 액정표시장치의 동작에 대 하여 설명하기로 한다.

우선, 도 3에서 보는 바와 같이 게이트하이전압(Vgh)의 스캔신호가 제k 게이트라인(G[k])에 공급되면 제1 및 제2 박막트랜지스터(T1[k], T2)가 턴-온(Turn-On)된다. 제1 박막트랜지스터(T1[k])의 턴-온으로 제1 공통전극라인(C1[k])이 기저전압원(GND)에 접속되며, 제2 박막트랜지스터(T2)의 턴-온으로 액정셀(Clc)의 화소전극(Ep)이 제1 공통전극라인(C1[k])과 접속된다. 이 때, 제k+1 게이트라인(G[k+1])에는 게이트로우전압(Vgl)이 공급되어 제3 및 제4 박막트랜지스터(T3, T4[k])는 턴-오프(Turn-Off) 상태를 유지한다. 결과적으로, 액정셀(Clc)의 화소전극(Ep)이 기저전압원(GND)에 접속되게 되어 액정셀(Clc)에 축전된 전하가 소거된다. 즉, 액정셀(Clc)이 리프레시(Refresh)된다.

이어서, 제k+1 게이트라인(G[k+1])에 게이트하이전압(Vgh)의 스캔신호가 공급되면 제3 및 제4 박막트랜지스터(T3, T4[k])가 턴-온된다. 제3 박막트랜지스터(T3)의 턴-온으로 데이터라인(D[j])을 경유한 데이터전압이 액정셀(Clc)의 화소전극(Ep)에 공급되며, 제4 박막트랜지스터(T4[k])의 턴-온으로 제2 공통전극라인(C2)으로부터의 공통전압(Vcom)이 제1 공통전극라인(C1[k])을 경유하여 액정셀(Clc)의 화소전극(Ec)에 공급된다. 이 때, 제k 게이트라인(G[k])에는 게이트로우전압(Vgl)이 공급되어 제1 및 제2 박막트랜지스터(T1[k], T2)를 턴-오프 시킨다.

한편, 본 발명의 실시예에 따른 액정표시장치는 제1 박막트랜지스터(T1[k])의 드레인전극을 기저전압원(GND)이 아닌 공통전압(Vcom)을 공급하는 공통전압원에 접속시킴으로써, 공통전압(Vcom)으로 액정셀(Clc)을 리프레시시키는 것도 가능하 다. 이러한 경우 본 발명의 실시예에 따른 액정표시장치는 도 4에서 보는 바와 같이 제1 및 제4 박막트랜지스터들(T1[1] 내지 T1[n-1], T4[1] 내지 T4[n-1])이 생략되고, 제1 공통전극라인들(C1[1] 내지 C1[n-1])과 제2 공통전극라인(C2)이 단락되어 하나의 공통전극라인(C)을 이루도록 구성되는 것도 가능하다.

상술한 바와 같이 본 발명의 실시예에 따른 액정표시장치는 액정셀에 데이터전압이 충전되기 전에 전단 게이트라인에 공급되는 스캔신호를 이용하여 액정셀에 축적된 전하를 미리 소거해줌으로써, 즉, 액정셀을 프레임마다 리프레시해줌으로써 액정셀 내 전하의 축적으로 인한 잔상을 예방하여 화질을 향상시킬 수 있다.

또한, 본 발명의 실시예에 따른 액정표시장치는 액정셀을 리프레시해줌으로써 직류전압에 의한 액정 분자의 분극을 막기 위해 기존의 액정표시장치에서 사용되는 인버전 구동을 하지않아도 되어 구동전압을 낮출 수 있다. 구동전압을 낮추면, 데이터라인 전압에 의한 간섭현상도 줄어드는 장점이 있다. 한편, 비반전 구동의 경우 인버전 구동에 비하여 소비전력의 절감, 구동회로의 간소화 등의 장점을 가진다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

순차적으로 스캔신호가 공급되는 제1 및 제2 게이트라인과;

상기 제1 및 제2 게이트라인과 교차하며 데이터전압이 공급되는 데이터라인과;

상기 제1 및 제2 게이트라인 사이에 배치되며 액정셀의 공통전극과 접속된 제1 공통전극라인과;

상기 제1 게이트라인으로부터의 스캔신호에 응답하여 상기 제1 공통전극라인을 기저전압원에 접속시키는 제1 박막트랜지스터와;

상기 제1 게이트라인으로부터의 스캔신호에 응답하여 상기 액정셀의 화소전극을 상기 제1 공통전극라인에 접속시키는 제2 박막트랜지스터와;

상기 제2 게이트라인으로부터의 스캔신호에 응답하여 상기 데이터라인으로부터의 데이터전압을 상기 액정셀의 화소전극에 공급하는 제3 박막트랜지스터와;

상기 제2 게이트라인으로부터의 스캔신호에 응답하여 제2 공통전극라인을 경유하여 공급되는 공통전압을 상기 제1 공통전극라인에 공급하는 제4 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 제1 박막트랜지스터는 상기 제1 게이트라인에 게이트전극, 상기 제1 공통전극라인에 소스전극, 기저전압원에 드레인전극이 접속되고,

상기 제2 박막트랜지스터는 상기 제1 게이트라인에 게이트전극, 상기 액정셀의 화소전극에 소스전극, 기저전압원에 드레인전극이 접속되고,

상기 제3 박막트랜지스터는 상기 제2 게이트라인에 게이트전극, 상기 데이터라인에 소스전극, 상기 액정셀의 화소전극에 드레인전극이 접속되고,

상기 제4 박막트랜지스터는 상기 제2 게이트라인에 게이트전극, 상기 제2 공통전극라인에 소스전극, 상기 제1 공통전극라인에 드레인전극이 접속되는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 액정표시장치는,

상기 제1 및 제2 게이트라인, 상기 데이터라인, 상기 액정셀, 상기 제1 및 제2 공통전극라인 및 상기 제1 내지 제4 박막트랜지스터가 형성된 액정패널과;

상기 제1 및 제2 게이트라인에 상기 스캔신호를 순차적으로 공급하는 게이트 구동회로와;

상기 데이터라인에 상기 데이터전압을 공급하는 데이터 구동회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
순차적으로 스캔신호가 공급되는 제1 및 제2 게이트라인과;

상기 제1 및 제2 게이트라인과 교차하며 데이터전압이 공급되는 데이터라인과;

상기 제1 게이트라인으로부터의 스캔신호에 응답하여 액정셀을 공통전압으로 방전시키는 제1 트랜지스터와;

상기 제2 게이트라인으로부터의 스캔신호에 응답하여 상기 액정셀을 상기 데이터라인으로부터의 데이터전압으로 충전시키는 제2 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,

상기 제1 박막트랜지스터는 상기 제1 게이트라인에 게이트전극, 상기 액정셀의 화소전극에 소스전극, 공통전압이 공급되는 공통전극라인에 드레인전극이 접속되고,

상기 제2 박막트랜지스터는 상기 제2 게이트라인에 게이트전극, 상기 데이터라인에 소스전극, 상기 액정셀의 화소전극에 드레인전극이 접속되는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 액정표시장치는,

상기 제1 및 제2 게이트라인, 상기 데이터라인, 상기 액정셀, 공통전극라인, 상기 제1 및 제2 박막트랜지스터가 형성된 액정패널과;

상기 제1 및 제2 게이트라인에 상기 스캔신호를 순차적으로 공급하는 게이트 구동회로와;

상기 데이터라인에 상기 데이터전압을 공급하는 데이터 구동회로를 더 구비하는 것을 특징으로 하는 액정표시장치.