KR20060078154A - 씨모스 이미지센서의 금속 배선 형성 방법 - Google Patents
씨모스 이미지센서의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20060078154A KR20060078154A KR1020040116854A KR20040116854A KR20060078154A KR 20060078154 A KR20060078154 A KR 20060078154A KR 1020040116854 A KR1020040116854 A KR 1020040116854A KR 20040116854 A KR20040116854 A KR 20040116854A KR 20060078154 A KR20060078154 A KR 20060078154A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- image sensor
- cmos image
- interlayer insulating
- metal
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000005498 polishing Methods 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 3
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 3
- 239000008119 colloidal silica Substances 0.000 claims description 3
- 229910021485 fumed silica Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 연마비가 다른 절연막을 평탄화시킬 때 절연막 사이의 계면 손상을 방지하고 절연막 두께를 감소시키는데 적합한 CMOS 이미지센서의 금속 배선 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 CMOS 이미지센서의 금속 배선 형성 방법은 화소 어레이를 포함하는 소정의 하부 구조가 형성된 기판 상에 메탈 패턴을 형성하는 단계; 상기 메탈 패턴을 포함하는 결과물의 전면에 층간절연막을 형성하는 단계; 화학적 기계적 연마를 통해 상기 층간절연막을 평탄화하는 단계; 및 상기 평탄화된 층간절연막 상에 캡핑절연막을 형성하는 단계를 포함한다.
CIS, IMD, CMP, FSG, 이미지센서, 금속 배선, 캡핑절연막
Description
도 1a 내지 도 1c는 종래 기술에 따른 CMOS 이미지센서의 금속 배선 형성 방법을 도시한 공정 단면도와 SEM 사진,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 CMOS 이미지센서의 금속 배선 형성 방법을 도시한 공정 단면도와 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 메탈 패턴
23 : 층간절연막 24 : 캡핑절연막
본 발명은 이미지센서 제조 방법에 관한 것으로 특히, CMOS 이미지센서의 금속 배선 형성 방법에 관한 것이다.
CMOS 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMOS 이미지센서는 기존에 이미지센서로 사용되던 CCD(Charge Coupled Device)에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다.
또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다.
CMOS 이미지센서의 제조 공정은 기존의 로직 스탠다드(Logic standard) 제조 공정을 이용하는 경우가 많은데, 대부분의 반도체 메모리 소자는 정보를 쓰고 읽는 신호를 전달하기 위해 여러 개의 금속배선을 형성하게 된다. 각각의 금속배선에는 정보를 보다 간단하고 편리하게 전달하기 위해 다층의 다른 금속막을 형성한다.
또한, 서로 다른 금속막을 형성하기 위하여 여러가지 기술을 활용하게 되는데, 대표적인 것이 금속막 형성 전, 또는 후에 열처리를 실시하는 것이다. 이 과정을 거쳐서 이종의 금속막간의 접착력을 형상시키거나 전기적인 저항을 줄일 수 있게 된다.
이 공정을 위해서는 특정의 열처리 전용 장치를 사용하여 금속막의 특성에 알맞은 열처리를 실시하고 있다. 열처리는 다층으로 구성된 금속막 형성의 중간 과정에 속하는 경우가 많으며, 서로 다른 전용의 장치를 사용하여 진행된다. 금속막 형성 장치나 열처리 장치는 특성상 진공 분위기에서 진행하여야 하며, 진공 상 태에 따라 품질이 좌우되므로 고징공 상태를 유지하는데 많은 공정 시간을 차지하고 있다.
따라서, 제조 공정에 사용되는 장치의 수가 많을수록 제조 공정이 복잡해지고 시간이 많이 걸리게 된다. 또한, 고진공 상태에서 진행된 금속막이라도, 일단 공기중에 노출되면 금속막의 표면이 공기 중에 있는 산소와 화학적인 반응을 하여 자연 발생적인 금속 산화막을 형성하게 된다. 이 자연 금속 산화막은 전기적인 저항을 높이고 금속막 간의 접착력을 저하시킨다.
따라서, 대부분의 반도체 제조 회사에서는 이 자연 금속 신화막을 제거하기 위해 여러가지 세정 공정을 개발하고 있으며, 별도의 중용한 공정으로 취급하고 있다.
도 1a 내지 도 1c는 종래 기술에 따른 CMOS 이미지센서의 금속 배선 형성 방법을 나타낸 공정 단면도와 SEM 사진이다.
도 1a에 도시된 바와 같이, 화소 어레이를 포함하는 소정의 하부 구조가 형성된 기판(11) 상에 메탈 패턴(12)을 형성한다. 이어서, 메탈 패턴(12)을 포함하는 기판(11) 전면에 갭필절연막으로 제 1절연막(13)을 증착한다.
제 1절연막(13)은 O3 USG, HSQ, HDP 또는 USG와 같은 절연 물질을 사용한다. 계속해서, 제 1절연막(13) 상에 제 2절연막(14)을 증착한다. 이 때, 제 1절연막(13)과 제 2절연막(14)은 IMD(Inter Metal Dielectric) 물질로 두께는 얇을수록 마이크로 렌즈로부터 투과되는 빛의 양이 손실 없이 픽셀에 잘 전달된다.
이어서 도 1b에 도시된 바와 같이, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)를 실시하여 제 1절연막(13)과 제 2절연막(14)간의 단차를 제거하여 평탄화를 진행한다. 하지만, IMD의 두께를 얇게 하기 위해 화학적 기계적 연마를 실시할 경우 갭필 목적으로 사용된 제 1절연막(13)의 표면이 드러난다.
이종의 절연막(13,14)은 연마비가 다르기 때문에 평탄화에 어려움이 있고, 화학적 기계적 연마 후 이종의 절연막 중 제 1절연막(13)이 표면에 드러나면 HF 용액을 사용하는 습식 세정 공정에서 이종의 절연막(13,14)의 서로 다른 식각율로 인하여 절연막 경계면에 손상이 발생한다.
이어서 도 1c는 종래 기술에 따른 결과물의 SEM 사진으로, 화학적 기계적 연마를 실시하여 제 1절연막(13)의 평탄화를 진행한 후, 세정 공정을 진행하면 HF 용액의 습식 케미컬로 인해 이종의 절연막(13,14)의 경계면에 디펙트(A)가 발생한 것을 볼 수 있다.
상술한 바와 같이 CMOS 이미지센서의 IMD 물질을 평탄화할 때, IMD 물질을 구성하는 이종의 절연막의 식각율이 다르기 때문에, 화학적 기계적 연마를 실시하여 절연막의 표면이 드러나 이후 세정 공정시 디펙트를 유발할 수 있다. 이러한 이러한 디펙트로 인해 소자의 특성이 저하되고, 스트레스에도 취약하기 때문에 소자의 수율이 감소하는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 연마 비가 다른 절연막을 평탄화시킬 때 절연막 사이의 계면 손상을 방지하고 절연막 두께를 감소시키는데 적합한 CMOS 이미지센서의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 CMOS 이미지센서의 금속 배선 형성 방법은 화소 어레이를 포함하는 소정의 하부 구조가 형성된 기판 상에 메탈 패턴을 형성하는 단계, 상기 메탈 패턴을 포함하는 결과물의 전면에 층간절연막을 형성하는 단계, 화학적 기계적 연마를 통해 상기 층간절연막을 평탄화하는 단계, 및 상기 평탄화된 층간절연막 상에 캡핑절연막을 형성하는 단계를 포함한다.
또한, 본 발명은 화소 어레이를 포함하는 소정의 하부 구조가 형성된 기판 상에 형성된 메탈 패턴, 상기 메탈 패턴을 포함하는 상기 기판 전면에 형성된 평탄화된 층간절연막, 상기 평탄화된 층간절연막 상에 형성된 캡핑절연막을 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서의 금속 배선 형성 방법을 도시한 공정 단면도와 SEM 사진이다.
도 2a에 도시된 바와 같이, 화소 어레이를 포함하는 소정의 하부 구조가 형 성된 기판(21) 상에 메탈 패턴(22)을 형성한다. 메탈 패턴(22)은 금속막을 패터닝하여 형성하는데, 금속막은 알루미늄 또는 텅스텐 등을 포함하며, 금속 유기 화학기상증착(Metal Organic Chemical Vapor Deposition; 이하 MOCVD라 함) 방식, ALD 방식 또는 CVD 방식을 이용하여 증착한다.
이어서, 메탈 패턴(22)을 포함하는 기판(21) 전면에 층간절연막(23)을 증착한다. 층간절연막(23)은 O3 USG, HSQ, HDP, USG와 같은 갭필 특성이 좋은 절연 물질을 사용하여 3000Å∼15000Å의 두께로 형성한다.
이어서 도 2b에 도시된 바와 같이, 화학적 기계적 연마를 실시하여 층간절연막(23)을 평탄화시킨다. 화학적 기계적 연마를 실시할 때 연마 슬러리는 산화막(oxide) 연마용 슬러리(slurry)를 사용하여 단차를 제거하도록 연마한다. 산화막 연마용 슬러리로 fumed silica, colloidal silica, alumina, ceria 슬러리를 이용한다.
이어서 도 2c에 도시된 바와 같이, 평탄화된 층간절연막(23a) 상에 캡핑(capping)절연막(24)을 증착한다. 캡핑절연막(24)는 TEOS, SiN, SiC와 같은 물질을 사용하여 10Å∼5000Å의 두께로 증착한다.
이어서 도 2d는 공정이 진행된 결과물의 SEM 사진으로, 화학적 기계적 연마를 통해 층간절연막(23a)을 평탄화하고, 평탄화된 층간절연막(23a) 상에 캡핑절연막(24)을 증착하여 HF 용액을 통한 세정 공정을 진행하더라도 층간절연막(23a)과 캡핑절연막(24) 사이의 계면에 디펙트가 발생하지 않는다.
상술한 바와 같이, IMD 두께를 얇게 하기 위해 화학적 기계적 연마를 실시하여 층간절연막을 먼저 평탄화하고, 평탄화된 층간절연막 상에 캡핑절연막을 증착하므로써, 세정 공정시 사용하는 습식 케미컬로 인한 계면의 손상 및 디펙트를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 갭필 목적으로 사용되는 층간절연막을 먼저 화학적 기계적 연마로 평탄화를 하고 그 후에 캡핑절연막을 형성하므로써, 이종의 절연막을 연마하지 않기 때문에 연마량이 달라서 발생되는 평탄화의 어려움을 방지할 수 있다.
또한, 이종의 절연막이 표면에 드러나지 않기 때문에 화학적 기계적 연마후 HF 용액을 사용하는 세정 공정에서 서로 다른 식각율을 갖는 절연막으로 인하여 발생되는 절연막 경계면 손상을 방지하면서 절연막 두께를 감소시켜 CMOS 이미지 센서의 광특성을 향상시킬 수 있다.
Claims (10)
- 화소 어레이를 포함하는 소정의 하부 구조가 형성된 기판 상에 메탈 패턴을 형성하는 단계;상기 메탈 패턴을 포함하는 결과물의 전면에 층간절연막을 형성하는 단계;화학적 기계적 연마를 통해 상기 층간절연막을 평탄화하는 단계; 및상기 평탄화된 층간절연막 상에 캡핑절연막을 형성하는 단계를 포함하는 CMOS 이미지센서의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 층간절연막은 O3 USG, HSQ, HDP, USG에서 선택된 물질을 사용하여 3000Å∼5000Å의 두께로 형성하는 CMOS 이미지센서의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 캡핑절연막은 TEOS, SiN, SiC에서 선택된 물질을 사용하여 10Å∼5000Å의 두께로 형성하는 CMOS 이미지센서의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 화학적 기계적 연마는 fumed silica, colloidal silica, alumina, ceria에서 선택된 슬러리를 사용하는 CMOS 이미지센서의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 메탈 패턴은 알루미늄 또는 텅스텐을 포함하는 CMOS 이미지센서의 금속배선 형성 방법.
- 화소 어레이를 포함하는 소정의 하부 구조가 형성된 기판 상에 형성된 메탈 패턴;상기 메탈 패턴을 포함하는 상기 기판 전면에 형성된 평탄화된 층간절연막;상기 평탄화된 층간절연막 상에 형성된 캡핑절연막을 포함하는 CMOS 이미지센서.
- 제 6항에 있어서,상기 층간절연막은 O3 USG, HSQ, HDP, USG에서 선택된 물질을 사용하여 3000Å∼6000Å의 두께로 형성된 CMOS 이미지센서.
- 제 6항에 있어서,상기 캡핑절연막은 TEOS, SiN, SiC에서 선택된 물질을 사용하여 10Å∼5000Å의 두께로 형성된 CMOS 이미지센서.
- 제 6항에 있어서,상기 층간절연막은 fumed silica, colloidal silica, alumina, ceria에서 선택된 슬러리를 사용하여 화학적 기계적 연마를 통해 평탄화하는 CMOS이미지센서.
- 제 6항에 있어서,상기 메탈 패턴은 알루미늄 또는 텅스텐을 포함하는 CMOS 이미지센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116854A KR100636972B1 (ko) | 2004-12-30 | 2004-12-30 | 씨모스 이미지센서의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116854A KR100636972B1 (ko) | 2004-12-30 | 2004-12-30 | 씨모스 이미지센서의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078154A true KR20060078154A (ko) | 2006-07-05 |
| KR100636972B1 KR100636972B1 (ko) | 2006-10-19 |
Family
ID=37170098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040116854A KR100636972B1 (ko) | 2004-12-30 | 2004-12-30 | 씨모스 이미지센서의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100636972B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005698B1 (ko) * | 2007-12-12 | 2011-01-05 | 주식회사 동부하이텍 | 캡핑막을 갖는 씨모스 이미지 센서 및 그 제조 방법 |
| KR20140005422A (ko) * | 2012-07-03 | 2014-01-15 | 삼성전자주식회사 | 반도체 소자 형성 방법 |
-
2004
- 2004-12-30 KR KR1020040116854A patent/KR100636972B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005698B1 (ko) * | 2007-12-12 | 2011-01-05 | 주식회사 동부하이텍 | 캡핑막을 갖는 씨모스 이미지 센서 및 그 제조 방법 |
| KR20140005422A (ko) * | 2012-07-03 | 2014-01-15 | 삼성전자주식회사 | 반도체 소자 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100636972B1 (ko) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058175B2 (en) | Method for planarization of wafer and method for formation of isolation structure in top metal layer | |
| US20130189828A1 (en) | Method for forming pad in wafer with three-dimensional stacking structure | |
| US20020177325A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US20090004864A1 (en) | Cmp method of semiconductor device | |
| CN101399199A (zh) | 清洗金属层、形成导电插塞及硅基液晶显示器的方法 | |
| KR100636972B1 (ko) | 씨모스 이미지센서의 금속 배선 형성 방법 | |
| CN110718453B (zh) | 半导体器件及其制造方法 | |
| KR20080019922A (ko) | 반도체 소자 및 그 제조방법 | |
| US20090004769A1 (en) | Method for manufacturing image sensor | |
| US7394154B2 (en) | Embedded barrier for dielectric encapsulation | |
| JP2004014970A (ja) | 半導体装置 | |
| CN101311802B (zh) | 硅基液晶显示器、硅基液晶显示器反射镜面及制作方法 | |
| US6180511B1 (en) | Method for forming intermetal dielectric of semiconductor device | |
| US20080132030A1 (en) | Method of manufacturing semiconductor device | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| KR20030083174A (ko) | 반도체 소자의 에어갭 형성방법 | |
| US20030003712A1 (en) | Methods for fabricating a semiconductor device | |
| CN101989575B (zh) | Cmos图像传感器介质层的抛光方法 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric | |
| KR100650856B1 (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR100850137B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100588636B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
| KR100584496B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100509816B1 (ko) | 복합 슬러리를 이용한 자기 평탄화 방법 | |
| KR20010010919A (ko) | 반도체 소자의 층간절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110929 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |