KR20060077042A - Ion implantion method of poly silicon gate electrode - Google Patents
Ion implantion method of poly silicon gate electrode Download PDFInfo
- Publication number
- KR20060077042A KR20060077042A KR1020040115683A KR20040115683A KR20060077042A KR 20060077042 A KR20060077042 A KR 20060077042A KR 1020040115683 A KR1020040115683 A KR 1020040115683A KR 20040115683 A KR20040115683 A KR 20040115683A KR 20060077042 A KR20060077042 A KR 20060077042A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- oxide film
- polysilicon gate
- ion implantation
- polysilicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 48
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- KKOUKWCYNKZCMJ-UHFFFAOYSA-N [B].[P]=O Chemical compound [B].[P]=O KKOUKWCYNKZCMJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- -1 phosphorus ion Chemical class 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004151 rapid thermal annealing Methods 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241000219289 Silene Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Abstract
본 발명은 폴리 실리콘 게이트 전극의 이온 주입 방법에 관한 것으로, 실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 차례로 형성하는 단계; 상기 게이트 산화막과 폴리 실리콘막에 포토 및 식각 공정을 진행하여 폴리 실리콘 게이트 전극을 형성하는 단계; 상기 폴리 실리콘 게이트 전극에 이온 주입 및 스페이서를 형성하는 단계; 저온 산화막을 형성하는 단계; 상기 저온 산화막 상에 보론 인 산화막을 증착하는 단계; 블랭킷 식각으로 상기 폴리 실리콘 게이트 전극의 상부 영역을 오픈하고 상기 폴리 실리콘 게이트 전극에 이온 주입하는 단계; 상기 포토 마스크와 보론 인 산화막을 제거하고 깊은 접합을 형성하기 위해 이온 주입하는 단계 및 급속 열처리 공정으로 어닐링하는 단계로 이루어짐에 기술적 특징이 있고, LTO 산화막 상에 BPSG를 증착하고 평탄화와 식각 공정을 한 후, 고농도의 이온 주입을 함으로써, 게이트 전극의 하부 영역에서 공핍층이 발생되는 것을 억제하여 전류 구동 능력을 증가시키는 효과가 있다.The present invention relates to an ion implantation method of a polysilicon gate electrode, comprising: sequentially forming a gate oxide film and a polysilicon film on a silicon substrate; Forming a polysilicon gate electrode by performing a photo and etching process on the gate oxide layer and the polysilicon layer; Forming an ion implantation and a spacer on the polysilicon gate electrode; Forming a low temperature oxide film; Depositing a boron phosphorus oxide film on the low temperature oxide film; Opening an upper region of the polysilicon gate electrode by blanket etching and ion implanting the polysilicon gate electrode; The photo mask and the boron phosphorus oxide film is removed, and the ion implantation to form a deep junction and annealing by a rapid heat treatment process is characterized by the technical features, the BPSG deposited on the LTO oxide film and planarization and etching process Thereafter, high concentration of ion implantation can suppress the depletion layer from occurring in the lower region of the gate electrode, thereby increasing the current driving capability.
BPSG, Blanket 식각, 폴리 실리콘 게이트 전극BPSG, Blanket Etch, Poly Silicon Gate Electrodes
Description
도 1a 내지 도 1d는 종래의 게이트 전극을 제조하는 방법을 나타낸 공정 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional gate electrode.
도 2a 내지 도 2e는 본 발명에 따른 폴리 실리콘 게이트 전극의 이온 주입 방법을 나타낸 공정 단면도이다.2A to 2E are cross-sectional views illustrating an ion implantation method of a polysilicon gate electrode according to the present invention.
본 발명은 폴리 실리콘 게이트 전극의 이온 주입 방법에 관한 것으로, 보다 자세하게는 고농도의 이온 주입을 통해 게이트 전극의 하부 영역에서 발생하는 전이를 예방하는 게이트 전극의 이온 주입 방법에 관한 것이다.The present invention relates to an ion implantation method of a polysilicon gate electrode, and more particularly, to an ion implantation method of a gate electrode for preventing a transition occurring in the lower region of the gate electrode through a high concentration of ion implantation.
일반적으로 모스형 반도체 소자는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어야할 채널이 형성되고, 그것이 바 이어스의 값에 의해 제어되는 것이 기본 원리이다. 따라서, 금속 전극으로서 가장 기본적인 전극 재료인 알루미늄을 게이트 전극으로 사용해서 반도체 소자의 개발이 시도되었다.In general, the MOS-type semiconductor device uses a capacitor structure of a metal-oxide film-semiconductor, and a channel to be a passage of current is formed directly under the oxide film on the semiconductor substrate by a bias applied between the metal electrode and the semiconductor substrate. The basic principle is that it is controlled by the value of the bias. Accordingly, development of a semiconductor device has been attempted using aluminum, which is the most basic electrode material, as a metal electrode as a gate electrode.
알루미늄 게이트의 경우에는 특히, 모스 트랜지스터의 소스/드레인 부분의 확산층을 형성한 다음 알루미늄 전극을 만들기 때문에, 알루미늄의 패턴을 접합하기 위한 글라스 마스크를 반도체 기판 상에 위치 조정할 때 오차분의 여유를 소스/드레인과 게이트 전극의 오버랩으로서 수취할 필요가 있다. 상기 오버랩은 점유 패턴 면적을 증가시킴과 동시에 게이트 전극과 드레인 전극간의 궤환 용량을 증가시켜 회로의 스위칭 스피드에 중대한 영향을 미치며, 결과적으로 게이트 전극 자체의 면적이 증가되어 입력 용량을 증가시킴으로써 회로의 스위칭 스피드를 저하시킨다.In the case of an aluminum gate, in particular, since the diffusion layer of the source / drain portion of the MOS transistor is formed, and then an aluminum electrode is formed, a margin of error is provided when the glass mask for bonding the pattern of aluminum is positioned on the semiconductor substrate. It needs to be received as an overlap between the drain and the gate electrode. The overlap increases the occupied pattern area and at the same time increases the feedback capacitance between the gate electrode and the drain electrode, which significantly affects the switching speed of the circuit. As a result, the area of the gate electrode itself is increased to increase the input capacitance, thereby switching the circuit. Decreases the speed
이에 대응하여 자기 정합 게이트 형성이 가능하도록 한 것이 실리콘 게이트 전극이다. 이것은 채널 부분의 마스킹은 게이트 전극 자체로부터 이루어지므로 마스크 정렬 오차를 고려할 필요가 전혀 없고, 게이트 전극과의 소스/드레인의 오버랩은 극히 적으며 확산층의 가로방향이 늘어난 것뿐이다. 이 때문에 궤환 용량 및 게이트 용량 모두 대단히 적고, 회로의 스위칭 특성이 대폭적으로 향상된다.Correspondingly, the silicon gate electrode is capable of forming a self-matching gate. This masking of the channel portion is made from the gate electrode itself, so there is no need to consider the mask alignment error, the source / drain overlap with the gate electrode is extremely small and only the transverse direction of the diffusion layer is increased. For this reason, both the feedback capacitance and the gate capacitance are very small, and the switching characteristics of the circuit are greatly improved.
도 1a 내지 도 1d는 종래의 게이트 전극을 제조하는 방법을 나타낸 공정 단면도이다. 도 1a에 도시한 바와 같이, 트랜치 또는 필드 산화막에 의해 소자 영역이 정의된 실리콘 기판(1)을 열 산화하여, 소자 영역에 게이트 영역의 유전체 역할을 하는 게이트 산화막(2)을 양질의 순수한 SiO2막으로 200Å 미만의 얇은 막으로 열 성장시킨다. 그리고, 열 성장된 게이트 산화막(2) 상부에 모스형 반도체 소자의 게이트 전극으로 이용하기 위한 폴리 실리콘층(3)을 화학 기상 증착법(chemical vapor deposition ; CVD)에 의해 2000Å~6000Å 정도의 두께로 증착시킨다. 1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional gate electrode. As it is shown in Figure 1a, by thermally oxidizing the
이때, 폴리 실리콘층을 형성하기 위한 화학 기상 증착은 가열로나 급속 열처리(rapid thermal processing) 장비에서 온도 600℃~700℃, 압력 300mTorr~500mTorr인 반응 챔버 내에 사일엔(SiH4) 가스를 공급하여 실시하며, 화학 기상 증착에 의해 결정(grain) 형태의 폴리 실리콘층을 성장시킨다. 그리고, 이온 주입 공정에 의해 인(P)이나 비소(As) 등의 불순물을 주입하여 도핑 폴리 실리콘층(3)을 형성한다.In this case, chemical vapor deposition for forming the polysilicon layer is carried out by supplying a silen (SiH 4 ) gas into a reaction chamber having a temperature of 600 ° C. to 700 ° C. and a pressure of 300 mTorr to 500 mTorr in a heating furnace or rapid thermal processing equipment. And growing a grain polysilicon layer by chemical vapor deposition. Then, an impurity such as phosphorus (P) or arsenic (As) is implanted in the ion implantation process to form the doped
그 다음, 도 1b에 도시한 바와 같이, 폴리 실리콘층(3)에 불순물 이온을 도핑한 직후에는 도핑된 불순물 이온과 실리콘 원자들과의 충돌로 인해 손상을 받아 요구되는 전기적 특성을 갖지 못하므로 폴리 실리콘층(3)을 고온에서 일정 시간동안 열처리함으로써 손상으로부터 회복시킴과 동시에 저항을 감소시켜 폴리 실리콘 고유의 전기적인 특성을 갖게 한 다음, 반사방지막(4)을 증착한다.Next, as illustrated in FIG. 1B, the
그 다음, 도 1c에 도시한 바와 같이, 일반적인 포토리소그래피(photolithography) 공정에 의해 반사방지막(4), 폴리 실리콘층(3) 및 게이트 산화막(2)을 소정의 선폭(critical dimension)으로 패터닝(patterning)하여 게이트 전극 패턴을 형성하고, 실리콘 기판(1) 전면에 절연막(5)을 증착한다.Next, as shown in FIG. 1C, the
그 다음, 도 1d에 도시한 바와 같이, 이방성 식각 공정에 의해 게이트 전극 패턴 상부의 반사방지막(4)을 제거함과 동시에, 게이트 전극 패턴의 양 측면에만 절연막이 남도록 스페이서 절연막(5)을 형성함으로써, 게이트 전극을 완성한다.Then, as shown in FIG. 1D, by removing the
상기와 같은 종래의 기술은 반도체 소자의 게이트 전극의 이온 주입시 폴리 실리콘 게이트 전극에 충분한 이온 주입이 되지 않아 반전 모드(Inversion Mode)시 게이트 전극의 하부(Bottom) 영역에서 공핍층(Depletion)이 발생되어 전류 구동 능력이 열화되어 소자의 열화를 발생하는 문제점이 있었다.In the related art, depletion occurs in the bottom region of the gate electrode in the inversion mode due to insufficient ion implantation in the polysilicon gate electrode during ion implantation of the gate electrode of the semiconductor device. There is a problem in that the current drive capacity is deteriorated to cause deterioration of the device.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 저온 산화막(Low Temperature Oxide) 상에 보론 인 산화막(Boron Phosphorus Silica Glass)을 증착하고 평탄화와 식각 공정을 한 후, 고농도의 이온 주입을 하여 게이트 전극의 하부 영역에서 전이가 발생되는 것을 예방하는 폴리 실리콘 게이트 전극의 이온 주입 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, after depositing a boron phosphorous film (Boron Phosphorus Silica Glass) on a low temperature oxide (Low Temperature Oxide), after the planarization and etching process, SUMMARY OF THE INVENTION An object of the present invention is to provide a method of implanting a polysilicon gate electrode to prevent a transition from occurring in the lower region of the gate electrode by performing a high concentration of ion implantation.
본 발명의 상기 목적은 실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 차례로 형성하는 단계; 상기 게이트 산화막과 폴리 실리콘막에 포토 및 식각 공정을 진행하여 폴리 실리콘 게이트 전극을 형성하는 단계; 상기 폴리 실리콘 게이트 전극에 이온 주입 및 스페이서를 형성하는 단계; 저온 산화막을 형성하는 단계; 상기 저온 산화막 상에 보론 인 산화막을 증착하는 단계; 블랭킷 식각으로 상기 폴리 실리콘 게이트 전극의 상부 영역을 오픈하고 상기 폴리 실리콘 게이트 전극에 이온 주입하는 단계; 상기 포토 마스크와 보론 인 산화막을 제거하고 깊은 접합을 형성하기 위해 이온 주입하는 단계 및 급속 열처리 공정으로 어닐링하는 단계를 포함하여 이루어진 폴리 실리콘 게이트 전극의 이온 주입 방법에 의해 달성된다.The object of the present invention comprises the steps of sequentially forming a gate oxide film and a polysilicon film on a silicon substrate; Forming a polysilicon gate electrode by performing a photo and etching process on the gate oxide layer and the polysilicon layer; Forming an ion implantation and a spacer on the polysilicon gate electrode; Forming a low temperature oxide film; Depositing a boron phosphorus oxide film on the low temperature oxide film; Opening an upper region of the polysilicon gate electrode by blanket etching and ion implanting the polysilicon gate electrode; It is achieved by the ion implantation method of the polysilicon gate electrode comprising the step of ion implantation to remove the photo mask and the boron phosphorus oxide film to form a deep junction and annealing in a rapid heat treatment process.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2e는 본 발명에 따른 폴리 실리콘 게이트 전극의 이온 주입 방법을 나타낸 공정 단면도이다. 도 2a에 도시된 바와 같이, 실리콘 기판(100) 상에 게이트 산화막(110)과 폴리 실리콘막(120)을 차례로 형성한 후, 포토 및 식각 공정을 진행하여 상기 게이트 산화막(110)과 폴리 실리콘막(120)을 선택적으로 제거하여 폴리 실리콘 게이트 전극을 형성한다. 상기 폴리 실리콘 게이트 전극에 이온 주입 및 스페이서(130)를 형성한 후, 저온 산화막(140)을 형성한다. 2A to 2E are cross-sectional views illustrating an ion implantation method of a polysilicon gate electrode according to the present invention. As shown in FIG. 2A, after the
상기 저온 산화막(140)은 배리어층(Barrier Layer)으로 30Å~100Å의 두께로 한다. 이는 이후에 형성되는 보론 인 산화막(150)의 불순물이 하부의 활성 영역에 확산되는 것을 방지한다. 이후, 상기 저온 산화막(140) 상에 보론 인 산화막(150)을 증착한다. 상기 보론 인 산화막(150)은 2000Å~5000Å의 두께로 한다.The low
도 2b와 도 2c에 도시된 바와 같이, 블랭킷(Blanket) 식각으로 폴리 실리콘 게이트 전극의 상부 영역을 오픈하고, 포토 마스크(160)로 NMOS 영역 또는 PMOS 영역만 오픈한다. 이하, 본 발명은 NMOS에 대해 설명한다. As shown in FIGS. 2B and 2C, the upper region of the polysilicon gate electrode is opened by a blanket etching, and only the NMOS region or the PMOS region is opened by the
다음, 폴리 실리콘 게이트 전극에 이온 주입을 한다. 상기 이온 주입은 인(P+)으로 하고, 인 이온의 주입 에너지는 10keV~50keV이며, 인 이온 주입량은 1E15~1E16 ions/cm2으로 이온을 주입한다. 이후, 상기 포토 마스크(160)을 제거한다.Next, ion implantation is performed on the polysilicon gate electrode. The ion implantation is phosphorus (P +), the implantation energy of phosphorus ions is 10keV ~ 50keV, the phosphorus ion implantation is 1E15 ~ 1E16 ions / cm 2 to implant the ions. Thereafter, the
도 2d와 도 2e에 도시된 바와 같이, 보론 인 산화막(150)을 제거하고, 깊은 접합(Deep Junction)(170)을 형성하기 위해 이온 주입을 한다. 상기 이온 주입은 비소(As+)로 하고, 비소 이온의 주입 에너지는 10keV~50keV이며, 비소 이온의 주입량은 1E15~1E16 ions/cm2으로 이온을 주입한다. 이후, 급속 열처리(Rapid Thermal Processing)으로 어닐링한다. 상기 급속 열처리 어닐링은 N2 분위기에서 공정온도는 900℃~1050℃이고, 공정시간은 5초~20초로 실시한다. As shown in FIGS. 2D and 2E, the boron
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 폴리 실리콘 게이트 전극의 이온 주입 방법은 저온 산화막 상에 보론 인 산화막을 증착하고 평탄화와 식각 공정을 한 후, 고농도의 이온 주입을 함으로써, 게이트 전극의 하부 영역에서 공핍층이 발생되는 것을 억제하여 전류 구동 능력을 증가시키는 효과가 있다.Accordingly, the ion implantation method of the polysilicon gate electrode according to the present invention deposits a boron phosphorus oxide film on a low temperature oxide layer, performs a planarization and etching process, and then performs a high concentration of ion implantation, whereby a depletion layer is generated in the lower region of the gate electrode. There is an effect of suppressing the increase and increasing the current driving capability.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115683A KR100607793B1 (en) | 2004-12-29 | 2004-12-29 | Ion implantion method of poly silicon gate electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115683A KR100607793B1 (en) | 2004-12-29 | 2004-12-29 | Ion implantion method of poly silicon gate electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077042A true KR20060077042A (en) | 2006-07-05 |
| KR100607793B1 KR100607793B1 (en) | 2006-08-02 |
Family
ID=37169164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115683A KR100607793B1 (en) | 2004-12-29 | 2004-12-29 | Ion implantion method of poly silicon gate electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100607793B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776156B1 (en) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | Method for manufacturing cmos image sensor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406588B1 (en) * | 1998-07-03 | 2004-01-24 | 주식회사 하이닉스반도체 | Manufacturing method of semiconductor device |
-
2004
- 2004-12-29 KR KR1020040115683A patent/KR100607793B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776156B1 (en) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | Method for manufacturing cmos image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100607793B1 (en) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020002093A (en) | Method for manufacturing semiconductor divice using damascene process | |
| KR100473735B1 (en) | Method of manufacturing a semiconductor device | |
| KR100840684B1 (en) | method for manufacturing of semiconductor device | |
| KR100607793B1 (en) | Ion implantion method of poly silicon gate electrode | |
| KR100280105B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100486825B1 (en) | Method of manufacturing a semiconductor device | |
| KR20040015898A (en) | Method of fabricating MOS transistors | |
| KR100940440B1 (en) | Method of manufacturing a semiconductor device | |
| KR100268865B1 (en) | Method for fabricating semiconductor device | |
| KR100325596B1 (en) | Method of suppressing the formation of crystal defects in silicon wafers after arsenic ion injection | |
| KR100756766B1 (en) | Method for manufacturing a semiconductor device | |
| KR100412141B1 (en) | Method for forming gate electrode in semiconductor device | |
| KR100451768B1 (en) | Method for fabricating gate dielectric of semiconductor device | |
| KR100481396B1 (en) | Method of manufacturing a semiconductor device | |
| KR0137538B1 (en) | Transistor fabrication method of semiconductor device | |
| KR100267397B1 (en) | Method for fabricating gate electrode using polysilicon | |
| KR100604045B1 (en) | Method for fabricating the poly silicon gate of semiconductor device | |
| KR100503743B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR100390901B1 (en) | Method for manufactruing transistor in sram device | |
| KR100622812B1 (en) | Method for fabricating the gate structure of semiconductor device | |
| KR100400781B1 (en) | Method for fabricating of PMOS Semiconductor Device | |
| JPH0778979A (en) | Fabrication of semiconductor device | |
| KR100600243B1 (en) | Semiconductor device fabricating method | |
| KR100779400B1 (en) | Semiconductor device and method for fabricating the same | |
| KR20030050196A (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110620 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |