KR100451768B1 - Method for fabricating gate dielectric of semiconductor device - Google Patents
Method for fabricating gate dielectric of semiconductor device Download PDFInfo
- Publication number
- KR100451768B1 KR100451768B1 KR10-2001-0087282A KR20010087282A KR100451768B1 KR 100451768 B1 KR100451768 B1 KR 100451768B1 KR 20010087282 A KR20010087282 A KR 20010087282A KR 100451768 B1 KR100451768 B1 KR 100451768B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- gate insulating
- region
- concentration
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
Abstract
본 발명은 게이트 절연막내에 질소 이온의 분포를 제어하여 누설 전류 및 보론(boron) 침투에 의한 브레이크 다운 현상을 억제할 수 있도록한 반도체 소자의 게이트 절연막 형성 방법에 관한 것으로, 반도체 기판상에 질화막을 형성하는 단계; 상기 질화막을, 질소를 함유하는 제 1,2,3 가스의 어느 하나를 사용한 어닐링 공정으로 질화막내의 어느 한 영역에서 질소 이온의 농도가 다른 영역보다 높도록 하는 단계;상기 질화막상에 게이트 전극을 형성하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a gate insulating film of a semiconductor device in which a distribution of nitrogen ions in a gate insulating film can be controlled to suppress breakdown due to leakage current and boron penetration. A nitride film is formed on a semiconductor substrate. Doing; Annealing the nitride film using any one of the first, second, and third gases containing nitrogen so that the concentration of nitrogen ions is higher than that of the other regions in the nitride film; forming a gate electrode on the nitride film; It includes a step.
Description
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 게이트 절연막내에 질소이온의 분포를 제어하여 누설 전류 및 보론(boron) 침투에 의한 브레이크 다운 현상을 억제할 수 있도록한 반도체 소자의 게이트 절연막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the fabrication of semiconductor devices, and more particularly, to a method of forming a gate insulating film of a semiconductor device in which the distribution of nitrogen ions in the gate insulating film can be controlled to suppress breakdown due to leakage current and boron penetration. will be.
일반적으로 게이트 유전막으로 열산화막(Thermal Oxide)을 사용한다.Generally, thermal oxide is used as the gate dielectric layer.
열산화막은 반도체 기판과의 반응성, 캐리어 이동도(carrier mobility), 계면 거칠기(interface roughness)등의 측면에서 그 특성이 아주 우수하여 게이트 절연막으로 많이 사용하고 있다.The thermal oxide film has excellent characteristics in terms of reactivity with a semiconductor substrate, carrier mobility, interface roughness, etc., and thus is widely used as a gate insulating film.
이하, 첨부된 도면을 참고하여 종래 기술의 게이트 절연막 형성 공정에 관하여 설명하면 다음과 같다.Hereinafter, a gate insulating film forming process of the prior art will be described with reference to the accompanying drawings.
도 1a와 도 1b는 종래 기술의 반도체 소자의 게이트 절연막 형성을 위한 공정 단면도이다.1A and 1B are cross-sectional views of a process for forming a gate insulating film of a semiconductor device of the prior art.
먼저, 도 1a에서와 같이, 반도체 기판(1)상에 고온에서 제 1 산화막(2)을 증착하고 NO 또는 N2O 가스를 이용해서 상기 제 1 산화막(2)의 성장 온도보다 높은 온도에서 어닐링(annealing) 공정을 진행한다.First, as shown in FIG. 1A, the first oxide film 2 is deposited at a high temperature on the semiconductor substrate 1 and annealed at a temperature higher than the growth temperature of the first oxide film 2 using NO or N 2 O gas. (annealing) proceed with the process.
그리고 도 1b에서와 같이, 상기 제 1 산화막(2)상에 폴리 실리콘층을 증착하고 상기 제 1 산화막(2)과 폴리 실리콘층을 선택적으로 식각하여 게이트 전극(3) 및 게이트 산화막(2a)을 형성한다.As shown in FIG. 1B, a polysilicon layer is deposited on the first oxide layer 2, and the gate oxide 3 and the gate oxide layer 2a are selectively etched by selectively etching the first oxide layer 2 and the polysilicon layer. Form.
이어, 상기 게이트 전극(3)의 양측의 반도체 기판(1)의 표면내에 저농도의 불순물 이온을 주입하여 LDD(Lightly Doped Drain) 영역(5)을 형성하고, 상기 반도체 기판(1)의 전면에 제 2 산화막 및 질화막을 차례로 증착한다.Subsequently, a low concentration of impurity ions are implanted into the surfaces of the semiconductor substrate 1 on both sides of the gate electrode 3 to form a lightly doped drain (LDD) region 5, and a first surface of the semiconductor substrate 1 2 oxide film and nitride film are deposited one after the other.
그리고 상기 제 2 산화막 및 질화막을 에치백하여 상기 게이트 전극(3)의 양측면에 제 1,2 게이트 측벽(6)(7)을 형성한후 고농도 불순물 이온을 주입하여 소오스/드레인 불순물 영역(4)을 형성한다.The second oxide film and the nitride film are etched back to form first and second gate sidewalls 6 and 7 on both side surfaces of the gate electrode 3, and then a high concentration of impurity ions are implanted to source / drain impurity regions 4. To form.
이와 같은 공정으로 형성된 게이트 절연막은 누설 전류 발생 및 보론 확산에 의한 브레이크다운 현상을 억제할 수 있는 특성을 유지하지 못한다.The gate insulating film formed by such a process does not maintain characteristics that can suppress breakdown due to leakage current generation and boron diffusion.
그러나 이와 같은 종래 기술의 반도체 소자의 게이트 절연막 형성 공정은 다음과 같은 문제점이 있다.However, the gate insulating film forming process of the semiconductor device of the prior art has the following problems.
첫째, 소자 선폭이 작아지고 저전압(low power).고성능(high performance) 소자를 구현하기 위하여 게이트 절연막의 두께가 점점 얇아져가는 추세인데, SiO2두께가 약 2.5㎚ 이하에서는 직접 터널링에 의한 누설 전류의 증가로 인해 안정적인 소자 특성 구현을 방해한다.First, the thickness of the gate insulating film is getting thinner in order to reduce the device line width and to realize a low power and high performance device. When the SiO 2 thickness is about 2.5 nm or less, the leakage current by direct tunneling The increase prevents the implementation of stable device characteristics.
둘째, SiO2두께가 얇아질수록 게이트 전극의 식각 공정에 어려움이 있고 보론을 주입한 PMOS 게이트에서는 보론 침투에 의해 게이트 문턱 전압이 불안정해지는 문제가 있다.Second, the thinner the SiO 2 thickness, the more difficult the etching process of the gate electrode and the gate threshold voltage becomes unstable due to boron penetration in the boron-injected PMOS gate.
셋째, 다결정 실리콘에 있는 보론이 후속 열공정에 의해 산화막내에 침투하여 게이트 절연막의 내압(breakdown voltage) 특성이 저하되는 문제가 있다.Third, there is a problem that boron in the polycrystalline silicon penetrates into the oxide film by a subsequent thermal process, thereby lowering the breakdown voltage characteristic of the gate insulating film.
본 발명은 이와 같은 종래 기술의 반도체 소자의 게이트 절연막 형성 공정의 문제를 해결하기 위한 것으로, 게이트 절연막내에 질소 이온의 분포를 제어하여 누설 전류 및 보론(boron) 침투에 의한 브레이크 다운 현상을 억제할 수 있도록한 반도체 소자의 게이트 절연막 형성 방법을 제공하는데 그 목적이 있다.The present invention is to solve the problem of the gate insulating film forming process of the prior art semiconductor device, it is possible to control the distribution of nitrogen ions in the gate insulating film to suppress the breakdown phenomenon due to leakage current and boron penetration. It is an object of the present invention to provide a method for forming a gate insulating film of a semiconductor device.
도 1a와 도 1b는 종래 기술의 반도체 소자의 게이트 절연막 형성을 위한 공정 단면도1A and 1B are cross-sectional views of a process for forming a gate insulating film of a semiconductor device of the related art.
도 2a내지 도 2c는 본 발명에 따른 반도체 소자의 게이트 절연막 형성을 위한 공정 단면도2A to 2C are cross-sectional views of a process for forming a gate insulating film of a semiconductor device according to the present invention.
도 3a내지 도 3e는 게이트 절연막의 형성 조건에 따른 이온 프로파일을 나타낸 그래프3A to 3E are graphs showing ion profiles according to formation conditions of a gate insulating film.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21. 반도체 기판 22. 24. 질화막21. Semiconductor substrate 22. 24. Nitride film
23. 산화막 25. 게이트 전극23. Oxide film 25. Gate electrode
26. 저농도 불순물 영역 27. 제 1 게이트 측벽26. Low concentration impurity region 27. First gate sidewall
28. 제 2 게이트 측벽 29. 소오스/드레인 영역28. Second gate sidewalls 29. Source / drain regions
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 절연막 형성 방법은 반도체 기판상에 질화막을 형성하는 단계;상기 질화막을 상부 표면에서 하부 바닥면까지를 상부부터 차례로 제 1,2,3 영역으로 구분하여 질화막내의 어느 한 영역에서 질소 이온의 농도가 다른 영역보다 높아지도록 하기 위하여, 상기 질화막내의 제 1 영역에서 질소 이온 농도를 높이기 위하여 NH3가스를 사용하는 열처리 공정,상기 질화막내의 제 2 영역에서 질소 이온 농도를 높이기 위하여 N2O 분위기에서 열처리하는 공정,상기 질화막내의 제 3 영역에서 질소 이온 농도를 높이기 위하여 NH3+ N2O 분위기에서 열처리하는 공정의 어느 하나를 진행하는 단계;상기 제 1,2,3 어느 한 영역에서 질소 이온 농도가 다른 영역보다 높은 질화막상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a gate insulating film of a semiconductor device, the method including: forming a nitride film on a semiconductor substrate; first, second, third regions of the nitride film from an upper surface to a lower bottom surface in order from the top; A heat treatment process using NH 3 gas to increase the concentration of nitrogen ions in the first region of the nitride film in order to increase the concentration of nitrogen ions in one region of the nitride film, wherein the second region in the nitride film Heat treating in an N 2 O atmosphere to increase the concentration of nitrogen ions in the process; performing any one of heat treating in an NH 3 + N 2 O atmosphere to increase the nitrogen ion concentration in the third region of the nitride film; 1, 2, 3 A gate electrode is formed on a nitride film having a higher nitrogen ion concentration than any other region. It is characterized by including the steps:
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 게이트 절연막 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a gate insulating film of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2a내지 도 2c는 본 발명에 따른 반도체 소자의 게이트 절연막 형성을 위한 공정 단면도이고,도 3a내지 도 3e는 게이트 절연막의 형성 조건에 따른 이온 프로파일을 나타낸 그래프이다.2A to 2C are cross-sectional views illustrating a process of forming a gate insulating film of a semiconductor device according to the present invention, and FIGS. 3A to 3E are graphs illustrating ion profiles according to formation conditions of a gate insulating film.
본 발명은 Si3N4고유전막(유전상수=7)을 이용하여 물리적 두께를 증가시켜 누설 전류를 줄일 수 있도록한 것으로, 실리콘 질화막을 증착한 후에 여러 가지 후속 열처리에 의해 실리콘 질화막내에 질소(N) 농도 분포를 다양하게 제어할 수 있도록한 것이다.The present invention is to reduce the leakage current by increasing the physical thickness by using a Si 3 N 4 high dielectric film (dielectric constant = 7), the nitrogen (N) in the silicon nitride film by a variety of subsequent heat treatment after depositing the silicon nitride film This is to control the concentration distribution in various ways.
상세한 공정 진행은 먼저, 도 2a에서와 같이, 반도체 기판(21)상에 저온에서 LPCVD(Low Pressure Chemical Vapor Deposition) 공정으로 600 ~ 750℃의 온도에서20 ~ 60Å의 두께로 질화막(22)을 증착한다.Detailed process proceeds first, as shown in FIG. 2A, the nitride film 22 is deposited to a thickness of 20 to 60 Pa at a temperature of 600 to 750 ° C. by a low pressure chemical vapor deposition (LPCVD) process on a semiconductor substrate 21 at low temperature. do.
이어, 제 1 가스(NH3) 또는 제 2 가스(N2O) 또는 제 3 가스(NH3+ N2O)를 사용하여 어닐링 공정을 진행한는데, 제 1,2,3 가스중에 어느 것을 사용하느냐에 따라 질소 이온이 막내의 어느 위치에 집중되는지가 결정된다.Subsequently, the annealing process is performed using the first gas (NH 3 ), the second gas (N 2 O), or the third gas (NH 3 + N 2 O). Whether or not it is used determines where nitrogen ions are concentrated in the membrane.
여기서, NH3가스를 사용하는 어닐링 공정의 경우에는 680 ~ 720℃의 온도에서 1 ~ 20min 동안 진행한다.Here, in the case of the annealing process using the NH 3 gas it proceeds for 1 to 20 minutes at a temperature of 680 ~ 720 ℃.
그리고 N2O 가스를 사용한 어닐링 공정의 경우에는 800 ~ 1000℃의 온도에서 1 ~ 5min 동안 진행한다.And in the case of the annealing process using the N 2 O gas proceeds for 1 to 5 minutes at a temperature of 800 ~ 1000 ℃.
그리고 NH3+ N2O 가스를 사용하는 경우에는 상기한 각각의 조건으로 순차적으로 공정을 진행한다.In the case of using NH 3 + N 2 O gas, the process proceeds sequentially under the respective conditions described above.
이와 같이 질화막만을 증착하여 공정을 진행하지 않고 질화막을 증착하기전에 산화막을 먼저 증착하여 공정을 진행할 수 있다.As such, the oxide film may be first deposited before the nitride film is deposited without proceeding by depositing only the nitride film.
즉, 도 2b에서와 같이, 열산화 공정으로 산화막(23)을 10 ~ 15Å의 두께로 증착후에 질화막(24)을 증착하여 상기한 NH3또는 N2O 가스 또는 NH3+ N2O 가스를 사용하여 어닐링 공정을 진행할 수도 있다.That is, as illustrated in FIG. 2B, after the oxide film 23 is deposited to a thickness of 10 to 15 kPa by the thermal oxidation process, the nitride film 24 is deposited to deposit the NH 3 or N 2 O gas or NH 3 + N 2 O gas. May be used to proceed the annealing process.
여기서, 질화막(24)의 증착 조건은 도 2a에서와 동일하다.Here, the deposition conditions of the nitride film 24 are the same as in FIG. 2A.
도 2a와 도 2b에서와 같이 어닐링 공정을 진행한후에 N2분위기에서 900 ~ 950℃의 온도에서 1 ~ 5min동안 열처리한다.After the annealing process is performed as in FIGS. 2A and 2B, heat treatment is performed at 900 to 950 ° C. for 1 to 5 minutes in an N 2 atmosphere.
그리고 도 3c에서와 같이, 상기 질화막(24)상에 폴리 실리콘층을 증착하고 상기 산화막(23),질화막(24)과 폴리 실리콘층을 선택적으로 식각하여 게이트 전극(25) 및 게이트 절연막(23a)(24a)을 형성한다.3C, a polysilicon layer is deposited on the nitride layer 24, and the oxide layer 23, the nitride layer 24, and the polysilicon layer are selectively etched to form a gate electrode 25 and a gate insulating layer 23a. (24a) is formed.
이어, 상기 게이트 전극(25)의 양측의 반도체 기판(21)의 표면내에 저농도의 불순물 이온을 주입하여 LDD(Lightly Doped Drain) 영역으로 사용되는 저농도 불순물 영역(26)을 형성하고, 상기 반도체 기판(21)의 전면에 산화막 및 질화막을 차례로 증착한다.Subsequently, low concentration impurity ions are implanted into the surface of the semiconductor substrate 21 on both sides of the gate electrode 25 to form a low concentration impurity region 26 used as a lightly doped drain (LDD) region. An oxide film and a nitride film are deposited in order on the entire surface of 21).
그리고 상기 산화막 및 질화막을 에치백하여 상기 게이트 전극(25)의 양측면에 제 1,2 게이트 측벽(27)(28)을 형성한후 고농도 불순물 이온을 주입하여 소오스/드레인 불순물 영역(29)을 형성한다.The oxide and nitride layers are etched back to form first and second gate sidewalls 27 and 28 on both sides of the gate electrode 25, and then, a high concentration of impurity ions are implanted to form source / drain impurity regions 29. do.
이와 같은 제조 공정으로 형성된 게이트 절연막을 XPS(X-ray photo electron spectroscopy)로 분석한 N 농도 분포를 보면,Looking at the N concentration distribution of the gate insulating film formed by such a manufacturing process analyzed by X-ray photo electron spectroscopy (XPS),
도 3a의 경우는 산화막상에 질화막을 증착후의 N 농도 프로파일을 나타낸 것으로 N이 낮은 농도로 균일하게 존재한다.3A shows the N concentration profile after the nitride film is deposited on the oxide film, where N is uniformly present at a low concentration.
그리고 도 3b의 경우는 질화막에 NH3열처리를 한 경우인데, 질화막의 표면(top surface)에 높은 농도의 N이 존재한다.In the case of FIG. 3B, the NH 3 heat treatment is performed on the nitride film, and a high concentration of N exists on the top surface of the nitride film.
그리고 도 3c의 경우에는 질화막을 N2O 분위기에서 열처리한 경우를 나타낸 것으로, 질화막의 하부에 N이 집중되어 있는 것을 알 수 있다.3C shows the case where the nitride film is heat-treated in an N 2 O atmosphere, where N is concentrated in the lower portion of the nitride film.
그리고 도 3d의 경우에는 질화막을 NH3+ N2O 분위기에서 열처리한 것을 나타낸 것으로, 질화막의 중간 위치에 N이 높은 농도로 존재하는 것을 알 수 있다.3D shows that the nitride film was heat-treated in an NH 3 + N 2 O atmosphere, and it can be seen that N is present at a high concentration in the intermediate position of the nitride film.
그리고 도 3e는 질화막을 증착시킨후 별도의 공정을 진행하지 않은 상태에서의 XPS 농도 프로파일이다.3E is an XPS concentration profile in a state where a separate process is not performed after the nitride film is deposited.
이와 같은 질소 이온 프로파일 결과를 이용하여 게이트 절연막내에 원하는 위치에 원하는 농도로 질소 이온을 위치시킬 수 있다.Using such nitrogen ion profile results, it is possible to place nitrogen ions at a desired concentration in a desired position in the gate insulating film.
이와 같은 본 발명에 따른 반도체 소자의 게이트 절연막 형성 방법은 다음과 같은 효과가 있다.Such a method for forming a gate insulating film of a semiconductor device according to the present invention has the following effects.
첫째, 게이트 절연막내에 질소 이온의 도핑 프로파일을 원하는 위치에 원하는 농도로 구현할 수 있으므로 다양한 특성의 소자를 제조할 수 있다.First, since the doping profile of the nitrogen ions in the gate insulating film can be implemented at a desired concentration, a device having various characteristics can be manufactured.
둘째, 유전 상수 7의 고유전막인 질화막을 사용하여 게이트 절연막의 물리적 두께를 증가시켜 산화막 사용시에 나타났던 직접 터널링에 의한 급격한 누설 전류의 증가를 막을 수 있어 안정적인 소자를 구현할 수 있다.Second, by using a nitride film, which is a dielectric constant of 7, the physical thickness of the gate insulating film is increased to prevent a sudden increase in leakage current due to direct tunneling, which appears when the oxide film is used, thereby achieving a stable device.
셋째, 게이트 절연막의 물리적 두께가 증가하는 것에 의해 보론이 침투하는 것을 적절하게 억제할 수 있어 소자의 문턱 전압이 불안정해지는 문제 및 게이트 절연막의 내압 특성(breakdown voltage) 문제를 해결할 수 있다.Third, the penetration of boron can be appropriately suppressed by increasing the physical thickness of the gate insulating film, thereby solving the problem of unstable threshold voltage and breakdown voltage of the gate insulating film.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087282A KR100451768B1 (en) | 2001-12-28 | 2001-12-28 | Method for fabricating gate dielectric of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087282A KR100451768B1 (en) | 2001-12-28 | 2001-12-28 | Method for fabricating gate dielectric of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030056938A KR20030056938A (en) | 2003-07-04 |
| KR100451768B1 true KR100451768B1 (en) | 2004-10-08 |
Family
ID=32215085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0087282A KR100451768B1 (en) | 2001-12-28 | 2001-12-28 | Method for fabricating gate dielectric of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451768B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831570B1 (en) * | 2006-12-27 | 2008-05-21 | 동부일렉트로닉스 주식회사 | Flash memory device and method for manufacturing thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980028829A (en) * | 1996-10-24 | 1998-07-15 | 문정환 | Thin film formation method using nitrous oxide gas |
| US5885870A (en) * | 1995-11-03 | 1999-03-23 | Motorola, Inc. | Method for forming a semiconductor device having a nitrided oxide dielectric layer |
| KR19990059167A (en) * | 1997-12-30 | 1999-07-26 | 김영환 | Gate oxide film formation method of semiconductor device |
| US6309932B1 (en) * | 1999-01-14 | 2001-10-30 | Agere Systems Guardian Corp | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies |
-
2001
- 2001-12-28 KR KR10-2001-0087282A patent/KR100451768B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885870A (en) * | 1995-11-03 | 1999-03-23 | Motorola, Inc. | Method for forming a semiconductor device having a nitrided oxide dielectric layer |
| KR19980028829A (en) * | 1996-10-24 | 1998-07-15 | 문정환 | Thin film formation method using nitrous oxide gas |
| KR19990059167A (en) * | 1997-12-30 | 1999-07-26 | 김영환 | Gate oxide film formation method of semiconductor device |
| US6309932B1 (en) * | 1999-01-14 | 2001-10-30 | Agere Systems Guardian Corp | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030056938A (en) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541246B2 (en) | Method of manufacturing semiconductor device | |
| US6376318B1 (en) | Method of manufacturing a semiconductor device | |
| JP2001068671A (en) | Manufacture of transistor having elevated source and drain regions | |
| KR100400249B1 (en) | Method for forming the MOS transistor in semiconductor device | |
| JP2001291861A (en) | Mos transistor and method for manufacturing the same | |
| KR100451768B1 (en) | Method for fabricating gate dielectric of semiconductor device | |
| KR100608340B1 (en) | Gate formation method of semiconductor device | |
| KR100486825B1 (en) | Method of manufacturing a semiconductor device | |
| KR100268865B1 (en) | Method for fabricating semiconductor device | |
| KR101006511B1 (en) | Method of manufacturing semiconductor device | |
| KR100306812B1 (en) | Method of forming gate for semiconductor device | |
| KR100607793B1 (en) | Ion implantion method of poly silicon gate electrode | |
| KR100685602B1 (en) | Method for forming gate electrode of semiconductor device | |
| KR0137538B1 (en) | Transistor fabrication method of semiconductor device | |
| KR100995330B1 (en) | Semiconductor device fabricating method | |
| KR100307540B1 (en) | Fabricating method of semiconductor device | |
| KR100541368B1 (en) | Method for fabricating dual gate oxide using plasma | |
| KR100881387B1 (en) | Method for fabricating semiconductor device | |
| KR100622812B1 (en) | Method for fabricating the gate structure of semiconductor device | |
| KR20060002127A (en) | Method for manufacturing a semiconductor device | |
| KR20030054680A (en) | Method for manufacturing a semiconductor device | |
| KR20030056891A (en) | Method for fabricating semiconductor device | |
| KR20050053247A (en) | Method of manufacturing semiconductor device | |
| KR20050071786A (en) | Method for fabricating elevated salicide of semiconductor device | |
| KR20020036555A (en) | method for fabricating of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 15 |