KR20060076453A - Method for forming plug of mim capacitor - Google Patents

Method for forming plug of mim capacitor Download PDF

Info

Publication number
KR20060076453A
KR20060076453A KR1020040114870A KR20040114870A KR20060076453A KR 20060076453 A KR20060076453 A KR 20060076453A KR 1020040114870 A KR1020040114870 A KR 1020040114870A KR 20040114870 A KR20040114870 A KR 20040114870A KR 20060076453 A KR20060076453 A KR 20060076453A
Authority
KR
South Korea
Prior art keywords
film
forming
tisi
substrate
contact hole
Prior art date
Application number
KR1020040114870A
Other languages
Korean (ko)
Inventor
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114870A priority Critical patent/KR20060076453A/en
Publication of KR20060076453A publication Critical patent/KR20060076453A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 공정 단순화를 이룰 수 있는 MIM(Metal Insulator Metal) 캐패시터의 플러그 형성방법을 개시한다. 개시된 본 발명의 방법은, 비트라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 폴리실리콘막을 매립시키는 단계; 상기 콘택홀 내의 폴리실리콘막의 상부 표면에 TiSi2막을 형성하는 단계; 상기 기판 결과물 상에 캐패시터 산화막을 형성하는 단계; 상기 캐패시터 산화막을 식각하여 TiSi2막을 노출시킴과 아울러 스토리지 전극이 형성될 영역을 한정하는 홀을 형성하는 단계; 및 상기 기판 결과물에 대해 질소 분위기에서 표면처리 공정을 진행하여 상기 TiSi2막과 질소의 반응을 통해 폴리실리콘막의 표면에 오믹 콘택층 및 베리어막의 기능을 겸하는 TiSiN막을 형성하는 단계;를 포함하는 것을 특징으로 한다. The present invention discloses a plug forming method of a metal insulator metal (MIM) capacitor capable of simplifying the process. The disclosed method includes forming an interlayer insulating film on a semiconductor substrate on which bit lines are formed; Etching the interlayer insulating film to form a contact hole exposing a substrate; Embedding a polysilicon film in the contact hole; Forming a TiSi 2 film on an upper surface of the polysilicon film in the contact hole; Forming a capacitor oxide layer on the substrate resultant; Etching the capacitor oxide film to expose a TiSi 2 film and to form a hole defining a region where a storage electrode is to be formed; And forming a TiSiN film having a function of an ohmic contact layer and a barrier film on the surface of the polysilicon film by reacting the TiSi 2 film with nitrogen by performing a surface treatment process on the substrate product in a nitrogen atmosphere. do.

Description

엠아이엠 캐패시터의 플러그 형성방법{Method for forming plug of MIM capacitor}Method for forming plug of MIM capacitor

도 1a 내지 도 1f는 본 발명에 따른 엠아이엠(MIM) 캐패시터의 플러그 형성방법을 설명하기 위한 공정별 단면도.1A to 1F are cross-sectional views for each process for explaining a plug forming method of an MIM capacitor according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체기판 2 : 층간절연막1: semiconductor substrate 2: interlayer insulating film

3 : 콘택홀 4 : 폴리실리콘막3: contact hole 4: polysilicon film

5 : TiSi2막 7 : 캐패시터 산화막5: TiSi2 film 7: Capacitor oxide film

8 : 홀 9 : TiSiN막8: hole 9: TiSiN film

10 : 플러그 11 : 스토리지 전극10 plug 11: storage electrode

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 공정 단순화를 이룰 수 있는 MIM(Metal Insulator Metal) 캐패시터의 플러그 형성방법에 관한 것이다. The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a plug of a metal insulator metal (MIM) capacitor capable of simplifying the process.

최근, 메모리 반도체 소자의 디자인 룰(Design rule)이 작아짐에 따라 소망 하는 충전용량을 확보하기 위해 캐패시터의 높이, 즉, 전극 높이는 계속해서 높아지고 있고, 유전막의 두께는 더욱 얇아지고 있다. 이것은 충전용량이 전극 면적 및 유전막의 유전율에 비례하고, 전극간 간격에 해당하는 유전막의 두께에 반비례하기 때문이다. 특히, 전극 높이의 증가는 한계가 있으므로, 충분한 충전용량을 확보하기 위한 연구는 유전막의 두께를 감소시키는 방향 및 새로운 유전막을 개발하는 방향으로 진행되고 있다. In recent years, as the design rule of a memory semiconductor device becomes smaller, the height of the capacitor, that is, the electrode height, continues to increase in order to secure a desired charging capacity, and the thickness of the dielectric film becomes thinner. This is because the charge capacity is proportional to the electrode area and the dielectric constant of the dielectric film and inversely proportional to the thickness of the dielectric film corresponding to the interelectrode spacing. In particular, since the increase in electrode height is limited, researches to secure sufficient charge capacity have been conducted in the direction of reducing the thickness of the dielectric film and developing a new dielectric film.

또한, 충분한 충전용량을 확보하기 위한 연구는 유전막 자체의 개발 뿐만 아니라, 사용하는 전극 물질이 폴리실리콘에서 금속으로 변화하는 추세이다. 예컨데, 유전막 물질로 Ta2O5막을 적용함에 있어서, 전극 물질이 폴리실리콘일 경우에 Ta2O5의 유전막 두께를 낮추면 누설전류의 증가가 초래되지만, 전극 물질이 금속일 경우에 Ta2O5의 유전막 두께를 낮추더라도 유효산화막두께(Tox)를 낮추어 충전용량을 확보함과 동시에 누설전류 특성도 확보할 수 있다. In addition, research to secure sufficient charge capacity is not only the development of the dielectric film itself, but also the trend of changing the electrode material used from polysilicon to a metal. For example, in applying a Ta2O5 film as a dielectric material, when the electrode material is polysilicon, lowering the thickness of the dielectric film of Ta2O5 causes an increase in leakage current. By lowering the Tox, the charging capacity can be secured and the leakage current characteristic can be secured.

결국, 메모리 반도체 소자의 고집적화에 부합하는 충분한 충전용량의 확보를 위해서는 금속 전극의 채용이 불가피하다. As a result, it is inevitable to employ a metal electrode in order to secure sufficient charge capacity in accordance with high integration of the memory semiconductor device.

한편, 전극 물질로서 금속을 적용한 MIM(Metal Insulator Metal) 캐패시터를 제조함에 있어서는 스토리지 전극의 형성전 플러그(plug), 즉, 스토리지 노드 콘택(SNC)의 형성이 중요하다. 이것은 금속 스토리지 전극과 실리콘 재질의 플러그간 안정적인 오믹 콘택(ohmic contact)이 이루어져야 함은 물론 금속 스토리지 전극으로부터 실리콘 플러그로의 금속 원자 확산에 따른 결함 발생이 적절히 차단되어야 하기 때문이다. Meanwhile, in manufacturing a metal insulator metal (MIM) capacitor using metal as an electrode material, it is important to form a plug before forming a storage electrode, that is, forming a storage node contact (SNC). This is because stable ohmic contact between the metal storage electrode and the plug made of silicon must be made, and defects caused by diffusion of metal atoms from the metal storage electrode to the silicon plug must be properly blocked.

종래에는 MIM 캐패시터의 플러그를 형성하기 위해 다음과 같은 공정들을 진행한다. Conventionally, the following processes are performed to form a plug of a MIM capacitor.

먼저, 비트라인이 형성된 반도체기판의 전면 상에 층간절연막을 형성한 후, 공지의 공정에 따라 그 표면을 평탄화시킨다. 그런다음, 상기 층간절연막을 식각하여 기판 또는 기판 상에 형성된 랜딩플러그폴리(LPP)를 노출시키는 콘택홀을 형성한다. First, an interlayer insulating film is formed on the entire surface of the semiconductor substrate on which the bit lines are formed, and then the surface thereof is flattened according to a known process. Then, the interlayer insulating layer is etched to form a contact hole exposing a substrate or a landing plug poly (LPP) formed on the substrate.

그 다음, 상기 콘택홀을 매립시키도록 층간절연막 상에 폴리실리콘막을 증착한 다음, 평탄화하여 랜딩 플러그 폴리를 형성하고, 에치-백(etch-back)을 행하여 콘택홀 내에 매립된 폴리실리콘막의 상부를 리세스(recess)시킨다. Then, a polysilicon film is deposited on the interlayer insulating film so as to fill the contact hole, and then planarized to form a landing plug poly, and then etch-back to form an upper portion of the polysilicon film embedded in the contact hole. Recess.

다음으로, 오믹 콘택을 유도하기 위해 기판 결과물 상에 Ti를 증착한 후, 급속열공정을 진행하여 폴리실리콘막의 표면에 TiSi2를 형성하고, 그런다음, 미반응한 Ti를 제거한다. Next, Ti is deposited on the substrate resultant to induce ohmic contact, and then a rapid thermal process is performed to form TiSi 2 on the surface of the polysilicon film, and then unreacted Ti is removed.

그리고나서, 리세스된 콘택홀 부분을 매립하도록 기판 결과물 상에 베리어 금속인 TiN막을 증착한 후, 인접하는 플러그들간의 격리가 이루어지도록 상기 TiN막을 CMP(Chemical Mechanical Polishing)하여, 최종적으로 상부에 차례로 TiSi2의 오믹 콘택층 및 TiN의 베리어 금속을 갖는 폴리 플러그를 형성한다. Then, a TiN film, which is a barrier metal, is deposited on the substrate resultant to fill the recessed contact hole portion, and then the TiN film is chemically mechanical polished (CMP) so as to be isolated between adjacent plugs, and finally, on top of each other. A poly plug having an ohmic contact layer of TiSi 2 and a barrier metal of TiN is formed.

그러나, 전술한 바와 같은 종래의 MIM 캐패시터의 플러그 형성방법은 전극 물질로 도핑된 실리콘을 적용하는 경우 보다 공정이 매우 복잡하고, 특히, 플러그 리세스라는 공정이 수반되는 것과 관련해서 캐패시터의 구성이 어려울 뿐만 아니라 가격 경쟁력이 저하되는 문제점이 있다. However, the plug forming method of the conventional MIM capacitor as described above is more complicated than the case of applying silicon doped with an electrode material, and in particular, it is difficult to construct the capacitor in connection with a process called a plug recess. In addition, there is a problem that the price competitiveness is lowered.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 공정 단순화를 이룰 수 있는 MIM 캐패시터의 플러그 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a plug of a MIM capacitor, which can be made to solve the conventional problems as described above, which can simplify the process.

또한, 본 발명은, 공정 단순화를 통해 캐패시터의 구성이 용이해지도록 함과 아울러 가격 경쟁력을 높일 수 있는 MIM 캐패시터의 플러그 형성방법을 제공함에 그 다른 목적이 있다. In addition, another object of the present invention is to provide a method of forming a plug of a MIM capacitor, which facilitates the construction of a capacitor through a simplified process and increases price competitiveness.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 비트라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 폴리실리콘막을 매립시키는 단계; 상기 콘택홀 내의 폴리실리콘막의 상부 표면에 TiSi2막을 형성하는 단계; 상기 기판 결과물 상에 캐패시터 산화막을 형성하는 단계; 상기 캐패시터 산화막을 식각하여 TiSi2막을 노출시킴과 아울러 스토리지 전극이 형성될 영역을 한정하는 홀을 형성하는 단계; 및 상기 기판 결과물에 대해 질소 분위기에서 표면처리 공정을 진행하여 상기 TiSi2막과 질소의 반응을 통해 폴리실리콘막의 표면에 오믹 콘택층 및 베리어막의 기능을 겸하는 TiSiN막을 형성하는 단계;를 포함하는 MIM 캐패시터의 플러그 형성방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming an interlayer insulating film on a semiconductor substrate formed bit line; Etching the interlayer insulating film to form a contact hole exposing a substrate; Embedding a polysilicon film in the contact hole; Forming a TiSi 2 film on an upper surface of the polysilicon film in the contact hole; Forming a capacitor oxide layer on the substrate resultant; Etching the capacitor oxide film to expose a TiSi 2 film and to form a hole defining a region where a storage electrode is to be formed; And forming a TiSiN film, which functions as an ohmic contact layer and a barrier film, on the surface of the polysilicon film by reacting the TiSi 2 film with nitrogen by performing a surface treatment process on the substrate product in a nitrogen atmosphere. Provided is a plug forming method.

여기서, 상기 콘택홀 내의 폴리실리콘막의 상부 표면에 TiSi2막을 형성하는 단계는, 상기 폴리실리콘막을 포함한 층간절연막 상에 Ti막을 증착하는 단계; 상기 기판 결과물에 대해 급속열공정을 진행하여 폴리실리콘막의 표면에 TiSi2막을 형성하는 단계; 및 상기 기판 결과물에 대해 CMP 공정을 진행하여 TiSi2막을 형성하기 위한 급속열공정시 미반응한 Ti막을 제거하는 단계;로 구성된다. The forming of the TiSi 2 film on the upper surface of the polysilicon film in the contact hole may include: depositing a Ti film on the interlayer insulating film including the polysilicon film; Forming a TiSi 2 film on the surface of the polysilicon film by performing a rapid thermal process on the substrate resultant; And removing the unreacted Ti film during the rapid thermal process for forming the TiSi 2 film by performing a CMP process on the substrate resultant.

또한, 상기 TiSiN막을 형성하기 위한 표면처리는 질화물 반응이 촉진되도록 비활성가스를 이용한 플라즈마 처리로 진행한다. In addition, the surface treatment for forming the TiSiN film proceeds with a plasma treatment using an inert gas to promote the nitride reaction.

상기 표면처리는 NH3 또는 N2 가스 분위기 및 600∼700℃의 온도에서 진행한다. The surface treatment is carried out in an NH 3 or N 2 gas atmosphere and a temperature of 600 to 700 ° C.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명에 따른 MIM 캐패시터의 플러그 형성방법을 설명하기 위한 공정별 단면도이다. 1A to 1F are cross-sectional views of processes for explaining a method of forming a plug of a MIM capacitor according to the present invention.

도 1a를 참조하면, 비트라인을 포함한 소정의 하부 패턴들(도시안됨)이 형성된 반도체기판(1)을 마련한다. 그런다음, 상기 비트라인을 덮도록 기판(1)의 전면 상에 층간절연막(2)을 증착한 후, 공지의 공정에 따라 그 표면을 평탄화시킨다. Referring to FIG. 1A, a semiconductor substrate 1 on which predetermined lower patterns (not shown) including bit lines are formed is provided. Then, an interlayer insulating film 2 is deposited on the entire surface of the substrate 1 so as to cover the bit line, and then the surface thereof is planarized according to a known process.

다음으로, 상기 층간절연막(2)을 식각하여 기판 접합영역 또는 기판 접합영역 상에 형성된 랜딩플러그콘택(LPP)을 노출시키는 콘택홀(3)을 형성한다. 그런다음, 상기 콘택홀(3)을 매립하도록 기판 전면 상에 폴리실리콘막(4)을 증착한 후, 층간절연막(2)이 노출될 때까지 상기 폴리실리콘막(4)을 에치-백 또는 CMP한다. Next, the interlayer insulating layer 2 is etched to form a contact hole 3 exposing the landing plug contact LLP formed on the substrate bonding region or the substrate bonding region. Then, the polysilicon film 4 is deposited on the entire surface of the substrate to fill the contact hole 3, and then the polysilicon film 4 is etched back or CMP until the interlayer insulating film 2 is exposed. do.

도 1b를 참조하면, 오믹 콘택을 유도하기 위해 상기 단계까지의 기판 결과물 상에 Ti막을 증착한다. 그런다음, 기판 결과물에 대해 급속열공정(Rapid Thermal Process)을 진행하여 폴리실리콘막(4)의 표면에 TiSi2막(5)을 형성한다. Referring to FIG. 1B, a Ti film is deposited on the substrate resultant up to this step to induce ohmic contact. Then, a rapid thermal process is performed on the substrate product to form a TiSi 2 film 5 on the surface of the polysilicon film 4.

도 1c를 참조하면, 기판 결과물에 대해 CMP 공정을 진행하여 층간절연(2)막 위로 형성된 TiSi2막 부분을 제거함과 아울러 상기 TiSi2막(5)을 형성하기 위한 급속열공정시에 미반응한 Ti막을 제거하여 인접한 부분들간을 상호 분리시킨다. Referring to FIG. 1C, the CMP process is performed on the substrate product to remove the TiSi 2 film portion formed on the interlayer insulating film 2 and to remove the unreacted Ti film during the rapid thermal process for forming the TiSi 2 film 5. To separate adjacent parts from each other.

도 1d를 참조하면, TiSi2막(5)을 포함한 층간절연막(2) 상에 식각정지막으로서 질화막(6)을 증착하고, 상기 질화막(6) 상에 소망하는 전극 높이에 대응하는 두께로 캐패시터 산화막(7)을 증착한다. 그런다음, 상기 캐패시터 산화막(7)과 질화막(6)을 식각하여 TiSi2막(5)을 노출시키면서 스토리지 전극이 형성될 영역을 한정하는 홀(8)을 형성한다. Referring to FIG. 1D, a nitride film 6 is deposited as an etch stop film on the interlayer insulating film 2 including the TiSi 2 film 5, and a capacitor oxide film is formed on the nitride film 6 to a thickness corresponding to a desired electrode height. (7) is deposited. Then, the capacitor oxide film 7 and the nitride film 6 are etched to expose the TiSi 2 film 5 to form a hole 8 defining a region where the storage electrode is to be formed.

도 1e를 참조하면, 기판 결과물에 대해 질소 분위기, 즉, N+를 갖는 NH3 또는 N2 가스 분위기 및 600∼700℃의 온도에서 표면처리 공정을 진행하고, 이를 통해, 홀(8)에 의해 노출된 TiSi2막을 질화시켜서 폴리실리콘막(4) 상에 3원계 질화물인 TiSiN막(9)을 형성함으로써, 최종적으로 상부에 오믹 콘택층 및 베리어막으로서 TiSiN막(9)을 갖는 본 발명에 따른 플러그(10)를 형성한다. 이때, 상기 TiSiN막(9)을 형성하기 위한 표면처리 공정은 질화물의 반응이 촉진되도록 Ar 및 He과 같은 비활성가스를 이용한 플라즈마 처리로 진행함이 바람직하다. Referring to FIG. 1E, the surface of the substrate is subjected to a surface treatment process under a nitrogen atmosphere, that is, NH 3 or N 2 gas atmosphere having N + and a temperature of 600 to 700 ° C., through which the TiSi 2 exposed by the hole 8. The plug 10 according to the present invention having the TiSiN film 9 as a ohmic contact layer and a barrier film on the upper end by forming a nitride-based TiSiN film 9 on the polysilicon film 4 by nitriding the film. To form. In this case, it is preferable that the surface treatment process for forming the TiSiN film 9 proceeds with a plasma treatment using an inert gas such as Ar and He so as to promote the reaction of the nitride.

여기서, 상기 TiSiN막(9)은 플러그(10)와 이후에 형성될 금속 스토리지 전극간 오믹 콘택을 이룸과 아울러 그 자체로 금속 스토리지 전극으로부터 플러그(10)로의 금속 원자의 확산을 방지하는 베리어막으로서의 기능을 할 수 있다. Here, the TiSiN film 9 forms an ohmic contact between the plug 10 and the metal storage electrode to be formed later, and itself as a barrier film that prevents diffusion of metal atoms from the metal storage electrode to the plug 10. Can function.

따라서, 본 발명은 오믹 콘택을 유도함과 아울러 베리어 금속을 형성하기 위한 종래의 플러그 리세스 공정을 진행하지 않아도 되므로, 그에 해당하는 만큼의 공정 단순화를 이룰 수 있으며, 특히, 공정 마진의 확보를 통해 캐패시터의 구성을 용이하게 할 수 있다. Therefore, the present invention does not require the conventional plug recess process for inducing the ohmic contact and forming the barrier metal, so that the process can be simplified as much as possible, and in particular, the capacitor can be secured by securing a process margin. The configuration of can be facilitated.

또한, 본 발명은 베리어막으로서 종래의 TiN 대신에 TiSiN막을 형성하기 때문에 상기 TiN을 이용하는 경우 보다 안정적인 내산화 특성을 확보할 수 있다. In addition, since the present invention forms a TiSiN film instead of the conventional TiN as the barrier film, more stable oxidation resistance can be ensured when the TiN is used.

도 1f를 참조하면, 공지의 공정에 따라 홀(8)의 표면 상에 TiSiN막(9)과 콘택되고, 그리고, TiN, W, WN, Ru 등의 금속으로 이루어진 스토리지 전극(11)을 형성한다. 이때, 상기 스토리지 전극(11)은, 바람직하게, Ru으로 형성하며, 이러한 Ru은 웨이퍼 온도를 200∼350℃로 유지하면서 반응로의 압력을 수 mTorr∼수 Torr로 유지한 상태로, Tri(2,4-octanedionato)ruthenium을 기상상태로 만들어 이를 소오스가스로 주입하면서 반응가스로 O2를 수십∼수백 sccm으로 주입하여 증착한다. Referring to FIG. 1F, a storage electrode 11 made of a metal such as TiN, W, WN, Ru, or the like is contacted with the TiSiN film 9 on the surface of the hole 8 according to a known process. . At this time, the storage electrode 11 is preferably formed of Ru, and such Ru is maintained in a state in which the pressure of the reactor is maintained at several mTorr to several Torr while maintaining the wafer temperature at 200 to 350 ° C. , 4-octanedionato) ruthenium is made into a gaseous state and injected into a source gas, followed by deposition of dozens to hundreds of sccm of O2 as a reaction gas.

이후, 도시하지는 않았으나, 스토리지 전극(10) 상에 Ta2O5와 같은 고유전율의 유전막과 Ru 또는 TiN과 같은 금속 재질의 플레이트 전극을 차례로 형성하여 MIM 캐패시터를 형성한다. 이때, Ta2O5막은 웨이퍼 온도가 300∼400℃로 유지되고, 압력이 0.1∼1.2Torr로 유지된 반응로 내에 Ta(OC2H5)5를 온도가 170∼190℃로 유지되는 기화기에서 기상상태로 만들어 이를 소오스가스로 주입하면서 반응가스인 O2 가스를 10∼1000sccm 정도 주입하여 증착하며, 상기 Ta2O5막의 증착 후에는 300∼500℃에서 N2O 플라즈마 또는 UV/O3 처리를 행하고, 연이어, 500∼700℃에서 N2 및 O2 가스를 이용한 급속열공정 또는 퍼니스 열처리를 실시한다. Subsequently, although not shown, a MIM capacitor is formed by sequentially forming a dielectric film having a high dielectric constant such as Ta 2 O 5 and a plate electrode made of metal such as Ru or TiN on the storage electrode 10. At this time, the Ta2O5 film is made into a gaseous state in a vaporizer in which Ta (OC2H5) 5 is maintained at 170 to 190 ° C in a reactor in which the wafer temperature is maintained at 300 to 400 ° C and the pressure is maintained at 0.1 to 1.2 Torr. While injecting a gas, O2 gas, which is a reaction gas, is injected by 10 to 1000 sccm, and deposited. After deposition of the Ta2O5 film, N2O plasma or UV / O3 treatment is performed at 300 to 500 ° C, followed by N2 and O2 at 500 to 700 ° C. A rapid thermal process or furnace heat treatment using gas is carried out.

한편, 상기 Ta2O5막의 증착 전, 캐패시터 산화막을 제거하여 오목형이 아닌 실린더형 구조로 캐패시터를 형성할 수 있다. Meanwhile, before the deposition of the Ta 2 O 5 film, the capacitor oxide film may be removed to form the capacitor in a cylindrical structure rather than a concave shape.

이상에서와 같이, 본 발명은 베리어 금속이 매립될 공간을 확보하기 위한 폴리 플러그의 리세스 공정을 생략함으로써 공정 단순화를 이룰 수 있으며, 또한, 베리어 물질로서 TiN 대신에 TiSiN의 3원계 질화물을 이용함으로써 플러그의 안정적인 내산화성을 확보할 수 있고, 결국, MIM 캐패시터의 신뢰성을 높임과 아울러 공정을 단순화시켜 제품의 가격 경쟁력을 높일 수 있다. As described above, the present invention can simplify the process by omitting the recess of the poly plug to secure the space in which the barrier metal will be buried, and also by using the ternary nitride of TiSiN instead of TiN as the barrier material. Stable oxidation resistance of the plug can be ensured, and consequently, the reliability of the MIM capacitor can be improved and the process can be simplified to increase the price competitiveness of the product.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

Claims (4)

비트라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계; Forming an interlayer insulating film on the semiconductor substrate on which the bit lines are formed; 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; Etching the interlayer insulating film to form a contact hole exposing a substrate; 상기 콘택홀 내에 폴리실리콘막을 매립시키는 단계; Embedding a polysilicon film in the contact hole; 상기 콘택홀 내의 폴리실리콘막의 상부 표면에 TiSi2막을 형성하는 단계; Forming a TiSi 2 film on an upper surface of the polysilicon film in the contact hole; 상기 기판 결과물 상에 캐패시터 산화막을 형성하는 단계; Forming a capacitor oxide layer on the substrate resultant; 상기 캐패시터 산화막을 식각하여 TiSi2막을 노출시킴과 아울러 스토리지 전극이 형성될 영역을 한정하는 홀을 형성하는 단계; 및 Etching the capacitor oxide film to expose a TiSi 2 film and to form a hole defining a region where a storage electrode is to be formed; And 상기 기판 결과물에 대해 질소 분위기에서 표면처리 공정을 진행하여 상기 TiSi2막과 질소의 반응을 통해 폴리실리콘막의 표면에 오믹 콘택층 및 베리어막의 기능을 겸하는 TiSiN막을 형성하는 단계;를 포함하는 것을 특징으로 하는 MIM 캐패시터의 플러그 형성방법. Performing a surface treatment process on the substrate product in a nitrogen atmosphere to form a TiSiN film having a function of an ohmic contact layer and a barrier film on the surface of the polysilicon film by reacting the TiSi 2 film with nitrogen; Method of forming a plug of a MIM capacitor. 제 1 항에 있어서, 상기 콘택홀 내의 폴리실리콘막의 상부 표면에 TiSi2막을 형성하는 단계는, The method of claim 1, wherein the forming of the TiSi 2 film on the upper surface of the polysilicon film in the contact hole comprises: 상기 폴리실리콘막을 포함한 층간절연막 상에 Ti막을 증착하는 단계; Depositing a Ti film on the interlayer insulating film including the polysilicon film; 상기 기판 결과물에 대해 급속열공정을 진행하여 폴리실리콘막의 표면에 TiSi2막을 형성하는 단계; 및 Forming a TiSi 2 film on the surface of the polysilicon film by performing a rapid thermal process on the substrate resultant; And 상기 기판 결과물에 대해 화학적기계연마 공정을 진행하여 TiSi2막을 형성하 기 위한 급속열공정시 미반응한 Ti막을 제거하는 단계;로 구성되는 것을 특징으로 하는 MIM 캐패시터의 플러그 형성방법.Removing unreacted Ti film during a rapid thermal process for forming a TiSi 2 film by performing a chemical mechanical polishing process on the substrate product. 제 1 항에 있어서, 상기 TiSiN막을 형성하기 위한 표면처리는 질화물 반응이 촉진되도록 비활성가스를 이용한 플라즈마 처리로 진행하는 것을 특징으로 하는 MIM 캐패시터의 플러그 형성방법. The method for forming a plug of a MIM capacitor according to claim 1, wherein the surface treatment for forming the TiSiN film is performed by plasma treatment using an inert gas to promote a nitride reaction. 제 3 항에 있어서, 상기 표면처리는 NH3 또는 N2 가스 분위기 및 600∼700℃의 온도에서 진행하는 것을 특징으로 하는 MIM 캐패시터의 플러그 형성방법. The method for forming a plug of a MIM capacitor according to claim 3, wherein the surface treatment is performed in an NH 3 or N 2 gas atmosphere and a temperature of 600 to 700 ° C.
KR1020040114870A 2004-12-29 2004-12-29 Method for forming plug of mim capacitor KR20060076453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114870A KR20060076453A (en) 2004-12-29 2004-12-29 Method for forming plug of mim capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114870A KR20060076453A (en) 2004-12-29 2004-12-29 Method for forming plug of mim capacitor

Publications (1)

Publication Number Publication Date
KR20060076453A true KR20060076453A (en) 2006-07-04

Family

ID=37168727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114870A KR20060076453A (en) 2004-12-29 2004-12-29 Method for forming plug of mim capacitor

Country Status (1)

Country Link
KR (1) KR20060076453A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900228B1 (en) 2006-12-14 2009-05-29 주식회사 하이닉스반도체 Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900228B1 (en) 2006-12-14 2009-05-29 주식회사 하이닉스반도체 Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100449949B1 (en) Method for fabricating capacitor in ferroelectric memory device
KR100401503B1 (en) Method for fabricating capacitor of semiconductor device
KR20080071648A (en) Wiring of semiconductor device and method for manufacturing the same
KR100533971B1 (en) Method of manufacturing capacitor for semiconductor device
US7115468B2 (en) Semiconductor device and method for fabricating the same
US6656784B2 (en) Method for fabricating capacitors
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
KR20020031283A (en) Integrated Circuit Device And Method For Manufacture The Same
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
JP2002124649A (en) Semiconductor integrated circuit device and the manufacturing method therefor
US6960504B2 (en) Method for fabricating capacitor
US20070020844A1 (en) Method for fabricating bit line of memory device
KR100376268B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20060076453A (en) Method for forming plug of mim capacitor
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR20030047373A (en) A method for forming a capacitor of a semiconductor device
US6511880B2 (en) Capacitor of a semiconductor device and method of manufacturing the same
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR20020002756A (en) Method of forming a capacitor in a semiconductor device
KR100359784B1 (en) Method for Fabricating Capacitor of Semiconductor Device
KR100846384B1 (en) Method for fabricating semiconductor device
KR100722986B1 (en) Method for fabricating capacitor
KR100972553B1 (en) Capacitor in ferroelcetric random access memory and method for fabricating the same
KR100694995B1 (en) Method of manufacturing a capacitor in semiconductor device
KR100694991B1 (en) Method of forming a capacitor in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application