KR20060076237A - 전자 장치 및 전자 장치의 형성 방법 - Google Patents

전자 장치 및 전자 장치의 형성 방법 Download PDF

Info

Publication number
KR20060076237A
KR20060076237A KR1020050131908A KR20050131908A KR20060076237A KR 20060076237 A KR20060076237 A KR 20060076237A KR 1020050131908 A KR1020050131908 A KR 1020050131908A KR 20050131908 A KR20050131908 A KR 20050131908A KR 20060076237 A KR20060076237 A KR 20060076237A
Authority
KR
South Korea
Prior art keywords
organic layer
pixel
electrode
layer
organic
Prior art date
Application number
KR1020050131908A
Other languages
English (en)
Inventor
강 유
Original Assignee
듀폰 디스플레이즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 듀폰 디스플레이즈, 인크. filed Critical 듀폰 디스플레이즈, 인크.
Publication of KR20060076237A publication Critical patent/KR20060076237A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

전자 장치는 기판 및 제1 화소를 포함한다. 제1 화소는 기판 위에 놓이고 제1 전자 부품을 포함하는 제1 화소 구동 회로를 포함한다. 제1 전자 부품은 제1 전극 및 제1 유기층을 포함한다. 제1 전극은 제1 화소 구동 회로의 적어도 일부 위에 놓인다. 제1 화소 내에서, 제1 유기층이 제1 전극 위에 놓이고, 제1 유기층이 웰 구조와 접촉하지 않으며, 제1 유기층이 중심부 및 가장자리부를 포함한다. 제1 유기층의 가장자리부는 제1 유기층의 중심부와는 현저히 상이한 두께를 갖고, 평면도로부터, 제1 유기층의 가장자리부의 적어도 일부가 제1 화소 구동 회로의 적어도 일부 위에 놓인다.
전자 장치, 화소, 화소 구동 회로, 전자 부품

Description

전자 장치 및 전자 장치의 형성 방법{ELECTRONIC DEVICES AND PROCESSES FOR FORMING ELECTRONIC DEVICES}
도 1 및 도 2는 각각 유기층의 평면도 및 단면도를 도시한 것이다.
도 3은 일례의 화소 구동 회로를 도시한 개략도이다.
도 4는 제1 전극 및 화소 구동 회로를 포함한 일례의 전자 장치를 형성하는 방법을 도시하는 단면도이다.
도 5 및 도 6은 도 4에 도시된 바와 같이 일례의 전자 장치를 형성하는 방법을 도시하는 단면도이다.
도 7은, 유기층이 제1 전극 위 및 적어도 부분적으로 화소 구동 회로 위에 인쇄된, 일례의 전자 장치를 형성하는 방법을 도시하는 단면도이다.
도 8 및 도 9는 제1 전극 및 적어도 부분적으로 화소 구동 회로 위에서 형성된 유기층을 포함하는 일례의 전자 장치를 형성하는 방법을 도시하는 단면도이다.
도 10은 유기층 위에 형성된 제2 전극을 포함하는 일례의 전자 장치를 형성하는 방법을 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 810: 유기층
306: 선택 트랜지스터
308: 전기용량 전자 부품
310: 구동 트랜지스터
444: 전극
460, 462, 464: 화소
560: 기판
[문헌 1] 미국 특허 4,356,429호
[문헌 2] 미국 특허 4,539,507호
[문헌 3] 미국 특허 출원 공개 2002/0121638호
[문헌 4] 미국 특허 6,459,199호
[문헌 5] 미국 특허 5,247,190호
[문헌 6] 미국 특허 5,408,109호
[문헌 7] 미국 특허 5,317,169호
[문헌 8] PCT 출원 WO 02/02714호
[문헌 9] 미국 특허 출원 공개 US 2001/0019782호
[문헌 10] EP 1 191 612호
[문헌 11] PCT 출원 WO 02/15645호
[문헌 12] PCT 출원 WO 02/31896호
[문헌 13] EP 1 191 614호
본 발명은 일반적으로 전자 장치 및 전자 장치의 형성 방법, 더욱 구체적으로는 적어도 부분적으로 화소 구동 회로 위에 놓인 유기층을 가진 전자 장치 및 이러한 전자 장치의 형성 방법에 관한 것이다.
제조업자들은 유기 전자 부품, 예컨대 유기 발광 다이오드(OLED)를 포함한 전자 장치로 점점 더 관심을 돌리고 있다. 유기 전자 부품의 한가지 유형은 2개의 전극, 애노드 및 캐소드 사이에 위치한 유기 활성층을 포함한다. 디스플레이 부품을 위하여, 전극을 가로질러 포텐셜을 적용하면 유기 활성층이 여기되고, 그 결과 가시광과 같은 전자기 복사선이 방출된다. 센서 부품을 위하여, 유기 활성층에 의한 전자기 복사선의 흡수에 의해 전기 포텐셜이 얻어진다. 일반적으로, 유기 전자 부품은 가로줄로 배열되고, 몇 개의 가로줄이 전자 장치의 일부를 형성한다.
그러나, OLED와 같은 유기 전자 부품을 가진 전자 장치를 제조하기 위한 종래의 방법은 비용이 많이 든다. 부분적으로, 이러한 비용은 느린 제조 방법, 예컨대 잉크-젯 인쇄로부터 유래된다. 전형적으로, 잉크-젯 인쇄는 유기 액체 조성물의 방울을 가로줄을 따라 성분 씩 웰 구조에 놓고, 성분 구조의 어레이를 통해 가로줄씩 단계를 밟아가는 것을 포함한다. 잉크-젯 인쇄 헤드는 40 mm/s의 느린 속도로 성분 사이에서 이동한다. 그 결과, 이러한 방법은 시간 소모적이고, 장치의 처리량을 제한한다.
또한, 이러한 방법은 액체 조성물의 침착을 유도하는 구조를 사용한다. 웰 구조와 같은 구조는 일반적으로 유기 전자 부품의 형성에서 사용된 기본 전극을 부분적으로 덮고, 능동 매트릭스 OLED 장치에서 전극과 관련된 화소 구동 회로를 덮는다. 화소 구동 회로 내에서 전자 부품은 전형적으로 빛 및 전자기 복사선에 민감하고, TFT 트랜지스터와 같은 전자 부품은 시간 경과에 따라 그리고 복사선에 노출시에 분해된다. 그러나, 전극이 구조에 의해 부분적으로 덮힐 때, 유기 전자 부품의 유기층의 침착을 위해 유용한 표면적이 감소된다. 또한, 유용한 표면적은 구조의 벽 가까이에서 두께 변화에 의해 더욱 감소된다. 이러한 두께 변화는 유기 전자 장치, 예컨대 디스플레이 장치에서 효과적인 방출 면적을 감소시킨다. 그 자체로서, 민감성 전자 부품에 대한 노출을 막는 것과 유용한 표면적에 관한 부품 성능 사이에 대립이 존재한다.
발명의 요약
전자 장치는 기판 및 제1 화소를 포함한다. 제1 화소는 기판 위에 놓이고 제1 전자 부품을 포함하는 제1 화소 구동 회로를 포함한다. 제1 전자 부품은 제1 전극 및 제1 유기층을 포함한다. 제1 전극은 제1 화소 구동 회로의 적어도 일부 위에 놓여 있다. 제1 화소 내에서, 제1 유기층이 제1 전극 위에 놓여 있고, 제1 유기층이 웰 구조와 접촉되지 않고, 제1 유기층이 중심부 및 가장자리부를 포함한다. 제1 유기층의 가장자리부는 제1 유기층의 중심부와는 현저히 상이한 두께를 갖고, 평면도로부터 제1 유기층의 가장자리부의 적어도 일부가 제1 화소 구동 회로의 적어도 일부 위에 놓인다.
전자 장치를 형성하기 위한 방법은, 기판 위에 제1 화소 구동 회로를 형성하 고, 제1 전자 부품의 제1 전극을 기판 위에 형성하는 것을 포함하며, 이때 제1 전극이 제1 화소 구동 회로의 적어도 일부 위에 놓인다. 방법은 제1 전자 부품의 제1 전극 위에 제1 유기층을 형성하는 것을 포함한다. 기판은 제1 유기층의 일부를 형성하는 동안에 제1 화소 구동 회로의 적어도 일부 위에 웰 구조를 포함하지 않는다. 제1 유기층은 중심부 및 가장자리부를 포함하고, 제1 유기층의 가장자리부는 제1 유기층의 중심부와 현저히 상이하다. 평면도로부터, 제1 유기층의 가장자리부의 적어도 일부가 제1 화소 구동 회로의 적어도 일부 위에 놓인다.
상기 개략적인 설명 및 하기 상세한 설명은 단지 본 발명을 예증하고 설명하기 위한 것일 뿐 첨부된 청구의 범위에 한정된 바와 같이 본 발명을 제한하지 않는다.
또한, 당업자라면, 도면에서의 요소들은 단순하고 명확하게 나타내기 위해 도시되며 반드시 일정한 비율에 따라 그릴 필요가 없다는 것을 이해할 것이다. 예를들어, 본 발명의 구현양태의 이해를 돕기 위하여, 도면에서 일부 요소들의 치수는 다른 요소들에 비해 과장될 수도 있다.
본 발명은, 화소 구동 회로 내에서 전자 부품이 전형적으로 빛 및 전자기 복사선에 민감하고, TFT 트랜지스터와 같은 전자 부품은 시간 경과에 따라 그리고 복사선에 노출시에 분해되는 한편, 전극이 구조에 의해 부분적으로 덮힐 때, 유기 전자 부품의 유기층의 침착을 위해 유용한 표면적이 감소되고, 또한 유용한 표면적이 구조의 벽 가까이에서 두께 변화에 의해 더욱 감소되어 유기 전자 장치, 예컨대 디 스플레이 장치에서 효과적인 방출 면적을 감소시켜서, 민감성 전자 부품에 대한 노출을 막는 것과 유용한 표면적에 관한 부품 성능 사이에 대립이 존재하는 문제를 해결하고자 한다.
하나의 구현양태에서, 전자 장치는 기판 및 제1 화소를 포함한다. 제1 화소는 기판 위에 놓이고 제1 전자 부품을 포함하는 제1 화소 구동 회로를 포함한다. 제1 전자 부품은 제1 전극 및 제1 유기층을 포함한다. 제1 전극은 제1 화소 구동 회로의 적어도 일부 위에 놓인다. 제1 화소 내에서, 제1 유기층은 제1 전극 위에 놓이고, 제1 유기층은 웰 구조와 접촉하지 않고, 제1 유기층은 중심부 및 가장자리부를 포함한다. 제1 유기층의 가장자리부는 제1 유기층의 중심부와 상이한 두께를 갖고, 평면도로부터 제1 유기층의 가장자리부의 적어도 일부가 제1 화소 구동 회로의 적어도 일부 위에 놓인다.
하나의 구현양태에서, 제1 화소 구동 회로는 선택 트랜지스터 및 구동 트랜지스터를 포함한다. 평면도로부터, 제1 유기층의 가장자리부의 적어도 일부가 선택 트랜지스터, 구동 트랜지스터 또는 이들의 조합 위에 놓인다. 하나의 실시예에서, 제1 유기층의 가장자리부의 적어도 일부가 선택 트랜지스터의 위에 놓인다.
다른 구현양태에서, 전자 장치는 제1 전력 공급선, 제2 전력 공급선, 데이타선, 및 선택선을 포함한다. 평면도로부터, 제1 유기층의 가장자리부의 적어도 일부가 제1 전력 공급선, 제2 전력 공급선, 데이타선, 선택선, 또는 이들의 조합 위에 놓인다. 예를들어, 제1 유기층의 가장자리부는 선택선 위에 놓일 수도 있다.
추가의 구현양태에서, 전자 장치는 제2 전극을 더욱 포함하고, 여기에서 제1 유기층은 제1 유기 활성층이고 제2 전극이 제1 유기 활성층 위에 놓인다. 전자 장치는 유기 전자 장치일 수도 있다.
다른 구현양태에서, 전자 장치는 제2 화소를 더욱 포함한다. 제2 화소는 기판 위에 놓인 제2 화소 구동 회로를 포함하고 제2 전자 부품을 포함한다. 제2 전자 부품은 제1 전극 및 제2 유기층을 포함한다. 제1 유기층은 제2 유기층과 상이한 조성을 가진 제1 유기 활성층이다. 제2 전자 부품의 제1 전극은 제2 화소 구동 회로의 적어도 일부 위에 놓인다. 제2 화소 내에서, 제2 유기층이 제2 전자 부품의 제1 전극 위에 놓이고, 제2 유기층은 웰 구조와 접촉하지 않고, 제2 유기층은 중심부 및 가장자리부를 포함한다. 제2 유기층의 가장자리부는 제2 유기층의 중심부와 상이한 두께를 갖는다. 평면도로부터, 제2 유기층의 가장자리부의 적어도 일부가 제2 화소 구동 회로의 적어도 일부 위에 놓인다. 하나의 구현양태에서, 제2 화소 구동 회로는 선택 트랜지스터를 포함하고, 평면도로부터, 제2 유기 활성층의 가장자리부의 적어도 일부가 제2 화소 구동 회로의 선택 트랜지스터 위에 놓인다. 추가의 구현양태에서, 전자 부품은 제1 화소 구동 회로에 연결되지 않은 선택선을 포함하고, 여기에서 평면도로부터 제2 유기 활성층의 가장자리부의 적어도 일부가 선택선 위에 놓인다.
다른 구현양태에서, 전자 장치의 형성 방법은 기판 위에 제1 화소 구동 회로를 형성하고, 기판 위에 제1 전자 부품의 제1 전극을 형성하는 것을 포함하며, 여기에서 제1 전극이 제1 화소 구동 회로의 적어도 일부 위에 놓인다. 방법은 제1 전자 부품의 제1 전극 위에 제1 유기층을 형성하는 것을 더욱 포함한다. 기판은 제1 유기층을 형성하는 동안에 제1 화소 구동 회로의 적어도 일부 위에 웰 구조를 포함하지 않는다. 제1 유기층은 중심부 및 가장자리부를 포함하고, 제1 유기층의 가장자리부는 제1 유기층의 중심부보다 현저히 두껍다. 평면도로부터, 제1 유기층의 가장자리부의 적어도 일부가 제1 화소 구동 회로의 적어도 일부 위에 놓인다.
다른 구현양태에서, 제1 화소 구동 회로는 선택 트랜지스터 및 구동 트랜지스터를 포함하고, 평면도로부터 제1 유기층의 가장자리부의 적어도 일부가 선택 트랜지스터, 구동 트랜지스터 또는 이들의 조합 위에 놓인다. 추가의 구현양태에서, 제1 유기층의 가장자리부의 적어도 일부는 선택 트랜지스터 위에 놓인다.
추가의 구현양태에서, 전자 장치는 제1 전력 공급선, 제2 전력 공급선, 데이타선, 및 선택선을 포함하고, 평면도로부터 제1 유기층의 가장자리부의 적어도 일부가 제1 전력 공급선, 제2 전력 공급선, 데이타선, 선택선 또는 이들의 조합 위에 놓인다. 추가의 구현양태에서, 제1 유기층의 가장자리부는 선택선 위에 놓인다.
다른 구현양태에서, 제1 유기층은 제1 유기 활성층이고, 방법은 제1 유기 활성층 위에 제2 전극을 형성하는 것을 더욱 포함한다. 추가의 구현양태에서, 전자 장치는 유기 전자 장치이다.
추가의 구현양태에서, 제1 화소 구동 회로를 형성하는 것은 기판 위에 제2 화소 구동 회로를 형성하는 것을 포함하고, 제1 전극을 형성하는 것은 기판 위에 제2 전자 부품의 제1 전극을 형성하는 것을 포함하고, 여기에서 제2 전자 부품의 제1 전극은 제2 화소 구동 회로의 적어도 일부 위에 놓인다. 방법은 제2 전자 부 품의 제1 전극 위에 제2 유기 활성층을 형성하는 것을 더욱 포함하고, 여기에서 제1 유기층은 제2 유기 활성층과 상이한 조성을 가진 제1 유기 활성층이다. 제2 유기 활성층은 중심부 및 가장자리부를 포함한다. 제2 유기 활성층의 가장자리부는 제2 유기 활성층의 중심부보다 현저히 두껍고, 평면도로부터 제2 유기 활성층의 가장자리부의 적어도 일부가 제2 화소 구동 회로의 적어도 일부 위에 놓인다. 추가의 구현양태에서, 제2 화소 구동 회로는 선택 트랜지스터를 포함하고, 평면도로부터 제2 유기 활성층의 가장자리부의 적어도 일부가 제2 화소 구동 회로의 선택 트랜지스터 위에 놓인다. 추가의 구현양태에서, 전자 장치는 제2 화소 구동 회로에 연결되지 않은 선택선을 포함하고, 평면도로부터 제2 활성층의 가장자리부의 적어도 일부가 선택선 위에 놓인다.
본 발명의 다른 특징 및 장점은 하기 상세한 설명 및 청구의 범위로부터 명백할 것이다. 상세한 설명은 용어의 정의 및 명시에 이어서 층 형성 및 층 두께, 전자 장치 및 이러한 전자 장치의 형성 방법, 대안적인 구현양태 및 장점을 순서대로 기재하고 있다.
1. 용어의 정의 및 명시
하기 기재된 구현양태의 세부사항을 기재하기에 앞서서, 일부 용어들을 정의하거나 명시한다. 용어 "어레이", "주변 회로" 및 "리모트 회로"는 전자 장치의 상이한 부위 또는 부품을 의미하는 것으로 해석된다. 예를들어, 어레이는 규칙 배열 내에서 화소, 셀 또는 기타 구조를 포함할 수도 있다 (보통, 세로줄 및 가로줄로 표시됨). 어레이 내의 화소, 셀 또는 기타 구조는 주변 회로에 의해 국소적으 로 제어될 수도 있고, 이것은 어레이와 동일한 기판 위이지만 어레이 자체 밖에 놓여질 수도 있다. 리모트 회로는 전형적으로 주변 회로로부터 멀리 놓여 있고, 어레이에 신호를 보내거나 어레이로부터 신호를 받을 수 있다 (전형적으로, 주변 회로를 통하여). 리모트 회로는 어레이에 관련되지 않은 기능을 수행할 수도 있다. 리모트 회로는 어레이를 가진 기판 위에 존재할 수도 있거나 그렇지 않을 수도 있다.
용어 "채널 영역"이란 전기장-효과 트랜지스터의 소스/드레인(source/drain) 영역 사이에 놓여있는 영역을 의미하는 것으로 해석되며, 전기장-효과 트랜지스터의 게이트 전극을 통한 그의 편향이 소스/드레인 영역 사이에서 캐리어의 유동 또는 그의 소실에 영향을 미친다.
용어 "회로"는, 적절히 연결되고 적절한 포텐셜(들)로 공급될 때, 공동으로 기능을 수행하는 전자 부품의 수집을 의미하는 것으로 해석된다. 유기 전자 부품을 위한 TFT 구동장치 회로가 회로의 일례이다.
전자 부품, 회로 또는 그의 일부에 관해서 용어 "연결된"은, 2 이상의 전자 부품, 회로 또는 하나 이상의 전자 부품과 하나 이상의 회로의 조합이 그들 사이에 놓여 있는 간섭 전자 부품을 갖지 않음을 의미하는 것으로 해석된다. 와류 저항, 와류 전기용량 또는 양쪽 모두는 이러한 정의를 위한 전자 부품으로 간주되지 않는다. 하나의 구현양태에서, 전자 부품들은, 이들이 서로 전기적으로 단락되고 실질적으로 동일한 전압에 있을 때 연결된다. 전자 부품들 사이에서 광학 신호가 전달될 수 있도록, 섬유 광학선을 사용하여 전자 부품들을 함께 연결할 수 있음을 주목 한다.
용어 "결합된"은, 신호(예, 전류, 전압 또는 광학 신호)가 하나에서 다른 하나로 전달될 수 있도록, 2 이상의 전자 부품, 회로, 시스템 또는 (1) 하나 이상의 전자 부품, (2) 하나 이상의 회로, 또는 (3) 하나 이상의 시스템의 2개 이상의 조합을 연결하거나, 결합하거나 또는 관련시키는 것을 의미하는 것으로 해석된다. "결합된"의 비-제한 예는 이들 사이에 연결된 전자 부품(들), 회로(들) 또는 스위치를 가진 전자 부품(들) (예, 트랜지스터(들)) 사이의 직접적인 연결을 포함할 수 있다.
용어 "데이타선"은 정보를 포함하는 하나 이상의 신호를 전달하는 주요 기능을 가진 신호선을 의미하는 것으로 해석된다.
용어 "구동 트랜지스터"는, 전자 장치의 상이한 부위를 구동시키기 위한 신호에 반응하여 작용하는 트랜지스터를 의미하는 것으로 해석된다. 하나의 구현양태에서, 조절 전극(예,게이트 전극 또는 기본 영역)은 상이한 전자 부품에 적용된 전압, 전력 공급선과 상이한 전자 부품 사이에 흐르는 전류, 또는 이들의 조합을 조절하는 신호를 받는다.
용어 "전자 부품"은 전기 또는 전자-복사(예, 전자-광학) 기능을 수행하는 회로의 최저 수준 장치를 의미하는 것으로 해석된다. 전자 부품은 트랜지스터, 다이오드, 레지스터, 축전기, 유전체, 반도체 레이저, 광학 스위치 등을 포함할 수도 있다. 전자 부품은 와류 저항 (예를들어, 와이어의 저항) 또는 와류 전기용량(예, 전도체 사이에 있는 축전기가 의도되지 않거나 임시적인 경우에, 상이한 전자 부품 에 연결된 2개의 축전기 사이에서 전기용량 결합)을 포함하지 않는다.
용어 "전자 장치"는 회로, 전자 부품, 또는 적절한 포텐셜(들)과 적절히 연결되고 공급될 때 집합적으로 기능을 수행하는 이들의 조합을 의미하는 것으로 해석된다. 전자 장치는 시스템을 포함할 수 있거나 이것의 일부일 수 있다. 전자 장치의 예는 디스플레이, 센서 어레이, 컴퓨터 시스템, 항공전자공학, 자동차, 휴대폰, 또는 기타 소비자 또는 공업용 전자 제품을 포함한다.
용어 "자기장-효과 트랜지스터"는 게이트 전극 상의 전압에 의해 영향을 받는 전류-보유 특징을 갖는 트랜지스터를 의미하는 것으로 해석된다. 자기장-효과 트랜지스터는 접합 자기장-효과 트랜지스터(JFETs), 및 금속-산화물-반도체 자기장-효과 트랜지스터(MOSFET), 금속-질소화물-산화물-반도체(MNOS) 자기장-효과 트랜지스터, 또는 이들의 조합을 포함하여 금속-절연체-반도체 자기장-효과 트랜지스터(MISFET)를 포함한다. 자기장-효과 트랜지스터는 n-채널(채널 영역 내에 흐르는 n-유형 캐리어) 또는 p-채널 (채널 영역 내에 흐르는 p-유형 캐리어)일 수 있다. 자기장-효과 트랜지스터는 증가-방식 트랜지스터 (동일한 트랜지스터의 소스/드레인 영역에 비해 상이한 전도성 유형을 가진 채널 영역) 또는 소모-방식 트랜지스터 (동일한 트랜지스터의 채널 및 소스/드레인 영역은 동일한 전도성 유형을 갖는다)일 수도 있다.
용어 "유기 활성층"은 하나 이상의 유기층이 그 자체로 또는 상이한 물질과 접촉할 때 정류 접합부를 형성할 수 있는 하나 이상의 유기층을 의미하는 것으로 해석된다.
용어 "유기 전자 장치"는 하나 이상의 반도체층 또는 물질을 포함한 장치를 의미하는 것으로 해석된다. 유기 전자 장치는 (1) 전기 에너지를 복사선으로 전환시키는 장치 (예, 광-방출 다이오드, 광-방출 다이오드 디스플레이, 다이오드 레이저 또는 조명 패널), (2) 전자 공정을 통해 신호를 검출하는 장치 (예, 광검출기, 광전도성 셀, 광레지스터, 광스위치, 광트랜지스터, 광튜브, 적외("IR") 검출기, 또는 바이오센서), (3) 복사선을 전기 에너지로 전환시키는 장치 (예, 광기전성 장치 또는 솔라 셀), 및 (4) 하나 이상의 유기 반도체층을 포함하는 하나 이상의 전자 부품을 포함하는 장치 (예, 트랜지스터 또는 다이오드)를 포함한다.
용어 "화소"는 하나의 전자 부품 및 만일 존재한다면 특정한 하나의 전자 부품에 제공된 그의 상응하는 전자 부품(들)에 상응하는 어레이의 일부를 의미하는 것으로 해석된다. 하나의 구현양태에서, 화소는 OLED 및 그의 상응하는 화소 구동 회로를 갖는다. 본 명세서에서 사용된 화소는 본 명세서 밖에서 당업자에 의해 사용되는 용어와 마찬가지로 화소 또는 부화소일 수 있음을 주목한다.
용어 "화소 회로"는 화소 내의 회로를 의미하는 것으로 해석된다. 하나의 구현양태에서, 화소 회로는 디스플레이 또는 센서 어레이에서 사용될 수도 있다.
용어 "화소 구동 회로"는 이러한 회로에 의해 구동되는 하나 이하의 전자 부품에 대해 신호(들)를 제어하는 화소 내의 회로를 의미하는 것으로 해석된다.
용어 "전력 공급선"은 전력을 전달하는 주요 기능을 가진 신호선을 의미하는 것으로 해석된다.
용어 "정류 접합"은 반도체층 내의 접합 또는 반도체층과 상이한 재료 사이 의 계면에 의해 형성되는 접합을 의미하는 것으로 해석되고, 여기에서 하나의 유형의 전하 캐리어는 반대쪽 방향에 비하여 하나의 방향에서 접합을 통해 더욱 쉽게 흐른다. pn 접합은 다이오드로서 사용될 수 있는 정류 접합의 예이다.
용어 "선택선"은, 특정한 신호선이 활성화 될 때, 하나 이상의 전자 부품, 하나 이상의 회로, 또는 이들의 조합을 활성화하기 위해 사용되는, 하나 이상의 신호를 전달하는 주요 기능을 가진 일련의 신호선 내의 특정한 신호선을 의미하는 것으로 해석되며, 여기에서 특정한 신호선이 활성화될 때, 일련의 신호선 내에서 다른 신호선과 결합된 다른 전자 부품(들), 회로(들), 또는 이들의 조합은 활성화되지 않는다. 일련의 신호선 내의 신호선들은 시간의 함수로서 활성화될 수도 있거나 그렇지 않을 수도 있다.
용어 "선택 트랜지스터"는 선택선 위의 신호에 의해 제어되는 트랜지스터를 의미하는 것으로 해석된다.
재료에 관해 일컬어질 때 용어 "반도체"는 (1) 재료 내의 불순물 농도(들)에 의존하여, 절연체, 레지스터 또는 도체 중 어느 것일 수 있거나; (2) 특정한 유형의 상이한 물질과 접촉할 때 정류 접합을 형성할 수 있거나; (3) 트랜지스터의 활성 영역이거나; 또는 (4) 이들의 조합을 의미하는 것으로 해석된다. 용어 "신호"는 전류, 전압, 광학 신호, 또는 이들의 조합을 의미하는 것으로 해석된다. 신호는 전력 공급으로부터의 전압 또는 전류일 수 있거나 그 자체로 또는 다른 신호(들)과 조합하여 데이타 또는 다른 정보를 나타낼 수 있다. 광학 신호는 펄스, 강도 또는 이들의 조합을 기초로 할 수 있다. 신호는 실질적으로 일정할 수 있거나 (예, 전력 공급 전압), 또는 시간에 걸쳐 변할 수 있다 (예, 온을 위한 하나의 전압 및 오프를 위한 다른 하나의 전압).
용어 "신호선"은 하나 이상의 신호가 전달될 수도 있는 선을 의미하는 것으로 해석된다. 전달되는 신호는 실질적으로 일정할 수 있거나 변할 수 있다. 신호선은 조절선, 데이타선, 스캔선, 선택선, 전력 공급선, 또는 이들의 조합을 포함할 수 있다. 신호선이 하나 이상의 주요 기능을 제공할 수 있음을 주목한다.
용어 "소스/드레인 영역"은 전하 캐리어를 채널 영역으로 주입하거나 전하 캐리어를 채널 영역으로부터 수용하는 자기장-효과 트랜지스터의 영역을 의미하는 것으로 해석된다. 소스/드레인 영역은 자기장-효과 트랜지스터를 통한 전류의 흐름에 의존하여 소스 영역 또는 드레인 영역을 포함할 수 있다. 소스/드레인 영역은 자기장-효과 트랜지스터를 통해 하나의 방향에서 전류가 흐를 때 소스 영역으로서 작용할 수도 있고, 자기장-효과 트랜지스터를 통해 반대쪽 방향에서 전류가 흐를 때 드레인 영역으로서 작용할 수도 있다.
용어 "웰 구조"는 기판 위에 놓인 구조를 의미하는 것으로 해석되고, 여기에서 구조는 기판 내에 있거나 기판 위에 놓인 영역을 기판 내에 있거나 기판 위에 놓인 상이한 물체 또는 상이한 영역과 접촉하는 것으로부터 분리시키는 주요 기능을 한다.
여기에서 사용된 용어 "함유한다", "함유하는", "포함한다", "포함하는", "갖는다", "가진" 또는 기타 이들의 변형은 비-독점적 포함을 망라하는 것으로 해석된다. 예를들어, 요소들의 목록을 포함하는 방법, 공정, 물품 또는 장치가 반드시 이러한 요소에 제한되지 않지만, 명백히 기재되지 않은 다른 요소들 또는 이러한 방법, 공정, 물품 또는 장치 고유의 다른 요소들을 포함할 수도 있다. 또한, 반대로 달리 표현되지 않는 한, "또는"이란 "포함적 또는"을 나타내고, "제외적 또는"을 나타내지 않는다. 예를들어, 조건 A 또는 B는 다음 중의 어느 하나에 의해 만족된다: A는 진실(또는 존재)하고 B는 거짓(또는 부재)하거나, A는 거짓(또는 부재)이고 B는 진실(또는 존재)하거나, A 및 B는 모두 진실(또는 존재)한 것이다.
추가로, 명확성 목적을 위해, 그리고 여기에 기재된 구현양태의 범위의 개략적인 의미를 제공하기 위하여, 단수 표현의 사용은 하나 이상의 물품을 설명하기 위한 것이다. 따라서, 단수 표현이 사용될 때라도 하나 또는 하나 이상을 포함하는 것으로 해석되어야 하고, 반대를 의미하는 것이 명확하지 않은 이상 단수는 복수를 포함한다.
원소 주기율 표 내의 세로줄에 상응하는 족 번호는 문헌 [CRC Handbook of Chemistry and Physics, 제81판 (2000)]에 나타낸 것과 같은 "새로운 기호법" 관례를 사용한다.
달리 정의되지 않는 한, 여기에서 사용된 모든 기술적 및 과학적 용어들은 본 발명이 속하는 당 기술분야의 숙련가에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본 발명의 구현양태를 위해 적절한 방법 및 물질, 또는 이것의 제조 또는 사용 방법이 여기에 설명되어 있긴 하지만, 본 발명의 범위로부터 벗어나지 않으면서 여기에 기재된 것과 유사하거나 균등한 다른 방법 및 물질이 사용될 수 있다. 모든 공보, 특허 출원, 특허 및 기타 언급된 참고문헌들은 그 전체 내용 이 참고문헌으로 인용된다. 대립되는 경우에, 정의를 포함한 본 명세서가 이를 제어할 것이다. 또한, 재료, 방법 및 실시예는 단지 예증을 위한 것이며 제한적인 것으로 해석되지 않는다.
본 발명의 다른 특징 및 장점은 하기 상세한 설명 및 청구의 범위로부터 명백해 질 것이다.
여기에 설명되지 않은 정도까지, 특정한 물질, 처리 행위 및 회로에 관한 많은 세부사항은 통상적인 것이고, 유기 발광 다이오드 디스플레이, 광검출기, 광기전성 셀 및 반도체 기술에 관한 교과서 및 기타 출처에서 찾아볼 수 있다.
2. 층 형성 및 층 두께
기판 또는 소재 위에 액체 조성물을 분배함으로써 유기층이 형성될 수 있다. 액체 조성물을 분배한 후에, 액체 조성물 내의 액체 매질 또는 액체 매질들이 증발하고, 액체 조성물의 점도를 증가시키고 유기층을 형성한다. 표면 장력, 습윤 각, 표면 에너지 및 액체 조성물 내의 점도는 유기층에 걸쳐 유기층의 두께를 변화시킨다.
도 1 및 도 2는 일례의 유기층의 평면도 및 단면도를 각각 포함한다. 일례의 유기층(100)은 가장자리부(104) 내의 위치에서 보다 중심부(102) 내의 위치에서 현저히 상이한 두께를 갖는다. 도 2에 나타낸 것과 같이, 가장자리부(104) 근처의 위치에 있는 유기층(100)은 중심부(102) 내의 위치에 있는 유기층(100)보다 더욱 두껍다. 일례의 구현양태에서, 중심부(102) 내의 위치에 있는 유기층(100)은 비교적 균일한 두께를 갖는다. 유기층의 두께는 유기층의 표면을 따라 가장자리부 (104)로 이동할 때 최대치까지 빨리 증가하고, 유기층(100)의 가장 바깥쪽 가장자리 쪽으로 이동할 때 최대치로부터 아래에 있는 계면까지 떨어진다. 대안적으로, 유기층(100)은 비교적 균일한 중심부 및 불균일한 가장자리부, 예컨대 더욱 두꺼운 가장자리부 또는 더욱 얇은 가장자리부를 갖는다.
이러한 유기층이 전자 부품 내에 혼입될 때, 층의 두께는 전자 부품의 성능 특징에 영향을 미칠 수 있다. 유기층 내의 더욱 두꺼운 영역은 유기층을 통한 전하 흐름을 감소시킬 수 있다. 복사선-방출 부품의 유기 활성층 내의 더욱 얇은 영역에 대하여, 전자 및 홀이 유기 활성층의 밖에서 재조합될 수도 있고, 이에 의해 유기 활성층으로부터 방출된 복사선을 감소시킨다. 복사선-반응성 부품의 유기 활성층 내의 더욱 얇은 영역에 있어서, 불충분한 양의 전자 및 홀이 유기 활성층으로부터 발생될 수도 있다.
하나의 구체적인 구현양태에서, 유기층(100)은 유기 활성층이다. 유기 활성층의 중심부(102)의 두께는 대략 30 내지 100 nm이다. 유기 활성층의 가장자리부(104)의 두께는 대략 5000 nm 정도로 높을 수도 있다. 하나의 구현양태에서, 가장자리부(104)의 두께는 4000 nm 이하이다. 다른 구현양태에서, 두께는 3000 nm 이하이고, 또 다른 구현양태에서 두께는 2000 nm 이하이다. 예를들어, 가장자리부(104)의 두께는 대략 100 내지 5000 nm, 예컨대 대략 100 내지 4000 nm, 대략 100 내지 3000 nm, 또는 대략 100 내지 2000 nm일 수도 있다. 일례의 구현양태에서, 가장자리부의 두께 대 중심부의 두께의 비율은 3:1 내지 10:1이다. 다른 일례의 구현양태에서, 가장자리부의 두께 대 중심부의 두께의 비율은 1:3 내지 1:10이다. 대안적으로, 유기층(100)은 유기 활성층, 전하-전달층, 전하 차단층, 전하 주입층 또는 이들의 조합으로 구성된 군에서 선택된다.
일부 구현양태에서, 액체 조성물은 하나 이상의 유기 용매 및 하나 이상의 물질을 포함한다. 예를들어, 액체 조성물은 용매 및 대략 0.5% 내지 5% 고형물, 예컨대 대략 1% 내지 2% 고형물을 포함할 수도 있다. 고형물은 소 유기 분자, 중합체 또는 이들의 조합을 포함할 수도 있다.
복사선-방출 유기 활성층을 위하여, 적절한 복사선-방출 물질은 하나 이상의 소 분자 물질, 하나 이상의 중합체 물질, 또는 이들의 조합을 포함한다. 소 분자 물질은 예를들어 미국 특허 4,356,429호("Tang"); 미국 특허 4,539,507호 ("Van Slyke"); 미국 특허 출원 공개 US2002/0121638 ("Grushin"); 및 미국 특허 6,459,199호 ("Kido")에 기재된 것을 포함할 수도 있다. 대안적으로, 중합체 물질은 미국 특허 5,247,190호 ("Friend"); 미국 특허 5,408,109호("Heeger"); 및 미국 특허 5,317,169호 ("Nakano")에 기재된 것을 포함할 수도 있다. 일례의 물질은 반도전성 공액 중합체이다. 이러한 중합체의 예는 폴리(파라페닐렌비닐렌)(PPV), PPV 공중합체, 폴리플루오렌, 폴리페닐렌, 폴리아세틸렌, 폴리알킬티오펜, 폴리(n-비닐카르바졸)(PVK) 등을 포함한다. 하나의 특정한 구현양태에서, 어떠한 게스트 물질도 갖지 않은 복사선-방출 활성층은 청색 광을 방출할 수도 있다.
복사선-반응성 유기 활성층을 위하여, 적절한 복사선-반응성 물질은 공액 중합체 또는 전자발광 물질을 포함할 수도 있다. 이러한 물질은 예를들어 공액 중합체 또는 전자- 및 광-발광성 물질을 포함한다. 특정한 예는 폴리(2-메톡시, 5-(2- 에틸-1-헥실옥시)-1,4-페닐렌 비닐렌)("MEH-PPV") 또는 CN-PPV를 가진 MEH-PPV 복합체를 포함한다.
대안적으로, 유기층, 예컨대 전하 전달층, 전하 주입층, 전하 차단층 또는 이들의 조합이 형성될 수도 있다. 예를들어 유기층은 홀-주입층, 홀-전달층, 전자-차단층, 전자-주입층, 전자-전달층, 홀-차단층 또는 이들의 조합일 수도 있다.
홀-주입층, 홀 전달층, 전자-차단층 또는 이들의 조합을 위하여, 적절한 물질은 폴리아닐린("PANI"), 폴리(3,4-에틸렌디옥시티오펜)("PEDOT"), 유기 전하 전달 화합물, 예컨대 테트라티아풀바렌 테트라시아노퀴노디메탄(TTF-TCQN), 홀 전달 물질(Kido에 기재됨) 또는 이들의 조합을 포함한다.
전자-주입층, 전자-전달층, 홀-차단층 또는 이들의 조합을 위하여, 적절한 물질은 금속-킬레이트화 옥시노이드 화합물(예, Alq3); 페난트롤린-기재 화합물 (예, 2,9-디메틸-4,7-디페닐-1,10-페난트롤린)("DDPA"), 4,7-디페닐-1,10-페난트롤린("DPA"); 아졸 화합물 (예, 2-(4-비페닐)-5-(4-t-부틸페닐)-1,3,4-옥사디아졸("PBD"), 3-(4-비페닐)-4-페닐-5-(4-t-부틸페닐)-1,2,4-트리아졸("TAZ"); 전자-전달 물질(Kido에 기재됨); 또는 이들의 조합을 포함한다.
레지스터, 트랜지스터, 축전기 등과 같은 전자 부품을 위하여, 유기층은 하나 이상의 티오펜(예, 폴리티오펜, 폴리(알킬티오펜), 알킬티오펜, 비스(디티엔티오펜), 알킬안트라디티오펜, 등), 폴리아세틸렌, 펜타센, 프탈로시아닌, 또는 이들의 조합을 포함할 수도 있다.
유기 염료의 예는 4-디시안메틸렌-2-메틸-6-(p-디메틸아미노스티릴)-4H-피란 (DCM), 코우마린, 피렌, 퍼릴렌, 루브렌, 이들의 유도체 또는 이들의 조합을 포함한다.
유기금속 재료의 예는 하나 이상의 금속에 배위된 작용기를 포함하는 작용기화 중합체를 포함한다. 사용을 위한 일례의 작용기는 카르복실산, 카르복실산 염, 술폰산 기, 술폰산 염, OH 잔기를 가진 기, 아민, 이민, 디이민, N-옥시드, 포스핀, 포스핀 옥시드, β-디카르보닐기, 또는 이들의 조합을 포함한다. 사용을 위한 일례의 금속은 란타나이드 금속(예, Eu, Tb), 7족 금속(예, Re), 8족 금속(예, Ru, Os), 9족 금속(예, Rh, Ir), 10족 금속(예, Pd, Pt), 11족 금속(예, Au), 12족 금속(예, Zn), 13족 금속(예, Al) 또는 이들의 조합을 포함한다. 이러한 유기금속 물질은 금속 킬레이트화 옥시노이드 화합물, 예컨대 트리스(8-히드록시퀴놀레이토)알루미늄(Alq3); 시클로메탈레이트화 이리듐, 및 백금 전자발광 화합물, 예컨대 이리듐과 페닐피리딘, 페닐퀴놀린 또는 페닐피리미딘 리간드의 착물 (공개된 PCT 출원 WO 02/02714호에 개시됨), 또는 예를들어 공개된 출원 US 2001/0019782, EP 1191612, WO 02/15645, WO 02/31896 및 EP 1191614에 기재된 유기금속 착물; 또는 이들의 혼합물을 포함한다.
공액 중합체의 예는 폴리(페닐렌비닐렌), 폴리플루오렌, 폴리(스피로비플루오렌), 이들의 공중합체, 또는 이들의 혼합물을 포함한다.
액체 매질 또는 매질들을 선택하는 것은, 액체 조성물의 적절한 특징을 달성 하기 위한 인자일 수 있다. 액체 매질(매질들)을 선택할 때 고려되는 인자는, 예를들어 얻어지는 용액, 에멀젼, 현탁액 또는 분산액의 점도, 중합체 물질의 분자량, 고체 부하량, 액체 매질의 종류, 액체 매질의 증기압, 기본 기판의 온도, 게스트 물질을 수용하는 유기층의 두께, 또는 이들의 조합을 포함한다.
액체 조성물은 하나 이상의 유기 용매를 포함할 수 있다. 일례의 유기 용매는 할로겐화 용매, 탄화수소 용매, 방향족 탄화수소 용매, 에테르 용매, 고리형 에테르 용매, 알콜 용매, 케톤 용매, 아세테이트 용매, 니트릴 용매, 술폭시드 용매, 아미드 용매 또는 이들의 조합을 포함한다.
일례의 할로겐화 용매는 사염화탄소, 염화메틸렌, 클로로포름, 테트라클로로에틸렌, 클로로벤젠, 비스(2-클로로에틸)에테르, 클로로메틸 에틸 에테르, 클로로메틸 메틸 에테르, 2-클로로에틸 에틸 에테르, 2-클로로에틸 프로필 에테르, 2-클로로에틸 메틸 에테르 또는 이들의 조합을 포함한다.
일례의 탄화수소 용매는 펜탄, 헥산, 시클로헥산, 헵탄, 옥탄, 데카히드로나프탈렌, 석유 에테르, 리그로인, 또는 이들의 조합을 포함한다.
일례의 방향족 탄화수소 용매는 벤젠, 나프탈렌, 톨루엔, 크실렌, 에틸 벤젠, 쿠멘(이소-프로필 벤젠), 메시틸렌(트리메틸 벤젠), 에틸 톨루엔, 부틸 벤젠, 시멘(이소-프로필 톨루엔), 디에틸벤젠, 이소-부틸 벤젠, 테트라메틸 벤젠, sec-부틸 벤젠, tert-부틸 벤젠, 아니졸 또는 이들의 조합을 포함한다.
일례의 에테르 용매는 디에틸 에테르, 에틸 프로필 에테르, 디프로필 에테르, 디이소프로필 에테르, 디부틸 에테르, 메틸 t-부틸 에테르, 글림, 디글림, 벤 질 메틸 에테르, 이소크로만, 2-페닐에틸 메틸 에테르, n-부틸 에틸 에테르, 1,2-디에톡시에탄, sec-부틸 에테르, 디이소부틸 에테르, 에틸 n-프로필 에테르, 에틸 이소프로필 에테르, n-헥실 메틸 에테르, n-부틸 메틸 에테르, 메틸 n-프로필 에테르 또는 이들의 조합을 포함한다.
일례의 적절한 시클릭 에테르 용매는 테트라히드로푸란, 디옥산, 테트라히드로피란, 4-메틸-1,3-디옥산, 4-페닐-1,3-디옥산, 1,3-디옥솔란, 2-메틸-1,3-디옥솔란, 1,4-디옥산, 1,3-디옥산, 2,5-디메톡시테트라히드로푸란, 2,5-디메톡시-2,5-디히드로푸란, 또는 이들의 조합을 포함한다.
일례의 알콜 용매는 메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, 2-부탄올, 2-메틸-1-프로판올 (즉, 이소부탄올), 2-메틸-2-프로판올(즉, tert-부탄올), 1-펜탄올, 2-펜탄올, 3- 펜탄올, 2,2-디메틸-1-프로판올, 1-헥산올, 시클로펜탄올, 3-메틸-1-부탄올, 3-메틸-2-부탄올, 2-메틸-1-부탄올, 2,2-디메틸-1-프로판올, 3-헥산올, 2-헥산올, 4-메틸-2-펜탄올, 2-메틸-1-펜탄올, 2-에틸부탄올, 2,4-디메틸-3-펜탄올, 3-헵탄올, 4-헵탄올, 2-헵탄올, 1-헵탄올, 2-에틸-1-헥산올, 2,6-디메틸-4-헵탄올, 2-메틸시클로헥산올, 3-메틸시클로헥산올, 4-메틸시클로헥산올 또는 이들의 조합을 포함한다.
알콜 에테르 용매가 또한 사용될 수도 있다. 일례의 알콜 에테르 용매는 1-메톡시-2-프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 1-메톡시-2-부탄올, 에틸렌 글리콜 모노이소프로필 에테르, 1-에톡시-2-프로판올, 3-메톡시-1-부탄올, 에틸렌 글리콜 모노이소부틸 에테르, 에틸렌 글리콜 모노-n-부틸 에테르, 3-메톡시-3-메틸 부탄올, 에틸렌 글리콜 모노-tert-부틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 또는 이들의 조합을 포함한다.
일례의 케톤 용매는 아세톤, 메틸에틸 케톤, 메틸 이소-부틸 케톤, 시클로펜타논, 시클로헥사논, 이소프로필 메틸 케톤, 2-펜타논, 3-펜타논, 3-헥사논, 디이소프로필 케톤, 2-헥사논, 시클로펜타논, 4-헵타논, 이소-아밀 메틸 케톤, 3-헵타논, 2-헵타논, 4-메톡시-4-메틸-2-펜타논, 5-메틸-3-헵타논, 2-메틸시클로헥사논, 디이소부틸 케톤, 5-메틸-2-옥타논, 3-메틸시클로헥사논, 2-시클로헥센-1-온, 4-메틸시클로헥사논, 시클로헵타논, 4-tert-부틸시클로헥사논, 이소포론, 벤질 아세톤, 또는 이들의 조합을 포함한다.
일례의 아세테이트 용매는 에틸렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트 또는 이들의 조합을 포함한다.
일례의 니트릴 용매는 아세토니트릴, 아크릴로니트릴, 트리클로로아세토니트릴, 프로피오니트릴, 피발로니트릴, 이소부티로니트릴, n-부티로니트릴, 메톡시아세토니트릴, 2-메틸부티로니트릴, 이소발레로니트릴, N-발레로니트릴, n-카프로니트릴, 3-메톡시프로피오니트릴, 3-에톡시프로피오니트릴, 3,3'-옥시디프로피오니트릴, n-헵탄니트릴, 글리콜로니트릴, 벤조니트릴, 에틸렌 시아노히드린, 숙시노니트릴, 아세톤 시아노히드린, 3-n-부톡시프로피오니트릴 또는 이들의 조합을 포함한다.
일례의 적절한 술폭시드 용매는 디메틸 술폭시드, 디-n-부틸 술폭시드, 테트라메틸렌 술폭시드, 메틸 페닐 술폭시드, 또는 이들의 조합을 포함한다.
일례의 적절한 아미드 용매는 디메틸 포름아미드, 디메틸 아세트아미드, 아실아미드, 2-아세트아미도에탄올, N,N-디메틸-m-톨루아미드, 트리플루오로아세트아미드, N,N-디메틸아세트아미드, N,N-디에틸도데칸아미드, 엡실론-카프로락탐, N,N-디에틸아세트아미드, N-tert-부틸포름아미드, 포름아미드, 피발아미드, N-부티르아미드, N,N-디메틸아세토아세트아미드, N-메틸 포름아미드, N,N-디에틸포름아미드, N-포르밀에틸아민, 아세트아미드, N,N-디이소프로필포름아미드, 1-포르밀피페리딘, N-메틸포름아닐리드, 또는 이들의 조합을 포함한다.
크라운 에테르는, 본 발명에 따라 처리되는 조합의 일부로서, 에폭시 화합물 출발 물질의 클로라이드 함량의 감소를 돕는 기능을 할 수 있는 모든 크라운 에테르를 포함한다. 일례의 크라운 에테르는 벤조-15-크라운-5; 벤조-18-크라운-6; 12-크라운-4; 15-크라운-5; 18-크라운-6; 시클로헥사노-15-크라운-5; 4',4"(5")-디-tert-부틸디벤조-18-크라운-6; 4',4" (5")-디-tert-부틸디시클로헥사노-18-크라운-6; 디시클로헥사노-18-크라운-6; 디시클로헥사노-24-크라운-8; 4'-아미노벤조-15-크라운-5; 4'-아미노벤조-18-크라운-6; 2-(아미노메틸)-15-크라운-5; 2-(아미노메틸)-18-크라운-6; 4'-아미노-5'-니트로벤조-15-크라운-5; 1-아자-12-크라운-4; 1-아자-15-크라운-5; 1-아자-18-크라운-6; 벤조-12-크라운-4; 벤조-15-크라운-5; 벤조-18-크라운-6; 비스(벤조-15-크라운-5)-15-일메틸)피멜레이트; 4-브로모벤조-18-크라운-6; (+)-(18-크라운-6)-2,3,11,12-테트라-카르복실산; 디벤조-18-크라운-6; 디벤조-24-크라운-8; 디벤조-30-크라운-10; ar-ar'-디-tert-부틸디벤조-18-크라운-6; 4'-포르밀벤조-15-크라운-5; 2-(히드록시메틸)-12-크라운-4; 2-(히드록시메틸)- 15-크라운-5; 2-(히드록시메틸)-18-크라운-6; 4'-니트로벤조-15-크라운-5; 폴리-[(디벤조-18-크라운-6)-코-포름알데히드]; 1,1-디메틸실라-11-크라운-4; 1,1-디메틸실라-14-크라운-5; 1,1-디메틸실라-17-크라운-5; 시클람; 1,4,10,13-테트라티아-7,16-디아자시클로옥타데칸; 포르핀; 또는 이들의 조합을 포함한다.
다른 구현양태에서, 액체 매질은 물을 포함한다. 수-불용성 콜로이드-형성 중합체 산과 착물화된 전도성 중합체가 기판 위에 침착될 수 있고 전하 전달층으로서 사용될 수 있다.
액체 매질(예, 할로겐화 용매, 탄화수소 용매, 방향족 탄화수소 용매, 물, 등)의 많은 상이한 부류가 상기 기재되어 있다. 상이한 부류로부터 액체 매질의 하나 이상의 혼합물이 또한 사용될 수도 있다.
3. 전자 장치 및 이러한 전자 장치의 형성 방법
전자 장치는 화소의 어레이를 포함한다. 각각의 화소는 예컨대 능동 매트릭스 OLED 장치에서 도 3에 나타낸 것과 같은 회로(300)를 포함할 수 있다. 하나의 구현양태에서, 회로(300)는 화소 회로이다. 다른 구현양태에서, 전자 장치는 단색 디스플레이를 포함하고, 따라서 각각의 화소는 하나의 회로(300)를 포함한다. 또 다른 구현양태에서, 전자 장치는 3개 화소의 세트를 포함한 전색 디스플레이를 포함한다. 각각의 화소는 하나의 회로(300)를 포함한다.
매우 많은 수의 화소 회로가 사용될 수 있다. 하나의 구현양태에서, 예컨대 도 3에 도시된 것과 같은 기본 회로 설계는 2개의 트랜지스터, 1개의 축전기(2T-1C) 설계를 포함한다. 트랜지스터는 n-채널, p-채널, 또는 이들의 조합을 포함한 다. 하나의 트랜지스터는 선택 트랜지스터이고, 다른 트랜지스터는 구동 트랜지스터이다. 전형적으로, 트랜지스터는 TFTs이다.
회로(300)는 선택 트랜지스터(306), 전기용량 전자 부품(308) 및 구동 트랜지스터(310)를 포함한다. 선택선(304)이 선택 트랜지스터(306)의 게이트 전극에 결합되고, 데이타선(302)이 선택 트랜지스터(306)의 제1 말단에 결합된다. 선택 트랜지스터(306)의 제2 말단이 전기용량 전자 부품(308), 예컨대 축전기의 제1 전극 및 구동 트랜지스터(310)의 게이트 전극에 결합된다.
VDD 전력 공급선(314)이 축전기(308)의 제2 전극 및 구동 트랜지스터(310)의 제1 말단에 결합된다. 구동 트랜지스터(310)의 제2 말단이 전자 부품(312)의 제1 전극에 결합될 수 있다. 전자 부품(312)은 제1 전극 및 Vss 전력 공급선(316)에 연결된 제2 전극을 포함한다. 하나의 구현양태에서, 제1 전극은 애노드이고 제2 전극은 캐소드이다. 다른 구현양태에서, 전자 부품(312)은 유기, 복사선-방출 전자 부품, 예컨대 OLED이다.
선택선(304)이 활성화될 때, 트랜지스터(306)가 활성화되고, 데이타선(302)으로부터의 데이타가 통과될 수 있다. 데이타선(302)은 화소의 원하는 상태 및 구동 트랜지스터(310)의 유형(즉, n-채널 또는 p-채널)에 의존하여 포지티브 전압, 네가티브 전압, 또는 제로 볼트에 있을 수도 있다. 그 결과, 전기용량 전자 부품(308)이 전하를 축적하거나, 전하를 방산하거나, 또는 그의 전류 상태로 유지할 수도 있다. 구동 트랜지스터(310)가 활성화되는 정도는 데이타선(302)의 전압에 의 존된다.
도 4 내지 도 10은 전자 장치를 형성하기 위한 일례 방법의 도식을 포함한다. 도 4는 어레이(400)의 일부의 평면도를 포함한다. 일례의 구현양태에서, 어레이(400)는 3개의 화소(460), (462) 및 (464)를 포함한다. 하나의 구현양태에서, 어레이(400)의 화소(460), (462) 및 (464)의 전자 부품은, 완벽하거나 활성화될 때, 상이한 파장에서 최대 방출을 가진 방출 프로파일을 갖는 복사선, 예컨대 가시광을 방출할 수도 있다. 예를들어, 화소(460)는 적색 광을 방출하도록 배열될 수도 있고, 전자 부품(462)은 녹색 광을 방출하도록 배열될 수도 있고, 전자 부품(464)은 청색 광을 방출하도록 배열될 수도 있다. 대안적인 구현양태에서, 각각의 부품은 예컨대 단색 디스플레이에서 동일한 색의 광을 방출하도록 배열될 수도 있다.
특정한 구현양태에서, 어레이(400)는 위에 놓인 웰 구조를 갖지 않는다. 대안적인 구현양태에서, 전극 및 화소 구동 회로의 적어도 일부를 노출하는 구멍을 가진 웰 구조가 포함될 수 있다.
도 4에 도식된 일례의 구현양태에서, 각각의 화소(460), (462) 및 (464)는 선택 트랜지스터(424), (426) 또는 (428)를 포함한 결합된 화소 구동 회로, 전기용량 전자 부품(도시되지 않음) 및 구동 트랜지스터(432), (438) 또는 (440)를 갖는다. 제1 선택선(402)이 각각의 화소(460), (462) 및 (464)의 화소 구동 회로, 예컨대 선택 트랜지스터(424), (426) 및 (428)의 게이트 전극에 연결된다. 또한, 데이타선(406), (408) 및 (410)이 각각 화소(460), (462) 및 (464)의 화소 구동 회로의 하나, 예컨대 각각 선택 트랜지스터(424), (426) 및 (428)의 제1 말단에 연결된 다. 또한, VDD 전력 공급선(412), (414) 및 (416)이 각각 화소(460), (462) 및 (464)의 화소 구동 회로, 예컨대 각각 구동 트랜지스터(432), (438) 및 (440)의 제1 말단에 연결된다.
예를들어, 일례의 화소(464)는 선택 트랜지스터(428), 전기용량 전자 부품(도시되지 않음) 및 구동 트랜지스터(440)를 포함한 화소 구동 회로를 포함한다. 선택선(402)의 일부는 선택 트랜지스터(428)의 게이트 전극이고, 데이타선(410)은 선택 트랜지스터(428)의 제1 말단에 연결된다. 선택 트랜지스터(428)의 제2 말단은 축전기(도시되지 않음)의 제1 전극 및 구동 트랜지스터(440)의 게이트 전극에 연결된다. VDD 전력 공급선(416)은 구동 트랜지스터(440)의 제1 말단에 연결된다.
제1 전극(444)이 구동 트랜지스터(440)의 제2 말단에 연결된다. 예를들어, 제1 전극(444)은 구동 트랜지스터(440)의 제2 말단에 연결된 애노드이다.
이 실시예에서, 제1 선택선(402)이 어레이(400) 내의 왼쪽 및 오른쪽에 있는 다른 화소 및 전자 부품에 연결될 수도 있지만, 이것은 도 4에 도시되지 않는다. 데이타선(406), (408) 및 (410) 및 VDD 전력 공급선(412), (414) 및 (416)은 도 4에 도시된 바와 같이 화소(460), (462) 및 (464)의 위 및 아래에서 화소 및 전자 부품에 연결될 수도 있다. 예를들어, 데이타선(406), (408) 및 (410)이 각각 선택 트랜지스터(450), (452) 및 (454)에 연결될 수도 있다. 제2 선택선(404)은 각각의 선택 트랜지스터(450), (452) 및 (454)의 게이트 전극에 연결될 수도 있다. 제2 선택선(404)은 일례의 화소(464)의 화소 구동 회로에 연결되지 않는다.
도 5는 선택 트랜지스터(428)의 단면도를 포함한다. 제1 선택선(402)이 기판(560) 위에 놓이고, 선택 트랜지스터(428)의 게이트 전극(572)을 포함한다.
기판(560)은 경질 또는 연질일 수 있고, 유기, 무기 또는 양쪽 유기 및 무기 물질의 하나 이상의 층을 함유할 수도 있다. 하나의 구현양태에서, 기판(560)은 기판(560) 위에 입사하는 복사선의 70% 이상을 그것을 통해 투과시킬 수 있는 투명한 재료를 포함한다.
게이트 전극(572)은 주기율 표의 4 내지 6족, 8족 및 10 내지 14족으로부터 선택된 하나 이상의 원소를 포함한 하나 이상의 층을 포함할 수도 있다. 하나의 구현양태에서, 노출된 전도체는 Cu, Al, Ag, Au, Mo 또는 이들의 조합을 포함할 수 있다. 다른 구현양태에서, 게이트 전극(572)이 하나 이상의 층을 포함하는 경우에, 층의 하나는 Cu, Al, Ag, Au, Mo 또는 이들의 조합을 포함할 수 있고, 다른 층은 Mo, Cr, Ti, Ru, Ta, W, Si 또는 이들의 조합을 포함할 수 있다. 원소 금속 또는 이들의 합금 대신에 또는 그와 함께 전도성 금속 산화물(들), 전도성 금속 질화물(들) 또는 이들의 조합을 사용할 수도 있음을 주목한다. 하나의 구현양태에서, 게이트 전극(572)이 대략 0.2 내지 5마이크론 범위의 두께를 갖는다.
층(570)은 선택선(402) 위에 놓이고, 게이트 유전층으로서 작용한다. 층(570)은 이산화규소, 알루미나, 산화하프늄, 질화규소, 질화알루미늄, 옥시질화규소, 반도체 기술에서 사용되는 다른 통상적인 게이트 유전 물질, 또는 이들의 조합을 포함하는 하나 이상의 층을 포함할 수 있다. 하나의 구현양태에서, 층(570)의 두께는 약 50 내지 1000 nm의 범위이다.
채널층(422)이 층(570) 위에 놓인다. 채널층(422)은 전자 부품에서 반도체로서 통상적으로 사용되는 하나 이상의 물질을 포함할 수 있다. 하나의 구현양태에서, 채널층(422)이 비결정성 규소(a-Si), 저온 다중규소(LTPS), 연속 그레인 규소(CGS) 또는 이들의 조합으로서 형성(예, 침착)된다. 다른 구현양태에서, 다른 14족 원소(예, 탄소, 게르마늄)은 그 자체로 또는 조합하여(규소와 함께 또는 규소 없이) 채널층(422)을 위해 사용될 수도 있다. 또 다른 구현양태에서, 채널층(422)은 하나 이상의 III-V (13족 내지 15족) 반도체 (예, GaAs, InP, GaAlAs 등), 하나 이상의 II-VI(2족 내지 16족 또는 12족 내지 16족) 반도체 (예, CdTe, CdSe, CdZnTe, ZnSe, ZnTe 등) 또는 이들의 조합을 포함한다.
채널층(422)이 도금되지 않거나 또는 대략 1×1019 원자/cm3 이하의 농도로 n-유형 또는 p-유형 도펀트를 갖는다. 통상적인 n-유형 도펀트 (인, 비소, 안티몬 등) 또는 p-유형 도펀트 (붕소, 갈륨, 알루미늄 등)가 사용될 수 있다. 이러한 도펀트는 침착 동안에 혼입될 수 있거나 별도의 도금 순서(예, 주입 및 어닐링) 동안에 첨가될 수 있다. 채널층(422)은 통상적인 침착 및 도금 기술을 사용하여 형성된다. 하나의 구현양태에서, 채널층(422)의 두께는 약 30 내지 550 nm의 범위이다. 점선 부분은 채널 영역이다. 본 명세서를 읽은 후에, 당업자라면 선택 트랜지스터(428)의 원하는 전자 특징을 달성하기 위하여 다른 두께가 사용될 수 있다는 것을 이해할 것이다.
소스/드레인 영역(562) 및 (564)은 채널층(422)위에 놓인다. 하나의 구현양 태에서, 연속적으로 형성된 금속-함유 구조과의 옴 접촉(ohmic contact)을 형성하기 위하여 소스/드레인 영역(562) 및 (564)을 n+ 또는 p+ 도금한다. 다른 구현양태에서, 소스/드레인 영역(562) 및 (564) 내의 도펀트 농도는 1×1019 원자/cm3 미만이고, 연속적으로 형성된 금속-함유 구조와 접촉될 때 스코트키 접촉을 형성할 것이다. 통상적인 n-유형 도펀트(인, 비소, 안티몬 등) 또는 p-유형 도펀트(붕소, 갈륨, 알루미늄 등)가 사용될 수 있다. 일례의 구현양태에서, 소스/드레인 영역(562) 및 (564)가 단일층으로부터 형성되고 에칭되어 2개의 원소를 형성한다.
도 4 및 도 5에 나타낸 일례의 구현양태에서, 데이타선(410)이 선택 트랜지스터(428)의 소스/드레인 영역(562)에 연결되고 그 위에 놓인다. 상호연결층(466)이 선택 트랜지스터(428)의 소스/드레인 영역(564)에 연결되고 그 위에 놓인다. 절연층(568) (도 4에 도시되지 않음)은 선택 트랜지스터(428) 위에 놓이고, 층(570)에 관련하여 기재된 것과 같은 절연 물질을 포함할 수 있다. 상호연결층(466)이 전기용량 전자 요소(도시되지 않음)의 전극 및 구동 트랜지스터(440)의 게이트 전극(680)에 연결된다. 도 6은 구동 트랜지스터(440)의 단면도를 포함한다. 게이트 전극(680)이 기판(560) 위에 놓인다. 채널층(442)이 층(570) 및 게이트 전극(680) 위에 놓인다. 점선 부분은 채널 영역이다. 구동 트랜지스터(440)의 소스/드레인 영역(682) 및 (684)이 채널층(442)의 일부 위에 놓인다. 소스/드레인 영역(562) 및 (564) 및 소스/드레인 영역(682) 및 (684)이 동일하거나 상이한 층으로부터 형성될 수도 있다. VDD 전력 공급선(416)이 소스/드레인 영역(682) 위에 놓인 다. 제1 전극(444)에 연결된 상호연결층(468)이 소스/드레인 영역(684) 위에 놓이고 여기에 연결된다. 구동 트랜지스터(440)의 층들이 상기 기재된 것과 같은 통상적인 기술을 사용하여 통상적인 물질로 형성될 수도 있다.
통상적인 물질을 침착시키고, 이들을 패턴화하여 층 위에 놓이게 하고 상호연결층(468)에 접근시킴으로써 절연층(568)이 형성될 수 있다. 절연층(568)을 통한 접근은 상호연결층(468)과 전극(444) 사이에서 접촉을 일으킨다. 일례의 구현양태에서, 제1 전극(444)이 구동 트랜지스터(440)의 일부와 같은 화소 구동 회로의 적어도 일부 위에 놓인다.
일단 화소 구동 회로가 형성되면, 제1 전극(444) 위에, 그리고 적어도 부분적으로 화소 구동 회로 위에 유기층이 침착된다. 임의의 층(790)이 전극(444) 및 화소 구동 회로 위에 놓일 수도 있다. 도 7은 전극(444) 및 임의의 층(790) 위에 유기층을 분배시키는 단면도를 포함한다. 임의의 층(790)은 통상적인 기술을 사용하여 통상적인 물질로 형성된 하나 이상의 전하-전달층, 전하 차단층, 및 전하 주입층을 포함할 수 있다. 대안적인 구현양태에서, 연속 분배 방법을 사용하여 임의의 층(790)이 분배될 수도 있다.
임의의 층(790)을 형성한 후에, 구멍 또는 개구부(796)를 가진 연속 분배 노즐(792)은 전극(444) 및 임의의 층(790) 위에 액체 조성물의 연속적인 흐름(794)을 분배시킨다. 또한, 선택 트랜지스터(454) 및 선택 트랜지스터(428) 위에 적어도 부분적으로 놓이도록 액체 조성물을 분배할 수도 있다. 대안적인 구현양태에서, 도 4에 도시된 평면도로부터 볼 때, 액체 조성물의 연속 흐름(794)이 전극의 가로 줄 또는 세로줄을 따라, 예컨대 전극(444) 및 전극(444)의 위 및 아래에 있는 전극을 따라 분배될 수도 있다. 그러나, 이 구현양태에서 인접한 화소(460) 및 (462) 내에서 전극(430) 및 (436) 위에 액체 조성물이 분배되지 않는다.
일례의 구현양태에서, 액체 조성물의 연속 흐름(794)을 전극(444) 위 및 적어도 부분적으로 화소 구동 회로, 예컨대 선택 트랜지스터(454) 및 (428) 위에 인쇄 경로를 따라 1초당 100 cm 이상의 속도로 분배할 수 있도록 연속 분배 노즐(792)이 배열된다. 예를들어, 분배될 때, 액체 조성물의 연속 흐름(794)이 1초당 대략 100 cm 이상의 속도, 예컨대 1초당 1미터 이상, 1초당 3미터 이상, 또는 1초당 6미터 이상의 속도로 침착되도록 이동시키기 위해 연속 분배 노즐(792)이 배열된다.
다른 일례의 구현양태에서, 연속 분배 노즐(792)은 10마이크로리터/분 이상의 속도로 액체를 분배하기 위해 배열될 수도 있다. 다른 구현양태에서, 속도는 1분당 대략 50마이크로리터 또는 그 이상이다. 또 다른 구현양태에서, 속도는 1분당 대략 100마이크로리터 또는 그 이상이다. 개구부(796)의 크기는 분배 작용의 조건 및 매개변수를 기초로 하여 선택될 수도 있다. 일반적으로, 개구부(796)는 대략 5마이크론 내지 30마이크론의 직경을 갖는다. 하나의 구현양태에서, 직경은 대략 10마이크론 내지 20마이크론이다.
액체 조성물의 액체 매질 또는 액체 매질들이 증발될 때, 액체 조성물의 점도가 증가하고 유기층이 형성된다. 예를들어, 도 8 및 도 9는 전극(444)을 따라 직교하는 축을 따른 단면도를 포함한다. 도 8에 도시된 바와 같이, 액체 조성물로 부터 형성된 유기층(810)은 전극(444)위에 놓인 중심부(812) 및 트랜지스터(454) 및 (428)위에 적어도 부분적으로 놓인 가장자리부(814)를 갖는다. 도 9에 도시된 바와 같이, 유기층(810)이 데이타선(410) 및 트랜지스터(440) 위에 적어도 부분적으로 놓인다. 유기층(810)은 선택선(402), 데이타선(410), VDD 전력 공급선(416) 및 선택선(404)을 포함한 화소 구동 회로 위에 적어도 부분적으로 놓일 수도 있다.
일례의 구현양태에서, 가장자리부(814)는 중심부(812)보다 더욱 두껍다. 중심부(812)는 비교적 균일한 두께를 갖고 모든 전극(444) 위에 놓인다.
일례의 구현양태에서, 화소는 벽 구조를 갖지 않는다. 그 자체로서, 유기층(810)은 벽 구조와 접촉하지 않는다. 유기층(810)은 인접한 부품, 예컨대 도 4에 도시된 전자 부품(462) 내에 놓이도록 구조물을 넘쳐 흐르지 않는다.
일례의 구현양태(도시되지 않음)에서, 제1 유기층(810)으로부터 상이한 조성을 가진 제2 유기층이 다른 전극, 예컨대 전극(436) 위에 형성되고, 가장자리부 및 중심부를 갖는다. 제2 유기층의 가장자리부는 중심부와 상이한 두께를 갖고, 예컨대 가장자리부가 더욱 두껍다. 예를들어, 중심부는 대략 30 내지 100 nm의 두께를 가질 수도 있고 가장자리부는 대략 100 내지 5000 nm의 두께를 가질 수도 있다. 제2 유기층은 구동 트랜지스터(432), 선택 트랜지스터(426), 선택 트랜지스터(452), 구동 트랜지스터(438), 선택선(402), 선택선(404), VDD 전력 공급선(414) 및 데이타선(408)을 포함한 주변 회로 위에 적어도 부분적으로 놓일 수 있다.
도 10은 실질적으로 완전한 전자 장치의 형성 방법의 단면도를 포함한다. 제2 전극(1002)이 유기층(810) 위에 놓인다. 건조제(1006)를 가진 뚜껑(1008)을 도 10에 도시되지 않은 위치에서 기판(560)에 부착한다. 제2 전극(1002)과 건조제(1006) 사이에 틈새(1004)가 놓이거나 그렇지 않을 수도 있다.
일반적으로 전도성 선, 전극, 트랜지스터 및 축전기에 관해 기재된 것과 같은 층들이 통상적인 기술을 사용하여 통상적인 물질로부터 형성된다.
4. 대안적인 구현양태
대안적인 구현양태에서, 유기층의 가장자리부는 중심부 보다 두껍다기 보다는 중심부 보다 더 얇을 수도 있다. 더욱 얇은 가장자리부는 화소의 화소 구동 회로 및 주변 화소의 화소 구동 회로의 일부 위에 놓일 수도 있다.
다른 전자 장치가 유사한 방식으로 형성될 수도 있다. 예를들어, 수동 매트릭스 디스플레이, 능동 매트릭스 디스플레이, 센서 어레이 또는 광기전성 셀을 형성하기 위해, 여기에 기재된 개념이 사용될 수도 있다. 또한, 층이 인쇄되고 인쇄된 물질의 측면 전개가 관련된 다른 전자 부품의 형성에도 이러한 개념들이 확장될 수 있다.
추가의 대안적인 구현양태에서, 캐소드, 애노드 및 전압이 전환될 수 있다. 여기에 기재된 장치는 상부-방출 또는 하부-방출 전자 장치로서 형성될 수도 있다.
5. 장점
본원에 기재된 방법으로부터 얻어진 전자 장치는 웰 구조를 갖지 않을 수 있다. 이러한 방법은 처리 시간을 감소시키고, 이러한 전자 부품을 형성하는 것과 관련된 비용을 감소시킨다.
기본 전극 위의 중심부에서 유기층의 두께는 비교적 균일하고, 복사선을 방출하기 위해 유용하고 효과적인 표면적이 개선된다. 또한, 유기층의 가장자리부가 트랜지스터 및 전자기 복사선에 민감할 수도 있는 기타 화소 구동 회로 부품 위에 놓이고, 이것은 전자기 복사선으로의 부품의 노출을 감소시킨다.
기존의 장치 및 방법에 대한 변형은 비교적 간단하다. 기존의 방법 흐름에 이 방법들을 통합하는 것은 방법 흐름에 대한 방사상 변화를 필요로 하지 않는다.
개략적인 설명 또는 실시예에서 상기 기재된 활성의 전부가 요구되지 않으며, 비활성의 일부가 요구되지 않을 수도 있고, 상기 기재된 것에 추가로 추가의 활성이 수행될 수도 있다는 것을 주목한다. 또한, 각각의 활성이 기재되는 순서가, 반드시 이들이 수행되는 순서일 필요는 없다. 본 명세서를 읽은 후에, 당업자라면 특이적 요구 또는 요망을 위해 어떠한 활성이 사용될 수 있는지를 결정할 수 있을 것이다.
상기 상세한 설명에서, 본 발명은 특정한 구현양태를 참조하여 설명되었다. 그러나, 당업자라면, 하기 청구의 범위에 기재된 본 발명의 범위에서 벗어나지 않으면서 다양한 변형 및 변화가 이루어질 수 있다는 것을 이해할 것이다. 따라서, 상세한 설명 및 도면은 제한적 의미 보다는 예증적으로 간주되어야 하고, 이러한 모든 변형은 본 발명의 범위 내에 포함되는 것으로 해석된다.
이점, 다른 장점, 및 문제점에 대한 해결책을, 특정한 구현양태에 관해 상기 기재하였다. 그러나, 이러한 이점, 장점, 문제점에 대한 해결책, 또는 이러한 이점, 장점 또는 해결책을 더욱 현저하게 만드는 다른 요소(들)이, 청구 범위의 일부 또는 전부의 중요하거나, 요구되거나, 필수적인 특징 또는 요소로서 해석되어서는 안된다.
명확성을 위하여, 별개의 구현양태에서 상기 및 하기 기재되어진 본 발명의 특징들을 하나의 구현양태로 조합하여 제공할 수도 있다는 것을 이해해야 한다. 역으로, 간결성을 위하여, 하나의 구현양태에 기재되어 있는 본 발명의 다양한 특징들을 따로따로 제공하거나 또는 부조합으로 제공할 수도 있다. 또한, 범위로 주어진 값에 대한 언급은 그 범위 내에 있는 각각의 값 및 모든 값을 포함한다.
본원에 기재된 방법으로부터 얻어진 전자 장치는 웰 구조를 갖지 않을 수 있다. 이러한 방법은 처리 시간을 감소시키고, 이러한 전자 부품을 형성하는 것과 관련된 비용을 감소시킨다.
기본 전극 위의 중심부에서 유기층의 두께는 비교적 균일하고, 복사선을 방출하기 위해 유용하고 효과적인 표면적이 개선된다. 또한, 유기층의 가장자리부가 트랜지스터 및 전자기 복사선에 민감할 수도 있는 기타 화소 구동 회로 부품 위에 놓이고, 이것은 전자기 복사선으로의 부품의 노출을 감소시킨다.

Claims (10)

  1. 기판; 및
    기판 위에 놓인 제1 화소 구동 회로; 및
    제1 전극 및 제1 유기층을 포함하는 제1 전자 부품
    을 포함하는 제1 화소
    를 포함하고,
    제1 전극이 제1 화소 구동 회로의 적어도 일부 위에 놓이고;
    제1 화소 내에서,
    제1 유기층이 제1 전극 위에 놓이고;
    제1 유기층이 웰 구조와 접촉하지 않고;
    제1 유기층이 중심부 및 가장자리부를 포함하고;
    제1 유기층의 가장자리부가 제1 유기층의 중심부와 현저히 상이한 두께를 가지며;
    평면도에서, 제1 유기층의 가장자리부의 적어도 일부가 제1 화소 구동 회로의 적어도 일부 위에 놓이는 전자 장치.
  2. 제1항에 있어서,
    제1 화소 구동 회로가 선택 트랜지스터 및 구동 트랜지스터를 포함하고;
    평면도에서, 제1 유기층의 가장자리부의 적어도 일부가 선택 트랜지스터, 구 동 트랜지스터 또는 이들의 조합 위에 놓이는 전자 장치.
  3. 제2항에 있어서, 제1 유기층의 가장자리부의 적어도 일부가 선택 트랜지스터 위에 놓이는 전자 장치.
  4. 제1항에 있어서,
    전자 장치가 제1 전력 공급선, 제2 전력 공급선, 데이타선 및 선택선을 포함하고;
    평면도에서, 제1 유기층의 가장자리부의 적어도 일부가 제1 전력 공급선, 제2 전력 공급선, 데이타선, 선택선 또는 이들의 조합 위에 놓이는 전자 장치.
  5. 제1항에 있어서, 제1 유기층이 유기 활성층, 전하-전달층, 전하-차단층, 전하 주입층 및 이들의 조합으로 이루어진 군에서 선택되는 전자 장치.
  6. 제1항에 있어서, 제2 전극을 또한 포함하며,
    제1 유기층이 제1 유기 활성층이고;
    제2 전극이 제1 유기 활성층 위에 놓이는 전자 장치.
  7. 제6항에 있어서, 전자 장치가 유기 전자 장치인 전자 장치.
  8. 제1항에 있어서,
    기판 위에 놓인 제2 화소 구동 회로; 및
    제1 전극 및 제2 유기층을 포함하는 제2 전자 부품
    을 포함하는 제2 화소를 또한 포함하며,
    제1 유기층이 제2 유기층과 상이한 조성을 가진 제1 유기 활성층이고;
    제2 전자 부품의 제1 전극이 제2 화소 구동 회로의 적어도 일부 위에 놓이며;
    제2 화소 내에서,
    제2 유기층이 제2 전자 부품의 제1 전극 위에 놓이고;
    제2 유기층이 웰 구조와 접촉하지 않으며;
    제2 유기층이 중심부 및 가장자리부를 포함하고;
    제2 유기층의 가장자리부가 제2 유기층의 중심부와 현저히 상이한 두께를 갖고;
    평면도에서, 제2 유기층의 가장자리부의 적어도 일부가 제2 화소 구동 회로의 적어도 일부 위에 놓이는 전자 장치.
  9. 제8항에 있어서,
    제2 화소 구동 회로가 선택 트랜지스터를 포함하고;
    평면도에서, 제2 유기층의 가장자리부의 적어도 일부가 제2 화소 구동 회로의 선택 트랜지스터 위에 놓이는 전자 장치.
  10. 제8항에 있어서, 제1 화소 구동 회로에 연결되지 않은 선택선을 또한 포함하며, 평면도에서, 제2 유기층의 가장자리부의 적어도 일부가 선택선 위에 놓이는 전자 장치.
KR1020050131908A 2004-12-29 2005-12-28 전자 장치 및 전자 장치의 형성 방법 KR20060076237A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/025,522 US20060139342A1 (en) 2004-12-29 2004-12-29 Electronic devices and processes for forming electronic devices
US11/025,522 2004-12-29

Publications (1)

Publication Number Publication Date
KR20060076237A true KR20060076237A (ko) 2006-07-04

Family

ID=36610886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131908A KR20060076237A (ko) 2004-12-29 2005-12-28 전자 장치 및 전자 장치의 형성 방법

Country Status (5)

Country Link
US (2) US20060139342A1 (ko)
JP (1) JP2006189853A (ko)
KR (1) KR20060076237A (ko)
CN (1) CN100587964C (ko)
TW (1) TW200629618A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069129A2 (en) * 2007-11-27 2009-06-04 3Gsolar Ltd. Large area dye cells, and methods of production thereof
US7417254B2 (en) * 2005-01-14 2008-08-26 Au Optronics Corp. Switching device for a pixel electrode and methods for fabricating the same
TWI267196B (en) * 2005-07-07 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP2008294401A (ja) * 2007-04-25 2008-12-04 Mitsubishi Chemicals Corp 有機電界発光素子用組成物、有機電界発光素子および有機電界発光素子の製造方法
US8309376B2 (en) * 2007-10-26 2012-11-13 E I Du Pont De Nemours And Company Process and materials for making contained layers and devices made with same
US20090142556A1 (en) * 2007-11-29 2009-06-04 E. I. Du Pont De Nemours And Company Process for forming an organic electronic device including an organic device layer
JP2009135053A (ja) * 2007-11-30 2009-06-18 Sumitomo Chemical Co Ltd 電子デバイス、表示装置および電子デバイスの製造方法
US8040048B2 (en) * 2007-12-12 2011-10-18 Lang Charles D Process for forming an organic electronic device including an organic device layer
US20110092076A1 (en) * 2008-05-19 2011-04-21 E.I. Du Pont De Nemours And Company Apparatus and method of vapor coating in an electronic device
GB2463493B (en) * 2008-09-15 2012-11-14 Cambridge Display Tech Ltd An improved method for ink jet printing organic electronic devices
JP2010093068A (ja) * 2008-10-08 2010-04-22 Hitachi Displays Ltd 有機el表示装置およびその製造方法
KR20110126594A (ko) * 2009-02-10 2011-11-23 파나소닉 주식회사 발광 소자, 발광 소자를 구비한 발광 장치 및 발광 소자의 제조 방법
CN103053040B (zh) 2010-08-06 2015-09-02 株式会社日本有机雷特显示器 有机el元件
JP5612691B2 (ja) 2010-08-06 2014-10-22 パナソニック株式会社 有機el素子およびその製造方法
WO2012017491A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017496A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017486A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子の製造方法
WO2012017489A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機el素子、表示装置および発光装置
GB2483269A (en) * 2010-09-02 2012-03-07 Cambridge Display Tech Ltd Organic Electroluminescent Device containing Fluorinated Compounds
US11394183B2 (en) 2017-12-22 2022-07-19 Milwaukee Electric Tool Corporation Knife accessory for hot stick
KR102605376B1 (ko) * 2018-12-31 2023-11-23 삼성디스플레이 주식회사 표시 장치
US20210364916A1 (en) * 2020-05-21 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist composition and method of forming photoresist pattern

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356429A (en) * 1980-07-17 1982-10-26 Eastman Kodak Company Organic electroluminescent cell
US4539507A (en) * 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
GB8909011D0 (en) * 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
DE69110922T2 (de) * 1990-02-23 1995-12-07 Sumitomo Chemical Co Organisch elektrolumineszente Vorrichtung.
US5408109A (en) * 1991-02-27 1995-04-18 The Regents Of The University Of California Visible light emitting diodes fabricated from soluble semiconducting polymers
CA2253819C (en) * 1996-05-15 2004-11-02 Chemipro Kasei Kaisha, Limited Multicolor organic el element, method for manufacturing the same, and display using the same
JP3036436B2 (ja) * 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機el表示体の製造方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP2000228284A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーel表示装置
US6821645B2 (en) * 1999-12-27 2004-11-23 Fuji Photo Film Co., Ltd. Light-emitting material comprising orthometalated iridium complex, light-emitting device, high efficiency red light-emitting device, and novel iridium complex
JP4434411B2 (ja) * 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機el発光装置およびその製造方法
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US20020121638A1 (en) * 2000-06-30 2002-09-05 Vladimir Grushin Electroluminescent iridium compounds with fluorinated phenylpyridines, phenylpyrimidines, and phenylquinolines and devices made with such compounds
CA2438581C (en) * 2001-02-16 2005-11-29 Ignis Innovation Inc. Organic light emitting diode display having shield electrodes
US6744198B2 (en) * 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
JP2003217855A (ja) * 2002-01-28 2003-07-31 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
KR100437533B1 (ko) * 2002-05-29 2004-06-30 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
JP2004047215A (ja) * 2002-07-10 2004-02-12 Toshiba Corp 有機el素子および有機el表示装置
EP1549696A1 (en) * 2002-09-24 2005-07-06 E.I. Du Pont De Nemours And Company Water dispersible polyanilines made with polymeric acid colloids for electronics applications
EP1546237B2 (en) * 2002-09-24 2019-04-24 E. I. du Pont de Nemours and Company Water dispersible polythiophenes made with polymeric acid colloids
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US6940651B2 (en) * 2002-12-30 2005-09-06 Eitan Zeira Durable nano-structured optical surface
US7595502B2 (en) * 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same

Also Published As

Publication number Publication date
CN100587964C (zh) 2010-02-03
JP2006189853A (ja) 2006-07-20
TW200629618A (en) 2006-08-16
US20060139342A1 (en) 2006-06-29
US20070075626A1 (en) 2007-04-05
CN1825615A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
KR20060076237A (ko) 전자 장치 및 전자 장치의 형성 방법
KR101250117B1 (ko) 층 내에 게스트 재료를 포함하는 전자소자 및 이것의 제조방법
KR101207119B1 (ko) 게스트 물질을 포함하는 구역을 갖는 유기 적층 물질 및이를 포함하는 유기 전자소자
US7067841B2 (en) Organic electronic devices
US20110223340A1 (en) Electro-form nozzle apparatus and method for solution coating
US7923276B2 (en) Processes for forming electronic devices including spaced-apart radiation regions
US20110193066A1 (en) Current limiting element for pixels in electronic devices
US7960717B2 (en) Electronic device and process for forming same
WO2006072023A2 (en) Electronic devices and process for forming the same
EP1683214B1 (en) Process for forming organic layers with a region including a guest material and organic electronic devices incorporating the same
WO2010075588A1 (en) Electro-form nozzle apparatus and method for solution coating
US8691667B1 (en) Method and apparatus for depositing a pattern on a substrate
US20060146079A1 (en) Process and apparatus for forming an electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140228

Effective date: 20141230